CN1453858A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1453858A
CN1453858A CN03122047A CN03122047A CN1453858A CN 1453858 A CN1453858 A CN 1453858A CN 03122047 A CN03122047 A CN 03122047A CN 03122047 A CN03122047 A CN 03122047A CN 1453858 A CN1453858 A CN 1453858A
Authority
CN
China
Prior art keywords
substrate
groove
electronic device
wiring substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03122047A
Other languages
English (en)
Inventor
中泽大望
平沢宏希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of CN1453858A publication Critical patent/CN1453858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种电子器件(10)包括：(a)第一布线衬底(11)，包含一个金属区域(111)，用有延伸到金属区域(111)的凹槽(15)形成；以及(b)第二布线衬底(12)，包含一个接地极，当连接到第一布线衬底(11)时，在凹槽(15)及凹槽(15)周围信号传送通道之外的区域形成该接地极；进一步包括至少一个安装在其上的第一电子部件(14)。第一和第二布线衬底(11，12)彼此直接耦合，使第一电子部件(14)放置在凹槽(15)之内。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种包括一个电子部件的电子器件及其制造方法，尤其是设计一种半导体器件及其制造方法。
背景技术
为了适应近期LSI中对更高的集成度和更高的运行速度的需求，建议使用大量的芯片，芯片包括多个引脚，并在100MHz或更高的时钟频率下工作。在包括此类以高速率运行的芯片的器件中，通过插件及印制板传送的信号会有很大的延迟，而且不能忽略插件的寄生电容与电感。这样的信号延迟以及寄生电容使包含此器件的整个系统无法在高速率下进行工作。
为了解决这些问题，建议使用一种多芯片模块(MCM)。一个多芯片模块中包括多个芯片，彼此之间排列得尽可能紧密，可以降低芯片之间的信号延迟，保证在每个芯片内的高速率运行。
在日本专利No.3171172(日本专利申请公开No.2000-101015)中提出了一种多芯片模块的实例。图1A为日本专利中提出的多芯片模块的透视图，图1B为图1A所示的多芯片模块的截面视图。
在由金属板构成的引线框架101中的岛101a之上，放置了一个第一布线层103，它们之间夹有一个电绝缘底层102。在第一布线层103之上，部分地方放置了第二布线层105，它们之间夹有一个层间绝缘层104。在第二布线层105上，安装了IC芯片106、电阻以及诸如电容的单片107。
通过接触点108，将第一布线层103与第二布线层105彼此进行电气连接，接触点108形成在贯穿层间绝缘层104的接触孔中。通过导线109a，每个IC芯片106与第二布线层105上的电极电气连接。通过导线109b，第一布线层103的电极焊盘103a与第二布线层105的电极焊盘105a与引线101b电连接。
通过接触点110，每个IC芯片电连接到岛101a，并形成接地，接触点110形成在贯穿电绝缘底层102与层间绝缘层104的通孔中。尽管没有图示，在其上安装IC芯片106及其它部件的引线框架101用模制树脂进行覆盖。
图2为日本专利申请出版物No.2001-274278中提出的多芯片模块的截面视图，在此作为多芯片模块的另一个实例。
图2所示的多芯片模块120中包括：一个金属板121，在它的表面上形成了一个凹槽121a，覆盖在凹槽121a上的一个陶瓷罩122，放在凹槽121a内的一个绝缘衬底123，用触点连接的方式安装在绝缘衬底123上的半导体芯片124，从凹槽121a的内部引出到金属板121外部的插件引线端125，以及用于将在绝缘衬底123上形成的电极与插件引线端125进行电气连接的压焊引线126。
目前，在许多电子器件之中都安装了如图1A、1B及2所示的多芯片模块。例如，设计了一种包括这种多芯片模块的蜂窝电话。
诸如多芯片模块的半导体电路在工作时会辐射电磁波。因此，在设计包含半导体电路的器件时，通常包括对这种电磁波进行屏蔽的屏蔽设计。然而，难以很好地对这样的电磁波进行屏蔽。事实上，从半导体电路中辐射的电磁波，都会在某重程度上从器件中向外泄漏。
因此，这就引出了一个问题，从蜂窝电话中泄露出的电磁波辐射会对用户产生什么样的影响。
一般地，在接收无线信号时，蜂窝电话无需接收很强的功率，蜂窝电话中的无线信号接收机可以在小功率下驱动。相反，在发送无线信号时，蜂窝电话消耗的功率比接收无线信号时更高。因此，蜂窝电话中的无线信号发射机用高功率进行驱动。
因此，蜂窝电话中的无线信号发射机向周围辐射较多电磁波。因而，受无线信号发射机泄漏出的电磁波的影响，无线信号接收机的器件有时会产生误操作，结果是很难甚至是几乎不可能在一个高度集成的多芯片模块中制造无线信号发射机及无线信号接收机。
此外，辐射大量电磁波的后果是，无线信号发射机还会向周围辐射热量。
然而，在如图1A、1B与2所示的常规多芯片模块中，辐射电磁波的IC芯片106与单片107仅仅用模制树脂进行覆盖。由于模制树脂不具备屏蔽电磁波的功能，从IC芯片106及单片107中辐射出的电磁波几乎全部被辐射出多芯片模块。
在如图1A与1B所示的常规多芯片模块中，作为热源的IC芯片106与单片107的下表面上覆盖有第二布线层105、层间绝缘层104、第一布线层103以及电气绝缘底层102，并用模制树脂覆盖其上部。因此，从IC芯片106及单片107中产生的热量无法辐射到多芯片模块之外。其结果是，在如图1A与1B所示的常规多芯片模块具有低热辐射的特点，因此会伴有由如此低的热辐射的特点引发的一些问题。
上面提及的问题同样适用于图2所示的多芯片模块。
在图2所示的多芯片模块中，尽管在半导体芯片124下部覆盖有金属板121，在半导体芯片124上部仅仅用陶瓷衬底123进行覆盖。因此，在未进行屏蔽的情况下，半导体芯片124产生的电磁波会向上辐射。
由于在半导体芯片下部用金属板121进行覆盖，半导体芯片124中产生的热量会通过金属板121向外辐射。因此，在图1A与B所示的常规多芯片模块中的热辐射特性所产生的问题，在图2所示的多芯片模块中得到解决。
然而，在如图2所示的常规多芯片模块中，会伴有另一个问题，在包含多芯片模块的半导体器件中，其尺寸的增加无法避免。也就是说，由于在图2所示的常规多芯片模块中，通过压焊引线126将绝缘衬底123与插件引线端125进行彼此电气连接，为了容纳其中的压焊引线，多芯片模块必须设计为具有额外的空间127。因此，包含多芯片模块的半导体器件无法避免空间127衍生出的额外重量。
日本专利申请出版物No.10-125830中提出了一种高频模块，包含一个模块衬底，其第一区域由电绝缘材料构成，第二区域由导热且导电电材料构成，通过一个凸起电连接到在衬底主表面上形成的电极的至少一个半导体器件，以及一个用导电并导热的材料构成的屏蔽帽，屏蔽帽通过导热导电材料电气连接到模块衬底的主表面上，使屏蔽帽可以覆盖在半导体器件上，并通过导电导热材料进一步电气连接到半导体器件的下表面上。
日本专利申请出版物No.2001-44243提出了一种触点芯片安装结构，包括一个半导体芯片，安装在衬底表面上形成的型腔里的触点芯片连接之内，以及安放在孔中的半导体芯片的表面上的一个散热器。
日本专利申请出版物No.2000-133765提出了一种高频集成电路器件：包括一个具有高散热特性的第一电路器件，安装在电路板的第一表面上；一个具有低散热特性的第二电路器件，安装在电路板的第二表面上；以及一个散热器，用于辐射出第一电路器件产生的热量。
日本专利出版物No.2000-188350中提出了一种半导体器件：包括一个电绝缘器，在电绝缘器的一个表面上形成布线模式，其中包括一个金属薄膜，一个引线模式，仅在电绝缘器的另一个表面上形成，在贯穿电绝缘器形成的通孔中嵌入金属，且使布线模式与引线模式之间电连接；一个半导体芯片，包括一个电连接到布线模式上的电极，以及封装布线模式和半导体芯片的树脂。
发明内容
考虑到上述常规半导体器件中存在的问题，本发明的一个目标是提供一种电子器件，它具有阻止电子器件产生的电磁波向外辐射的能力，并提供一种制造该器件的方法。
本发明的另一个目标是提供一种电子器件，它具有将电子器件产生的热量进行充分辐射的能力，并提供一种制造该器件的方法。
在本发明的一个方面中，提出了一种电子器件，包括：(a)第一布线衬底，包含一个金属区域，(b)第二布线衬底，上面至少安装有一个电子部件，其中第一和第二布线衬底彼此耦合，其特征在于，用延伸到金属区域的凹槽形成第一布线衬底，第二布线衬底包含一个接地极，当连接到第一布线衬底时，在凹槽及凹槽周围信号传送通道之外的区域形成该接地极，第一和第二布线衬底彼此直接耦合，使第一电子部件放置在凹槽之内。
在本发明的另一个方面中，提供了一种制造电子器件的方法，包括如下步骤：(a)在包含一个金属区域的第一布线衬底的一个表面上形成凹槽，使凹槽延伸到金属区域，(b)在包含一个接地极的第二布线衬底的一个表面上安装第一电子部件，当连接到第一布线衬底时，在凹槽及凹槽周围信号传送通道之外的区域形成该接地极，以及(c)直接将第一和第二布线衬底粘接在一起，使得第一电子部件被放置在凹槽之内。
上面提及的本发明所具有的优点将在下面进行介绍。
第一个优点是，可能屏蔽掉电子部件辐射出的电磁波。
由于电子部件被包括金属区域的第一布线衬底与第二布线衬底包围，后者包含在信号传送通道之外的区域形成的接地极，这可能近乎完美地屏蔽掉电子部件辐射出的电磁波。
第二个优点是，半导体器件的尺寸可以制作得更小。
在根据本发明的电子器件中，电子器件被容纳在第一布线衬底上，因此电子部件可以在三维方向上进行安装。此外，由于第一布线衬底的布线区域与第二布线衬底的布线区域彼此直接耦合，这可能减轻电子器件的重量，因此，包含电子器件的半导体电路的重量也可能减轻。
第三个优点是，可能增强电子器件的热辐射特性。
将电子部件布置在凹槽内，使得电子部件的底部与凹槽的底部直接相连，电子器件中产生的热量直接传递到第一布线衬底，此后，辐射到空气中或者电子设备的衬底上。因此，可能阻止电子器件的温度升高，确保增强根据本发明的电子器件的高频特性和可靠性。
第四个优点是，可能在完成电子器件之前，对安装到电子设备中的电子部件进行测试。
因此，与排除有缺陷的最终产品的情况相比，由于有缺陷的中间产品可以被排除，可能缩短制造的时间，并减少制造电子器件的人力。
第五个优点是，可能缩短信号传送的路途。
在根据本发明的电子器件中，可能将第一与第二布线衬底直接耦合在一起，并在第二布线衬底的触点芯片连接内安装一个电子部件。因此，与通过焊接线将电子部件与第二布线衬底进行电气连接的情况相比，可能缩短导线的长度，确保了抑制信号的延迟及电磁噪声，这两种因素都与导线长度成比例。
第六个优点是，可能以更高的密度安装电子部件。
如上所述，本发明可能从周围对电子部件进行电磁屏蔽。因此，可以在根据本发明的电子器件上安装多个电子部件，确保电子部件以高密度进行排列。
此外，由于从周围对电子部件进行电磁屏蔽，这就可能在第二布线衬底上安装其它电子部件，确保了电子部件以高密度进行排列。
附图简述
图1A为常规的多芯片模块的透视图。
图1B为图1所示得多芯片模块的截面视图。
图2为另一种常规多芯片模块的截面视图。
图3为根据本发明的第一实施例的电子器件的截面视图。
图4A到图4E为根据第一实施例的电子器件的截面视图，分别表示制造该器件的方法的步骤。
图5为根据本发明的第二实施例的电子器件的截面视图。
图6为根据本发明的第三实施例的电子器件的截面视图。
图7为根据本发明的第三实施例的电子器件的一种变形的截面视图。
图8为根据本发明的第四实施例的电子器件的截面视图。
优选实施例详细说明[第一实施例]
图3为根据本发明的第一实施例的电子器件10的截面视图。
电子器件10包括：作为第一布线衬底的一个引线框架11，覆盖类型布线衬底12，作为与引线框架11进行耦合的第二布线衬底，以及覆盖在引线框架11及覆盖类型布线衬底12之上的模制树脂13。
作为第一布线衬底的引线框架11由定义了一个岛111a和一个导引111b的一个金属板111，以及在金属板111上形成的电路板112组成。
金属板111用金属制成，例如铜或铜合金。岛111a在它的一个表面上形成有一个凹槽15，其形状与后面提到的高频集成电路(IC)14的形状匹配。凹槽可用例如对岛111a及电路板112进行半蚀刻的方法形成。
当覆盖类型布线衬底12与引线框架11进行耦合时，在凹槽及其周围将占据的区域中，用一个在信号传送通路以外的区域内分布的地极形成覆盖类型布线衬底12。
作为一个电子部件的高频IC14安装在覆盖型布线衬底12的下表面。通过一根焊接线17，高频IC14电连接到一个电极12c上，该电极在覆盖类型布线衬底12的下表面上。
引线框架11与覆盖类型布线衬底12彼此耦合在一起，使得高频IC14可以容纳入凹槽15中。
例如，可以在引线框架11与覆盖类型布线衬底12彼此耦合的区域上涂上导电胶或焊料，然后加热胶和焊料，引线框架11与覆盖类型布线衬底12彼此进行耦合。
图4A到4E为电子器件10的截面视图，分别表示制造电子器件10的方法的步骤。下面参考图4A到4E，对制造电子器件10的方法进行解释。
首先，如图4A所示，高频IC14被安装在覆盖类型布线衬底12的下表面上。
然后，通过焊接线17，高频IC14电连接至电极12c。
然后，如图4B所示，在这个阶段，用测试器18对高频IC14实施运行测试。通过将测试器18电气连接到电极12c上执行运行测试。根据运行测试的结果，排除有缺陷的高频IC14，至选择没有缺陷的高频IC14。
然后，如图4C所示，在引线框架111的一个表面上形成凹槽。
根据高频IC14的高度确定凹槽15的深度。
然后，如图4D所示，引线框架11与覆盖类型布线衬底12彼此耦合到一起，使得高频IC14被容纳进凹槽15。
然后，如图4E所示，将模制树脂13覆盖在覆盖类型布线衬底12上。
通过执行上述步骤，完成了如图3所示的电子器件。
根据第一实施例的电子器件10具有下面的优点。
第一个优点是，电子器件10可能屏蔽掉高频IC14辐射出的电磁波。
由于高频IC14被金属板111及覆盖类型布线衬底12包围，该衬底包含在凹槽15周围的信号传送通道之外的区域形成的接地极，这可能近乎完美地屏蔽掉高频IC14辐射出的电磁波，因此，电磁波不会泄漏到电子器件10之外。
因而，可能防止从高频IC14产生的电磁噪声。此外，如果在高频IC14周围布置了其它半导体芯片，可能防止出现由于高频IC14发出的电磁波所引发的半导体芯片故障。此外，无需再使用金属帽对高频IC14产生的电磁波进行屏蔽。
第二个优点是，包含电子器件10的半导体器件的尺寸可以制作得更小。
在根据第一实施例的电子器件10中，作为电子部件的高频IC14被容纳在引线框架中，因此高频IC14可以在三维方向上进行安装。此外，由于线路板111的布线区域与覆盖类型布线衬底的布线区域彼此直接耦合，这可能减轻电子器件10的重量，因此，包含电子器件的半导体电路的重量也可能减轻。
第三个优点是，在完成电子器件10之前，可能对安装到电子设备10中的高频IC14进行测试。
在如图1A及1B所示的常规电子器件中，只能在完成电子器件后才可能对半导体芯片进行测试。因此，如果在测试中发现半导体芯片存在缺陷，则必须废弃包含这个有缺陷的半导体芯片的电子器件。组成电子器件的部件被废弃，从而制造电子器件所需的时间与人力都白费了。
相反，由于根据第一实施例的电子器件10被设计为包括单独的引线框架11及覆盖类型布线衬底12，一旦高频IC14被安装到覆盖类型布线衬底12上，就可以对高频IC14进行测试。因此，可能在这个步骤排除有缺陷的高频IC14。
如上所述，在中间生产阶段，即制造覆盖类型布线衬底12的阶段中，根据第一实施例的电子器件10就可能区分出无缺陷及有缺陷的半导体芯片。因此，如果发现半导体芯片存在缺陷，仅仅是那些包含有缺陷的半导体芯片的、作为中间产品的覆盖类型布线衬底12被废弃，因此，无需废弃最终产品或半导体器件。
第四个优点是，可能缩短信号传送的路途。
在常规的多芯片模块中，如日本专利申请出版物No.2001-274278所说明的，一般通过焊接线将第一和第二衬底彼此进行电气连接。相反，在根据第一实施例的电子器件10中，通过导电胶或焊料，可能将作为第一和第二衬底的引线框架11与覆盖类型布线衬底12直接耦合在一起。因此，无需再使用焊接线，结果可能缩短信号传送通路的长度。[第二实施例]
图5为根据第二实施例的电子器件20的截面视图。
在根据第一实施例的电子器件10中，高频IC14通过焊接线17电气连接到电极12c上。相反，在第二实施例中，高频IC14以触点芯片连接的方式电气连接到覆盖类型布线衬底12上。
除了高频IC14以触点芯片连接的方式电气连接到覆盖类型布线衬底12上之外，根据第二实施例的电子器件20的结构与根据第一实施例的电子器件10的结构相同。
在电子器件20中，在高频IC14的上表面，以触点芯片的方式电气连接到覆盖类型布线衬底12上。从而，如图5所示，高频IC14可以被放置在凹槽15内，使得高频IC14的底部可以与凹槽15的底部接触。
通过焊料或导电胶，高频IC14可以将其底部固定到凹槽15的底部。其中，焊料可能用SnPd、SnAgCu或AuSn制成。
通过在凹槽15与覆盖类型布线衬底12的特定区域上涂抹导电胶或焊料，并加热胶或焊料，不仅仅是高频IC14与引线框架11，而且覆盖类型衬底12与引线框架11也可以彼此粘接到一起。
最后，设计凹槽15具有的深度为，使高频IC14的底部通过上述的胶或焊料与凹槽15的底部接触。
可以依据与根据第一实施例的电子器件10的相同制造方法来制造根据第二实施例的电子器件20。不是通过焊接线17，高频IC14以触点芯片连接的方式电气连接到覆盖类型布线衬底12上。
根据第二实施例的电子器件20具有下面的优点。
第一个优点是，类似于根据第一实施例的电子器件10，电子器件20可屏蔽掉高频IC14辐射出的电磁波。
第二个优点是，类似于根据第一实施例的电子器件10，包含电子器件20的半导体器件的尺寸可以制作得更小。
第三个优点是，类似于根据第一实施例的电子器件10，可能在完成电子器件20之前，对安装到电子设备10中的高频IC14进行测试。
第四个优点是，信号传送的路途可以比第一实施例的更短。
类似于第一实施例，通过将引线框架11与覆盖类型布线衬底12直接耦合在一起，结果可以缩短导线的长度。
如图3所示，在根据第一实施例的电子器件10中，高频IC14通过焊接线17与覆盖类型布线衬底12进行电气连接。相反，在根据第二实施例的电子器件20中，高频IC14以触点芯片连接的方式电气连接到覆盖类型布线衬底12上。因此，与根据第一实施例的电子器件10相比，可能进一步缩短导线的长度，并抑制了信号的延迟及电磁噪声，这两种因素都与导线长度成比例。
第五个优点是，可能增强电子器件20的热辐射特性。
在根据第二实施例的电子器件20中，高频IC14的底部与凹槽的底部15直接相连。因此，高频IC14中产生的热量直接传递到引线框架11，此后，辐射到空气中或者电子设备20的一个衬底(未画出)上。因此，可能阻止高频IC14的温度升高，确保增强根据第二实施例的电子器件20的高频特性和可靠性。
电子器件20被设计为，包含在工作时产生热量的高频IC14。因此，在第二实施例中，通过将高频IC14放置在凹槽15内，使高频IC14的底部与凹槽的底部15直接相连，将热量直接传递到引线框架11，热量被辐射出去。如果在运行期间电子器件不产生热量，例如，用表面声波滤波器(SAW)代替高频IC14，则无需建立热量传递到电子器件20外部的通路，因此，通常没有必要将表面声波滤波器放置到凹槽15之内，使表面声波滤波器的底部与凹槽15的底部接触。[第三实施例]
图6为根据第三实施例的电子器件30的截面视图。
在根据第三实施例的电子器件30中，在覆盖类型布线衬底12上安装了三个高频IC14，在一个表面上形成了引线框架11，其上按照三个高频IC14排布的等距形成有三个凹槽15。每一个凹槽15与一个高频IC14关联。
除了电子器件30包含三个高频IC14及三个凹槽15外，根据第三实施例的电子器件30与根据第二实施例的电子器件20的结构相同。
除了在制造电子器件30的方法中包括同时将三个高频IC14以触点芯片的方式与覆盖类型布线衬底12进行耦合，并同时在引线框架11的表面生成三个凹陷的步骤外，可以依据与根据第二实施例的电子器件20的制造相同的方法制造根据第三实施例的电子器件30。
在覆盖类型布线衬底12上形成接地极具有的模式为，高频IC14彼此之间没有短路。
图7为根据第三实施例的电子器件30的一个变化的截面视图。
在这个变化中，覆盖类型布线衬底12由第一和第二子衬底12A与12B组成。在第一子衬底12A上安装一个高频IC14，在第二子衬底12B上安装两个高频IC14。
如图5或6所示，覆盖类型布线衬底可由一个衬底，或者如图7所示，每个上面都可以安装任何数目的高频IC14的多个子衬底组成。在这种情况下，形成的引线框架11具有与高频IC14相关的凹槽15。
尽管电子器件30及其变化被设计为包括三个高频IC14以及三个凹槽，高频IC14及凹槽15的数目并不限于三个，也可能是两个或更多。
根据第三实施例的电子器件30提供了与根据第二实施例的电子器件20提供的相同的优点。
此外，根据第三实施例的电子器件提供了第六个优点，可能以高密度排列高频IC14。
在电子器件30中，利用引线框架11及覆盖类型布线衬底12，该衬底上包括在信号传送通路之外的区域内形成的地极，每个高频IC14都与另外的高频IC14电磁屏蔽开来，确保了以高密度对高频IC14进行排列。[第四实施例]
图8为根据第四实施例的电子器件40的截面视图。
根据第四实施例的电子器件40被设计为，包括安装在覆盖类型布线衬底12上的、与高频IC14分离的多个IC41。除此之外，根据第四实施例的电子器件40与根据第二实施例的电子器件20的结构相同。
除了在制造电子器件40的方法中另外包括在引线框架11与覆盖类型布线衬底12已经耦合在一起后，但在用模制树脂13覆盖覆盖类型布线衬底12之前，将IC41安装到覆盖类型布线衬底12上的步骤外，可以依据与根据第二实施例的电子器件20的制造相同的方法制造根据第三实施例的电子器件30。
根据第四实施例的电子器件40提供了与根据第二实施例的电子器件20提供的相同的优点，并进一步提供了提供了第六个优点，除高频IC14外，还可以在覆盖层布线衬底12上安装IC41。
在根据本发明第四实施例的电子器件40中，利用覆盖类型布线衬底12，该衬底上包括在信号传送通路之外的区域内形成的地极，高频IC14与IC41之间形成电磁屏蔽。因此，在接近高频IC14的地方可能排列多个IC41，可以高密度对高频IC14及其它IC41进行排列。
图8所示的IC41不仅可以安装到如图5所示的电子器件20中的覆盖类型布线衬底12上，也可以安装到图3所示的电子器件10、图6所示的电子器件30或图7所示的电子器件30的变化之上。
上面提及的第一到第四实施例中，高频IC14被容纳在凹槽15内，也可以取代高频IC14，在凹槽内容纳另外的电子部件。特别是在运行过程中辐射电磁波，或者需要具有增强的热辐射性能时，可以选择任意电子部件代替高频IC14。
上面提及的第一到第四实施例中，覆盖类型布线衬底及电路板111可以设计为具有多层结构。
在上面提及的第一到第四实施例中，作为第一布线衬底的引线框架11由金属板111和电路板112组成。需要说明的是，引线框架11也可以仅包括金属板111。

Claims (16)

1.一种电子器件，包括：
(a)第一布线衬底，包含一个金属区域；和
(b)第二布线衬底，上面至少安装有一个第一电子部件，
其中所述第一和第二布线衬底彼此耦合，
其特征在于：
用延伸到所述金属区域的凹槽形成第一布线衬底，
所述第二布线衬底包含一个接地极，当连接到所述第一布线衬底时，在所述凹槽及所述凹槽周围信号传送通道之外的区域形成所述接地极，和
所述第一和所述第二布线衬底彼此直接耦合，使所述第一电子部件放置在所述凹槽之内。
2.根据权利要求1所述的电子器件，其中用每一个都延伸到所述金属区域的多个凹槽形成所述第一布线衬底，在所述第二布线衬底上，安装有多个所述第一电子部件，该衬底由至少一个子衬底组成，该子衬底包含一个接地极，当连接到所述第一布线衬底时，在所述凹槽及所述凹槽周围信号传送通道之外的区域形成所述接地极，并且第一布线衬底进一步包括安装在其上的多个电子部件，所述第一和所述第二布线衬底彼此直接耦合，使所述第一电子部件放置在相关的凹槽之内。
3.根据权利要求1或2所述的电子器件，其中所述第一布线衬底由所述金属区域和所述电路板组成。
4.根据权利要求1或2所述的电子器件，其中所述第一电子部件通过一焊接线电气连接到所述第二布线衬底上。
5.根据权利要求1或2所述的电子器件，其中所述第一电子部件以触点芯片连接的方式电气连接到所述第二布线衬底上。
6.根据权利要求1或2所述的电子器件，其中所述凹槽具有的深度为，使所述第一电子部件的底部与所述凹槽的底部直接接触，或所述第一电子部件的底部与所述凹槽的底部通过导电粘接层接触。
7.根据权利要求1或2所述的电子器件，其中所述第一和第二布线衬底中的至少一个由多个布线层组成。
8.根据权利要求1或2所述的电子器件，其中所述第一电子部件为一种半导体器件。
9.根据权利要求1或2所述的电子器件，进一步包括至少一个第二电子部件，其安装到所述第二布线衬底的一个表面上，这个表面与安装所述第一电子部件的表面相反。
10.一种制造电子器件的方法，包括如下步骤：
(a)在包含一个金属区域的第一布线衬底的一个表面上形成凹槽，使所述凹槽延伸到所述金属区域；
(b)在包含一个接地极的第二布线衬底的一个表面上安装第一电子部件，当连接到所述第一布线衬底时，在所述凹槽及所述凹槽周围信号传送通道之外的区域形成所述接地极；和
(c)直接将所述第一和所述第二布线衬底粘接在一起，使得所述第一电子部件被放置在所述凹槽之内。
11.根据权利要求10所述的方法，其中在上述步骤(a)中，在所述第一布线一个表面上形成多个凹槽，在所述第二布线衬底上安装多个所述第一电子部件，所述第二布线衬底由多个子衬底组成，所述多个子衬底包含一个接地极，当连接到所述第一布线衬底时，在所述凹槽及所述凹槽周围信号传送通道之外的区域形成所述接地极，直接将所述第一和所述第二布线子衬底直接耦合在一起，使得所述每个第一电子部件被放置在相关的凹槽之内。
12.根据权利要求10或11所述的方法，进一步包括对所述第一电子部件进行关于其运行的测试的步骤(d)，上述步骤(d)在所述步骤(c)之前执行。
13.根据权利要求10或11所述的方法，进一步包括通过焊接线将所述第一电子部件电气连接到所述第二布线子衬底上的步骤。
14.根据权利要求10或11所述的方法，进一步包括以触点芯片的方式将所述第一电子部件电气连接到所述第二布线子衬底上的步骤。
15.根据权利要求14所述的方法，其中在上述步骤(c)中，通过导电粘接层将所述第一电子部件粘接到所述凹槽的底部。
16.根据权利要求10或11所述的方法，进一步包括在所述第二布线子衬底的一个表面上安装至少一个第二电子部件的步骤，所述表面与安装所述第一电子部件的表面相反。
CN03122047A 2002-04-22 2003-04-22 半导体器件及其制造方法 Pending CN1453858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002118706A JP2003318311A (ja) 2002-04-22 2002-04-22 半導体装置及びその製造方法
JP118706/2002 2002-04-22

Publications (1)

Publication Number Publication Date
CN1453858A true CN1453858A (zh) 2003-11-05

Family

ID=28786736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03122047A Pending CN1453858A (zh) 2002-04-22 2003-04-22 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US20030197250A1 (zh)
EP (1) EP1357596A2 (zh)
JP (1) JP2003318311A (zh)
KR (1) KR20030084637A (zh)
CN (1) CN1453858A (zh)
TW (1) TW200401426A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646938A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646937A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646930A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN104330645A (zh) * 2014-11-03 2015-02-04 中国舰船研究设计中心 一种微波晶体检波器制作方法
CN104598858A (zh) * 2013-11-01 2015-05-06 北京嘉岳同乐极电子有限公司 超薄磁头及读卡器
CN105280624A (zh) * 2014-07-17 2016-01-27 三星电机株式会社 电子装置模块及其制造方法
CN107708303A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 印刷电路板和包括印刷电路板的半导体封装件
CN107818954A (zh) * 2016-09-12 2018-03-20 三星电机株式会社 半导体封装件、制造其的方法以及电子装置模块
CN108109973A (zh) * 2016-11-25 2018-06-01 同欣电子工业股份有限公司 芯片封装结构及其制造方法
CN108701681A (zh) * 2016-02-15 2018-10-23 川斯普公司 屏蔽emi的集成电路封装和及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055717B2 (ja) 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP2008507123A (ja) * 2004-07-13 2008-03-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路を備える電子デバイス
WO2006090204A1 (en) * 2005-02-24 2006-08-31 Freescale Semiconductor, Inc. Lead-frame circuit package
JP2008010552A (ja) * 2006-06-28 2008-01-17 Nec Electronics Corp パワーアンプモジュール
WO2009066504A1 (ja) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール
US8569892B2 (en) 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP5093076B2 (ja) * 2008-12-02 2012-12-05 株式会社デンソー モールドパッケージおよびその製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
TWI387403B (zh) * 2009-07-29 2013-02-21 Castles Technology Co Ltd 改良之電子元件防護結構
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
CN103646931B (zh) * 2013-12-05 2016-06-29 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103681582B (zh) * 2013-12-05 2016-03-30 江苏长电科技股份有限公司 一次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104598858B (zh) * 2013-11-01 2018-09-28 北京嘉岳同乐极电子有限公司 超薄磁头及读卡器
CN104598858A (zh) * 2013-11-01 2015-05-06 北京嘉岳同乐极电子有限公司 超薄磁头及读卡器
CN103646930A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646937B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646938A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646930B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646937A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646938B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN105280624A (zh) * 2014-07-17 2016-01-27 三星电机株式会社 电子装置模块及其制造方法
CN104330645A (zh) * 2014-11-03 2015-02-04 中国舰船研究设计中心 一种微波晶体检波器制作方法
CN108701681A (zh) * 2016-02-15 2018-10-23 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
CN108701681B (zh) * 2016-02-15 2021-04-27 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
CN107708303A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 印刷电路板和包括印刷电路板的半导体封装件
CN107708303B (zh) * 2016-08-08 2021-05-07 三星电子株式会社 印刷电路板和包括印刷电路板的半导体封装件
CN107818954A (zh) * 2016-09-12 2018-03-20 三星电机株式会社 半导体封装件、制造其的方法以及电子装置模块
CN107818954B (zh) * 2016-09-12 2020-09-18 三星电机株式会社 半导体封装件、制造其的方法以及电子装置模块
CN108109973A (zh) * 2016-11-25 2018-06-01 同欣电子工业股份有限公司 芯片封装结构及其制造方法

Also Published As

Publication number Publication date
KR20030084637A (ko) 2003-11-01
TW200401426A (en) 2004-01-16
US20030197250A1 (en) 2003-10-23
EP1357596A2 (en) 2003-10-29
JP2003318311A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
CN1453858A (zh) 半导体器件及其制造方法
CN1206732C (zh) 具有集成射频能力的多芯片模块
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1301051C (zh) 印刷电路板
CN101080958A (zh) 部件内置模块及其制造方法
CN1734756A (zh) 电子回路装置
CN1359154A (zh) 半导体器件
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1949506A (zh) 混合模块和其制造方法
CN1956190A (zh) 层叠型半导体模块
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1767177A (zh) 半导体器件以及电子设备
CN1897241A (zh) 半导体器件及其制造方法
CN1925721A (zh) 布线基板、陶瓷电容器
EP1814165A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN1641874A (zh) 多芯片封装
CN1489207A (zh) 半导体封装和半导体装置
CN1288748C (zh) 树脂密封型半导体装置及其制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1577840A (zh) 半导体器件的堆叠封装
CN100350611C (zh) 半导体集成电路器件
CN1306603C (zh) 层叠型电子元器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication