CN1591853A - 无引线型半导体封装及其制作工艺 - Google Patents

无引线型半导体封装及其制作工艺 Download PDF

Info

Publication number
CN1591853A
CN1591853A CNA2004100749717A CN200410074971A CN1591853A CN 1591853 A CN1591853 A CN 1591853A CN A2004100749717 A CNA2004100749717 A CN A2004100749717A CN 200410074971 A CN200410074971 A CN 200410074971A CN 1591853 A CN1591853 A CN 1591853A
Authority
CN
China
Prior art keywords
electrode
semiconductor chip
resin
terminal
terminal type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100749717A
Other languages
English (en)
Other versions
CN100355066C (zh
Inventor
田平幸德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1591853A publication Critical patent/CN1591853A/zh
Application granted granted Critical
Publication of CN100355066C publication Critical patent/CN100355066C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种无引线型树脂密封半导体封装包括树脂封(53′、66、75)，其具有应用到布线板的贴装面，以及与贴装面相关以形成成角的侧边的至少一侧面。半导体芯片(50、63、73)被包围并密封在树脂封中。电极终端(47A′、47B′、60A′、60B′、70A′、70B′)被部分地埋在树脂封的成角的侧边里，从而被暴露在外面，电极终端被电气连接到半导体芯片上。电极终端形成为具有凹角(54、67、76)，当树脂封置于布线板上时凹角的形状为向外开口，从而树脂封的贴装面能应用于其上。

Description

无引线型半导体封装及其制作工艺
技术领域
本发明涉及一种无引线型树脂密封半导体封装，其没有从其周边向外延伸的外部引线，以及制造此无引线型树脂密封半导体封装的制作工艺。
背景技术
通常，常规的树脂密封半导体封装包括岛或板状贴装台、被牢固地贴装在板状贴装台上且其上表面上具有多个电极焊盘的半导体芯片、通过中介物结合线电气连接到半导体芯片的各个电极焊盘上的多个引线、以及将板状贴装台、半导体芯片和引线的里面部分包围并密封的模制树脂封，而引线的外面部分从模制树脂封的侧面向外并横向延伸。树脂密封半导体封装被贴装在合适的布线板上以便引线外面的部分被电气接触并结合到位于并排列在布线板上的电极焊盘上。
当然，这种树脂密封半导体封装应用到小型或紧凑电子设备中是不受欢迎的，因为引线的向外并横向延伸的外面部分导致了树脂密封半导体封装的总体的笨重。
现已研制了一种无引线型树脂密封半导体封装，其与上述常规树脂密封半导体封装相比排列更紧凑。特别地，无引线型树脂密封半导体封装包括岛或板状贴装台、贴装在板状贴装台上并且其上表面上具有电极焊盘的半导体芯片、将半导体芯片包围并密封的模制树脂封，以及位于模制树脂封上且电气连接在半导体芯片的电极焊盘上的电极焊盘。无引线型树脂密封半导体封装被贴装在合适的布线板上以便模制树脂封上的电极焊盘被电气接触并用合适的焊锡膏焊接到位于并排列在布线板上的电极焊盘上。
尽管如此，此无引线型树脂密封半导体封装在半导体封装和布线板间不能获得足够的贴装强度。特别地，当模制树脂封上的每个电极焊盘被焊到布线板上的相应的电极焊盘上时，在被焊接的电极焊盘间产生焊点。因此，被焊接的电极焊盘的焊接强度，以及半导体封装和布线板间的贴装强度，要由产生的焊点的范围和形状评估。但是，在常规的无引线型树脂密封半导体封装中，焊点的范围相当小，视觉检查焊点的形状很困难或很麻烦，如随后将详细说明的。
JP-A-2001-077268中公开了一种无引线型树脂密封半导体封装，其构造为当无引线型树脂密封半导体封装被贴装在布线板上时可以获得大的贴装强度。然而，为获得大贴装强度该半导体封装的制作工艺包括了一些额外的工艺，因此导致了生产成本增加，如随后将详细说明的。
发明内容
因此，本发明的目的在于提供一种无引线型树脂密封半导体封装，其构造成为能获得大的贴装强度而基本不增加其制作成本，并且当无引线型树脂密封半导体封装的电极焊盘被焊接到布线板上的电极焊盘时，可以视觉地和容易地检查焊点的形状。
本发明的另一个目的是提供一种用于制造上述无引线型树脂密封半导体封装的制作工艺。
根据本发明的第一方面，提供一种无引线型树脂密封半导体封装，其包括：树脂封，其具有应用到布线板的贴装面和与贴装面相关以形成成角的侧边的至少一侧面；被包围并密封在树脂封中的半导体芯片；被部分地埋在树脂封的成角的侧边里从而被暴露在外面的至少一个电极终端，电极终端被电气连接到半导体芯片上。电极终端形成为当树脂封置于布线板上时具有向外开口形状的凹角，从而树脂封的贴装面能应用于其上。
如果电极终端的凹角对使用的焊料呈现差的粘合特性，那么它应该经过表面处理，以使其对使用的焊料呈现极好的粘合特性。表面处理可以包括电镀工艺。
优选地，树脂封的成角的侧边限定了直角，并且电极终端的凹角形成为直角凹角。
无引线型树脂密封半导体封装还可以包括被包围并密封在树脂封中的板状贴装台并且半导体芯片贴装在板状贴装台上。当半导体芯片具有形成为其最低层并电气连接到板状贴装台上的电极层时，电极终端可以被整体地连接到板状贴装台上。而且，当半导体芯片具有形成于其上表面上的至少一个电极终端时，被部分地埋在树脂封的成角的侧边中的电极终端可以通过中介物结合线被电气连接到半导体芯片的电极终端。
另一方面，当半导体芯片具有形成于其上表面上的至少一个电极终端时，被部分地埋在树脂封的成角的侧边中的电极终端可以被直接连接到半导体芯片的电极终端。也就是半导体芯片被面向下使其电极终端被直接结合在部分地埋在树脂封的成角的侧边中的电极终端上。
根据本发明的第二方面，提供一种用于制造多个无引线型树脂密封半导体封装的制作工艺，包括步骤：制备金属电极框架，其包括多个板状贴装台和与板状贴装台有规律地相关的多个电极，每个电极具有形成于其下表面中的凹槽；将各个半导体芯片贴装在板状贴装台上，从而每个半导体芯片的下表面牢固地结合在其上，每个半导体芯片具有形成于其上表面上的电极终端；在每个半导体芯片的电极终端和金属电极框架的部分电极间建立电气连接；将载有半导体芯片的金属电极框架容纳在由成型硬模限定的成型腔中，每个电极与限定成型腔的内表面相接触，从而每个电极的凹槽被内表面完全封闭；将未固化的树脂材料引入到成型腔中由此形成模制树脂封，其将半导体芯片完全包围和密封，将电极部分地包围和密封，从而电极的下表面暴露在模制树脂封的外表面上；在引入的树脂材料固化之后从成型硬模中取出模制树脂封；以及将模制树脂封切割并分成多个无引线型树脂密封半导体封装，每个无引线型树脂密封半导体封装包括从模制树脂封上切割下来的树脂封部分，被包围并密封在树脂封部分中的板状贴装台中的一个，贴装在相关的板状贴装台上的半导体芯片，以及从电极上切割下来的并电气连接到相关的半导体芯片上的电极终端，其中每个电极终端的特征是有自相应电极的凹槽得到的凹角。
在此制作工艺中，如果电极终端的凹角对使用的焊料呈现差的粘合特，那么它应该经过表面处理，使其对使用的焊料呈现极好的粘合特性。表面处理可以包括电镀工艺。
当半导体芯片具有形成为其最低层并电气连接到板状贴装台的电极层时，包括在部分电极中的至少一个可以被整体地连接到板状贴装台上，从而建立了包括在部分电极中的至少一个与相关的半导体芯片的电气连接。当半导体芯片具有形成于其上表面上的至少一个电极终端时，电极终端可以通过结合线被电气连接到包括在部分电极中其余的电极上，从而建立了包括在部分电极中其余的电极与相关的半导体芯片的电气连接。
另一方面，当半导体芯片不具有形成为其最低层的电极层时，即当半导体芯片具有形成于其上表面上的至少一个电极终端时，电极终端可以通过结合线被电气连接到部分电极上，从而建立了部分电极与相关半导体芯片的电气连接。
根据本发明的第三方面，提供一种用于制造多个无引线型树脂密封半导体封装的制作工艺，包括步骤：制备包括多个电极的金属电极框架，每个电极具有形成于其下表面中的凹槽；制备具有形成于其上表面上的至少一个电极终端的半导体芯片；将每个半导体芯片面向下并贴装在金属电极框架上，从而相关的半导体芯片的电极终端被直接电气结合到电极中相应的一个上；将载有半导体芯片的金属电极框架容纳在由成型硬模限定的成型腔中，每个电极与限定成型腔的内表面相接触，从而每个电极的凹槽被内表面完全封闭；将未固化的树脂材料引入到成型腔中，由此形成模制树脂封，其完全包围并密封半导体芯片，并部分地包围并密封电极，从而电极的下表面暴露在模制树脂封的外表面上；在引入的树脂材料固化之后从成型硬模中取出模制树脂封；以及将模制树脂封切割并分成多个无引线型树脂密封半导体封装，每个无引线型树脂密封半导体封装包括从模制树脂封上切割下来的树脂封部分，被包围并密封在树脂封部分中的半导体芯片，以及从电极上切割下来的并电气连接到相关的半导体芯片上的电极终端，其中每个电极终端的特征是有自相应电极的凹槽得到的凹角。
与本发明的第二方面相似，如果电极终端的凹角对使用的焊料呈现差的粘合特性，那么它应该经过表面处理从而使其对使用的焊料呈现极好的粘合特性。而且，表面处理可以包括电镀工艺。
附图说明
参考附图，从下面的说明中将更清楚地理解上述目的和其它目的，其中：
图1A是金属电极框架的平面图，用以说明制造多个无引线型树脂密封半导体封装的第一常规制作工艺的第一典型步骤；
图1B是沿图1A的1B-1B线的剖面图；
图2A是其上贴装有半导体芯片的金属电极框架的平面图，用以说明第一常规制作工艺的第二典型步骤；
图2B是沿图2A的2B-2B线的剖面图；
图3A是沿图3B的3A-3A线的成型硬模的水平剖面图，载有半导体芯片的金属电极框架被容纳在成型硬模中并被树脂成型，用以说明第一常规制作工艺的第三典型步骤；
图3B是沿图3A的3B-3B线的剖面图；
图4A是沿图4B的4A-4A线的载有半导体芯片的树脂成型金属电极框架的剖面图，用以说明第一常规制作工艺的第四典型步骤；
图4B是沿图4A的4B-4B线的水平剖面图，用以说明第一常规制作工艺的第五典型步骤；
图5是由第一常规制作工艺制造的无引线型树脂密封半导体封装的透视图；
图6是图5制得的贴装在布线板上的无引线型树脂密封半导体封装的剖面图；
图7A是金属电极框架的剖面图，用以说明制造多个无引线型树脂密封半导体封装的第二常规制作工艺的第一典型步骤；
图7B是其上贴装有半导体芯片的金属电极框架的剖面图，用以说明第二常规制作工艺的第二典型步骤；
图7C是经过树脂成型工艺的金属电极的剖面图，用以说明第二常规制作工艺的第三典型步骤；
图7D是经过半切割工艺的树脂成型金属电极框架的放大的剖面图，用以说明第二常规制作工艺的第四典型步骤；
图7E是经过镀银工艺的树脂成型金属电极框架的放大的剖面图，用以说明第二常规制作工艺的第五典型步骤；
图7F是经过完全切割工艺的树脂成型金属电极框架的放大的剖面图，用以说明第二常规制作工艺的第六典型步骤；
图8是由第二常规制作工艺制得并贴装在布线板上的无引线型树脂密封半导体封装的放大的剖面图；
图9A是金属电极框架的平面图，用以说明制造根据本发明的多个无引线型树脂密封半导体封装的制作工艺的第一实施例的第一典型步骤；
图9B是沿图9A的9B-9B线的剖面图；
图9C是沿图9A的9C-9C线的剖面图；
图10A是其上贴装有半导体芯片的金属电极框架的平面图，用以说明根据本发明的制作工艺的第一实施例的第二典型步骤；
图10B是沿图10A的10B-10B线的剖面图；
图11A是沿图11B的11A-11A线的成型硬模的水平剖面图，载有半导体芯片的金属电极框架被容纳在其中，用以说明根据本发明的制作工艺的第一实施例的第三典型步骤；
图11B是沿图11A的11B-11B线的剖面图；
图12A是沿图12B的12A-12A线的成型硬模的水平剖面图，载有半导体芯片的金属电极框架在其中用树脂材料成型，用以说明根据本发明的制作工艺的第一实施例的第四典型步骤；
图12B是沿图12A的12B-12B线的成型硬模的剖面图；
图13A是沿图13B的13A-13A线的模制树脂封的水平剖面图，用以说明根据本发明的制作工艺的第一实施例的第五典型步骤；
图13B是沿图13A的13B-13B线的水平剖面图；
图14是采用根据本发明的制作工艺的第一实施例制造的无引线型树脂密封半导体封装的透视图；
图15是贴装在布线板上的图14的无引线型树脂密封半导体的剖面图；
图16A是金属电极框架的平面图，用以说明制造根据本发明的多个无引线型树脂密封半导体封装的制作工艺的第二实施例的第一典型步骤；
图16B是沿图16A的16B-16B线的剖面图；
图17A是具有贴装于其上的半导体芯片的金属电极框架的平面图，用以说明根据本发明的制作工艺的第二实施例的第二典型步骤；
图17B是沿图17A的17B-17B线的剖面图；
图18是采用根据本发明的制作工艺的第二实施例制造的无引线型树脂密封半导体封装的透视图；
图19A是金属电极框架的平面图，用以说明制造根据本发明的多个无引线型树脂密封半导体封装的制作工艺的第三实施例的第一典型步骤；
图19B是沿图19A的19B-19B线的剖面图；
图20A是具有贴装于其上的半导体芯片的金属电极框架的平面图，用以说明根据本发明的制作工艺的第三实施例的第二典型步骤；
图20B是沿图20A的20B-20B线的剖面图；
图21是采用根据本发明的制作工艺的第三实施例制造的无引线型树脂密封半导体封装的透视图。
具体实施方式
为更好地理解本发明，在说明本发明的实施例前，先参考图1A、1B、2A、2B、3A、3B、4A和4B说明制造多个无引线型树脂密封半导体封装的第一常规制作工艺。
首先，如图1A和1B所示，制备金属电极框架10。金属电极框架10由合适的金属材料制成，如铜，黄铜等，它包括多组三个板状电极12D、12S和12G。板状电极12D、12S和12G中的每一个都具有矩形形状，并且板状电极12D大约是板状电极12S和12G的两倍，板状电极12S和12G彼此有完全相同的尺寸。
图1A中很明显，每组中的三个板状电极12D、12S和12G的排列限定了一个矩形，其尺寸是板状电极12D的大约两倍。每个板状电极12D具有从其下表面整体地凸出的一对矩形台14D，并且各个板状电极12S和12G具有从其下表面整体地凸出的矩形电极14S和14G，四个矩形台14D、14S和14G各个都排列在由板状电极12D、12S和12G限定的矩形的角上。
在每组中，各个板状电极12S和12G由两个手柄状边框带条单元16整体地连接到板状电极12D上。而且，每组中板状电极12D由两个直带条单元18整体地连接到包括在相邻组中的板状电极12S和12G上。
在制备金属电极框架10后，如图2A和2B所示，各个半导体芯片20被贴装在板状电极12D上。也就是，每个板状电极作为相应的半导体芯片20的一个板状贴装台。每个半导体芯片20可以构造为垂直型功率金属氧化物半导体场效应晶体管(MOSFET)芯片。也就是，MOSFET芯片20具有形成为其最低层的漏电极层20D(见图2B)，并且漏电极层20D用合适的导电粘合剂如银膏电气地粘到相应的板状电极12D上。而且，MOSFET芯片20具有结合于形成于其上表面上的各个源和栅电极焊盘(未画出)上的源和栅电极终端20S和20G，并且各个源和栅电极终端20S和20G由结合线22S和22G电气连接到板状电极12S和12G上。
将MOSFET芯片20贴装到板状电极12D上后，载有MOSFET芯片20的金属电极框架10经过成型工艺。也就是，如图3A和3B所示，载有MOSFET芯片20的金属电极框架10被容纳在由下和上成型硬模24L和24U(图3B)所限定的成型腔中，然后用合适的树脂材料成型，以由此制得包围并密封载有MOSFET芯片20的金属电极框架10的模制树脂封26。如图3B所示，矩形台14D、14S和14G与下成型硬模24L的内部下表面相接触，因此这些台14D、14S和14G的表面在成型中未被树脂材料覆盖。注意，在图3A中，只画出了沿图3B的3A-3A线的横截面图中的模制树脂封26和下成型硬模24L。
在成型工艺之后，将包围并密封了载有MOSFET芯片20的金属电极框架10的模制树脂封26从下和上成型硬模24L和24U中取出。然后，如沿图4B的4A-4A线的图4A所示，模制树脂封26经过镀银工艺，其中在未被树脂材料覆盖的台14D、14D、14S和14G的暴露面上形成银电极焊盘27D、27D、27S和27G。注意，每个银电极焊盘27D、27D、27S和27G具有20-30微米范围内的厚度。
在形成银电极焊盘27D、27D、27S和27G之后，包围并密封载有MOSFET芯片20的金属电极框架10的模制树脂封26经过切割工艺被沿着由图4B中的单点链线表示的矩形切割线CL切割，以由此制得多个无引线型树脂密封半导体封装。
参考图5，在透视图中代表性地画出了制得的无引线型树脂密封半导体封装的一种。此无引线型树脂密封半导体封装具有切开的树脂封部分26′，其包围并密封了一组三个板状电极12D、12S和12G以及半导体芯片20，且有从树脂封部分26′的下表面突出的四个银电极焊盘27D、27D、27S和27G。
如图6所示，此无引线型半导体封装贴装在布线板28上。特别地，布线板28具有形成于其上的电路图形，并且电路图形包括具有比银电极焊盘27D、27D、27S和27G更大尺寸的四个电极焊盘29(图6中仅代表性地画出了其中两个)。电极焊盘29由合适的金属材料制成，如铜、铝等，并且被电镀上银。而且，电极焊盘29的排列与四个银电极焊盘27D、27D、27S和27G的排列有镜像关系，因此无引线型半导体封装能被放置在布线板28上从而各个银电极焊盘27D、27D、27S和27G与四个电极焊盘29相接触。简而言之，用银膏将各个银电极焊盘27D、27D、27S和27G焊接到四个电极焊盘29上，从而完成了无引线型半导体封装在布线板28上的贴装。注意，在图6中，银电极焊盘27S和27G的焊接用标记SP代表性地表示。
从图6中明显看出，当每个银电极焊盘27D、27D、27S和27G被焊接在相应的电极焊盘29上时，在每个银电极焊盘27D、27D、27S和27G的周围被焊接的电极焊盘之间产生焊点，但因为银电极焊盘27D、27D、27S和27G的厚度在20到30微米的范围内，所以产生的焊点的范围非常小。这样，在焊接的电极焊盘之间不能够获得足够的焊接强度，因此，在无引线型半导体封装和布线板28间不能获得足够的贴装强度。
而且，由于只能通过无引线型半导体封装的下表面和布线板的上表面间的小间隙(20到30微米)来观察，所以视觉地检查制得的焊点的形状是否合适非常困难。
接下来，参考图7A到7F，说明制造多个无引线型半导体封装的第二个常规制作工艺。注意，此第二个常规制作工艺在前述JP-A-2001-077268中被公开。
首先，如图7A所示，制备金属电极框架30。金属电极框架30由合适的金属材料制成，如铜、黄铜等，其包括外部框架部分30A、通过中介物带条元件(未画出)被外部框架部分30A支撑的多个矩形岛或板状贴装台30B、以及沿每个矩形板状贴装台的四边排列的多个延伸电极30C。注意，每个带条单元的形状是使每个板状贴装台30B被从外部框架部分30A限定的平面抬起，如图7A所示。而且，金属电极框架30完全电镀银。
在制备金属电极框架30之后，如图7B所示，使用合适的粘合剂将各个半导体芯片32牢固地贴装在板状贴装台30B上，其中每个半导体芯片32具有位于并排列在其上表面上的多个电极焊盘(未画出)。然后，用结合线33将每个半导体芯片32的各个电极焊盘电气连接在延伸电极30C上，如图7B所示。
在将半导体芯片32贴装在板状贴装台30B上之后，载有半导体芯片32的金属电极框架30经过成型工艺，如图7C所示。特别地，载有半导体芯片32的金属电极框架30被容纳在由下和上成型硬模34L和34U所限定的成型腔中。在这种情况下，合适的树脂片36被放在下成型硬模34L的内部下表面上，并且将金属电极框架30压在树脂片36上，从而延伸电极30C被部分地插入到树脂片36中，如图7C所示。然后，合适的未固化的树脂材料被引入到成型腔中，由此制得多个模制树脂封37，其每个都包围并密封了载有半导体芯片32的相应的板状贴装台30B，且在相关的模制树脂封37中部分地密封了与其相关的延伸电极30C。
在成型工艺之后，从成型腔中取出树脂成型金属电极框架30，然后经过部分切割工艺。特别地，如图7D中代表性地所示，使用合适的旋转切割刀(未画出)在每个延伸电极30C的暴露的下表面进行部分切割，由此在延伸电极30C的暴露的下表面中形成切割槽38。注意，在图7D中，金属电极框架30的镀银层用标记39表示。
在部分切割工艺之后，如图7E所示，树脂成型金属电极框架30经过镀银工艺，其中在延伸电极30C的每个下表面上形成额外的镀银层40。然后，如图7F所示，树脂成型金属电极框架30经过完全切割工艺，其中每个延伸电极30C使用合适的旋转切割刀(未画出)被完全切割，由此模制树脂封37被相互完全分离成为多个无引线型半导体封装。因此，从图7F中明显看出，在每个无引线型半导体封装中，每个被切割的延伸电极30C以切割面41部分被镀银层40覆盖为特征。
如图8所示，此无引线型半导体封装被贴装在布线板42上。特别地，布线板42具有形成于其上的电路图形，并且电路图形包括多个电极焊盘43(在图8中仅代表性地画出其中一个)，其由合适的金属材料制成，如铜、铝等，并且电镀了银。而且，电极焊盘43的排列与延伸电极30C的排列有镜像关系，因此无引线型半导体封装能够被贴装在布线板42上，从而各个延伸电极30C与电极焊盘43相接触。简而言之，通过银膏将各个延伸电极焊盘30C焊接到电极焊盘43上，从而完成了无引线型半导体封装在布线板43上的贴装。注意，在图8中，延伸电极焊盘30C的焊接用标记SP代表性地表示。
从图8中明显看出，当每个延伸电极焊盘30C被焊接到电极焊盘43上时，由于切割面41的镀银区被额外的镀银层40部分地覆盖并对银膏呈现极好的粘合特性，沿延伸电极30C的切割面41产生焊点。由于产生的焊点以具有相当大范围为特性，所以在延伸电极30C和电极焊盘43间能够获得足够的焊接强度。
但是，由于额外的工艺，即部分切割工艺(图7D)、镀银工艺(图7E)以及完全切割工艺(图7F)，因此第二常规制作工艺无法在低成本下制造半导体封装。
第一实施例
参考图9A、9B、9C、10A、10B、11A、11B、12A、12B、13A和13B，下面说明制造根据本发明的多个无引线型半导体封装的制作工艺的第一实施例。
首先，如图9A、9B和9C所示，制备金属电极框架44。金属电极框架44由合适的金属材料制成，如铜，黄铜等，并且完全电镀银。注意，在图9B和9C中，镀银层用标记45表示。
金属电极框架44包括多个矩形岛或板状贴装台46，其每个具有两个矩形电极47A和47B整体连接到其上并从其一个边延伸。如图9B的最佳表示，每个电极47A和47B的厚度大约是板状贴装台46的两倍厚，并且具有形成于其下表面的矩形凹槽48。而且，如图9A的最佳表示，两个相邻的电极47A通过手柄状边框条带单元49A整体地相互连接，两个相邻的电极47B通过手柄状边框条带单元49B整体地相互连接。
在制备金属电极框架44之后，如图10A和10B所示，各个半导体芯片50被贴装在板状电极46上。在此实施例中，每个半导体芯片50构成为垂直型功率金属氧化物半导体场效应晶体管(MOSFET)芯片。也就是，MOSFET芯片50具有形成为其最低层的漏电极层50D(图10B)，并且漏电极层50D被用合适的导电粘合剂如银膏电气粘合到板状贴装台46上。而且，MOSFET芯片50具有栅和源电极终端50G和50S，它们结合在形成于MOSFET芯片50上表面上的各个栅和源电极焊盘(未画出)上，并且各个栅和源电极终端50G和50S被结合线51G和51S电气连接到电极47A和47B上。
在将MOSFET芯片50贴装在板状贴装台46上之后，载有MOSFET芯片50的金属电极框架44经过成型工艺，如图11A、11B、12A和12B所示。
特别地，如图11A和11B所示，载有MOSFET芯片50的金属电极框架44被容纳在由下和上成型硬模52L和52U所限定的成型腔中。从图11B中明显看出，所有的电极47A和47B与下成型硬模52L的内部下表面接触，因此其凹槽48被下成型硬模52L的内部下表面完全封闭。注意，在图11A中，只画出了沿图11B的11A-11A线的剖面图中的下成型硬模52L。
此后，如图12A和12B所示，合适的未固化的树脂材料被引入到成型腔中，由此制得模制树脂封53，其包围并密封了载有MOSFET芯片50的金属电极框架44。但是，如图12B的最佳表示，由于这些凹槽48被下成型硬模52L的内部下表面完全封闭，未固化的树脂材料不能够被引入到电极47A和47B的凹槽48中。注意，在图12A中，只画出了沿图12B的12A-12A线的剖面图中的模制树脂封53和下成型硬模52L。
在成型工艺之后，包围并密封了具有MOSFET芯片50的金属电极框架44的模制树脂封53被从下和上成型硬模52L和52U的成型腔中取出，如图13A和13B所示。接下来，包围并密封了具有MOSFET芯片50的金属电极框架44的模制树脂封53经过切割工艺，其被沿着图13A中单点链线表示的矩形切割线CL切割，由此制得多个无引线型树脂密封半导体封装。
参考图14，在透视图中代表性地画出制得的无引线型树脂密封半导体封装中的一个。此无引线型树脂密封半导体封装具有树脂封部分53′，此树脂封部分53′是从模制树脂封上切割下来，并且树脂封部分53′本身作为包围并密封板状贴装台46和半导体芯片50的树脂封。
在图14中，无引线型树脂密封半导体封装以倒置方式说明，并且树脂封53′的下表面作为被应用到布线板的贴装面。树脂封53′的四个侧面与贴装面相关产生四个直角边。从两组电极47A和47B上切割下来的两组电极终端47A′和47B′被部分地埋在相对的一对直角边中从而可以暴露到外面。
从图14中可以明显看出，每个电极部分47A′和47B′具有由电极(47A、47B)的相应的矩形凹槽48得到的凹角54。也就是，凹角54由一组相对的内端面和一组在相对的内端面之间延伸的两个直角面所限定，并且这些面具有镀银层45。
注意，在此实施例中，尽管由于凹槽48的矩形形状使每个凹角54都形成为直角凹角，但它也可形成为圆形凹角。
如图15所示，此无引线型半导体封装被贴装在布线板55上。特别地，布线板55具有形成于其上的电路图形，并且电路图形包括四个电极焊盘56(在图15中只代表性地画出其中一个)。每个电极焊盘56由合适的金属材料制成，如铜、铝等，并且电镀银。而且，电极焊盘56的排列与四个部分47A′和47B′的排列有镜像关系，因此无引线型半导体封装能够被贴装在布线板55上，从而各个部分47A′和47B′与四个电极焊盘56相接触。简而言之，各个电极部分47A′和47B′用银膏焊接到四个电极焊盘56上，从而完成了无引线型半导体封装在布线板55上的贴装。注意，在图15中，电极部分47A′(47B′)的焊接用标记SP代表性地表示。
从图15中可以明显看出，当每个银电极部分47A′和47B′被焊接在相应的电极焊盘56上时，在限定凹角54的面和镀银电极焊盘56间产生了焊点。根据本发明，由于限定凹角54的面的特征是具有对银膏表现出极好的粘合特性的相当大的表面，所以产生的焊点的范围很大。因此，在限定凹角54的面和镀银电极焊盘56间可以获得足够的焊接强度，因此，在无引线型半导体封装和布线板55间能够获得足够的贴装强度。
而且，从图15中可以明显看出，由于凹角54形成为向外开口，所以能够易于视觉地检查产生的焊点的形状是否合适。
第二实施例
参考图16A、16B、17A和17B，下面说明制造根据本发明的多个无引线型半导体封装的制作工艺的第二实施例。
首先，如图16A和16B所示，制备金属电极框架57。金属电极框架57由合适的金属材料制成，如铜，黄铜等，并且完全电镀银。注意，在图16B中，镀银层用标记58表示。
金属电极框架57包括多个矩形岛或板状贴装台59，以及与板状贴装台59交替地排列的多组矩形电极60A和60B。也就是，每组矩形电极60A和60B被放置在两个相邻板状贴装台59之间。如图16B所示，每个电极60A和60B的厚度大约是板状贴装台59的两倍厚，并且具有形成于其下表面的矩形凹槽61。而且，如图16A所示，两个相邻的电极60A和其间放置的板状贴装台59通过大体为E形的边框条带单元62A整体地相互连接，两个相邻的电极60B和其间放置的板状贴装台59通过大体为E形的边框条带单元62B整体地相互连接。
在制备金属电极框架57之后，如图17A和17B所示，各个半导体芯片63被贴装在板状电极59上。在此实施例中，每个半导体芯片63构成为功率金属氧化物半导体场效应晶体管(MOSFET)芯片。例如，MOSFET芯片63具有结合在形成于其上表面上的各个漏电极焊盘(未画出)上的两个漏电极终端64D，以及结合在形成于其上表面上的各个栅和源电极焊盘(未画出)上的两个栅和源电极终端64G和64S。两个漏电极终端64D各个用结合线65D被电气连接到位于邻近板状贴装台59一侧的电极60A和60B上，并且两个栅和源电极终端64G和64S各个用结合线65G和65S被电气连接到位于邻近板状贴装台59另一侧的电极60G和60S上。
在将MOSFET芯片63贴装在板状贴装台59上之后，载有MOSFET芯片63的金属电极框架57以与上述第一实施例(图11A、11B、12A和12B)完全相同的方式经过成型工艺。
也就是，制得了包围并密封了载有MOSFET芯片63的金属电极框架57的模制树脂封，然后其被沿着图17A中单点链线表示的矩形切割线CL切割，由此制得多个无引线型树脂密封半导体封装。
参考图18，在透视图中代表性地画出根据本发明的第二制作工艺制得的无引线型树脂密封半导体封装中的一个。此无引线型树脂密封半导体封装与根据本发明的制作工艺的第一实施例制造的封装具有完全相同的外表。也就是，无引线型树脂密封半导体封装具有树脂封部分66，此树脂封部分66是从模制树脂封上切割下来，并且树脂封部分66本身作为包围并密封板状贴装台59和半导体芯片63的树脂封。
在图18中，无引线型树脂密封半导体封装以倒置方式说明，并且树脂封66′的下表面作为被应用到布线板的贴装面。树脂封66的四个侧面与贴装面相关产生四个直角边。从两组电极60A和60B上切割下来的两组电极终端60A′和60B′被部分地埋在相对的一对直角边中从而可以暴露到外面。
从图18中可以明显看出，每个电极部分60A′和60B′具有自电极(60A、60B)的相应的矩形凹槽61得到的凹角67。也就是，与上述第一实施例类似，凹角67由一组相对的内端面和一组在相对的内端面之间延伸的两个直角面所限定，并且这些面具有镀银层58，因此由于与上述相同的原因，可以改善无引线型半导体封装在布线板上的贴装强度。而且，能够视觉地和容易地检查当每个电极部分(60A′和60B′)焊接到布线板上的电极焊盘上时产生的焊点的形状。
注意，与上述第一实施例相似，尽管由于凹槽61的矩形形状使每个凹角67都形成为直角凹角，但它也可形成为圆形凹角。
第三实施例
参考图19A、19B、20A、20B和21，下面说明制造根据本发明的多个无引线型半导体封装的制作工艺的第三实施例。
首先，如图19A和19B所示，制备金属电极框架68。金属电极框架68由合适的金属材料制成，如铜，黄铜等，并且完全电镀银。注意，在图19B中，镀银层用标记69表示。
金属电极框架68包括多组相互对齐的延伸矩形电极70A和70B。从图19B中可以明显看出，每个电极70A和70B具有加厚的中心部分，大约是其端部分的两倍厚，并且矩形凹槽71形成在加厚的中心部分的下表面里。而且，如图19A所示，每组中的电极70A和70B由条带单元72整体地相互连接。而且，两个相邻的电极70A由手柄状边框条带单元72A整体地相互连接，两个相邻的电极70B由手柄状边框条带单元72B整体地相互连接。
在制备金属电极框架68之后，如图20A和20B所示，半导体芯片73被以倒置的方式贴装在相邻的两组电极70A和70B上，其中半导体芯片73构成为功率金属氧化物半导体场效应晶体管(MOSFET)芯片。
特别地，在此实施例中，MOSFET芯片73具有结合在形成于其上表面上的各个漏电极焊盘(未画出)上的两个漏电极终端74D以及结合在形成于其上表面上的各个栅和源电极焊盘(未画出)上的两个栅和源电极终端74G和74S。MOSFET芯片73被面向下并放置在相邻的两组电极70A和70B上，从而一组电极终端74D和74G与相邻的两个电极70A相接触，一组电极终端74D和74S与两个相邻的电极70B相接触。然后，使用超声压焊方法或热压焊方法，将每个电极终端74D、74D、74G和74S结合到相应的电极(70A、70B)上。
在将MOSFET芯片73贴装在相邻的两组电极70A和70B上之后，载有MOSFET芯片73的金属电极框架68以与上述第一实施例(图11A、11B、12A和12B)完全相同的方式经过成型工艺。
也就是，制得了包围并密封了载有MOSFET芯片73的金属电极框架68的模制树脂封，然后被沿着图20A中单点链线表示的矩形切割线CL切割，由此制得多个无引线型树脂密封半导体封装。
参考图21，在透视图中代表性地画出根据本发明的第三制作工艺制得的无引线型树脂密封半导体封装中的一个。此无引线型树脂密封半导体封装与根据本发明的第一实施例制造的封装也具有完全相同的外表。也就是，无引线型树脂密封半导体封装具有树脂封部分75，此树脂封部分75是从模制树脂封上切割下来，并且树脂封部分75本身作为包围并密封半导体芯片73的树脂封。
在图21中，无引线型树脂密封半导体封装以倒置方式示出，并且树脂封75的下表面作为被应用到布线板的贴装面。树脂封75的四个侧面与贴装面相关产生四个直角边。从两组电极70A和70B上切割下来的两组电极终端70A′和70B′被部分地埋在相对的一对直角边中从而可以暴露到外面。
从图21中可以明显看出，每个电极部分70A′和70B′具有自电极(70A、70B)的相应的矩形凹槽71得到的凹角76。也就是，与上述第一实施例类似，凹角76由一组相对的内端面和一组在相对的内端面之间延伸的两个直角面所限定，并且这些面具有镀银层69，因此由于与上述相同的原因，可以改善无引线型半导体封装在布线板上的贴装强度。而且，能够视觉地和容易地检查当每个电极部分(70A′和70B′)焊接到布线板上的电极焊盘上时产生的焊点的形状。注意，与上述第一和第二实施例相似，尽管由于凹槽71的矩形形状使每个凹角76都形成为直角凹角，但它也可形成为圆形凹角。
最后，本领域技术人员应该理解，上述是封装的优选实施例，并且对本发明作出的各种变化和修改都不偏离本发明的精神和范围。

Claims (18)

1.一种无引线型树脂密封半导体封装，包括：
树脂封(53′、66、75)，其具有应用到布线板的贴装面，以及与所述贴装面相关以形成成角的侧边的至少一侧面；
半导体芯片(50、63、73)，其被包围并密封在所述树脂封中；以及
至少一个电极终端(47A′、47B′、60A′、60B′、70A′、70B′)，其被部分地埋在所述树脂封的成角的侧边里，从而被暴露在外面，所述电极终端被电气连接到所述半导体芯片上，
其中所述电极终端形成为具有凹角(54、67、76)，当所述树脂封置于所述布线板上时凹角的形状为向外开口，从而所述树脂封的贴装面能应用于其上。
2.根据权利要求1的无引线型树脂密封半导体封装，其中所述电极终端(47A′、47B′、60A′、60B′、70A′、70B′)的凹角(54、67、76)经过表面处理，从而对使用的焊料呈现极好的粘合特性。
3.根据权利要求2的无引线型树脂密封半导体封装，所述表面处理包括电镀工艺。
4.根据权利要求1的无引线型树脂密封半导体封装，其中所述树脂封(53′、66、75)的成角的侧边限定了直角。
5.根据权利要求1的无引线型树脂密封半导体封装，其中所述电极终端(47A′、47B′、60A′、60B′、70A′、70B′)的所述凹角(54、67、76)形成为直角凹角。
6.根据权利要求1的无引线型树脂密封半导体封装，还包括被包围并密封在所述树脂封(53′、66)中的板状贴装台(46、59)，所述半导体芯片(50、63)贴装在所述板状贴装台上。
7.根据权利要求6的无引线型树脂密封半导体封装，其中所述半导体芯片(50)具有形成为其最低层并电气连接到所述板状贴装台(46)的电极层(50D)，并且所述电极终端(47A′、47B′)被整体地连接到所述板状贴装台(46)上。
8.根据权利要求6的无引线型树脂密封半导体封装，其中所述半导体芯片(50、63)具有形成于其上表面上的至少一个电极终端(50G、50S、64D、64G、64S)，并且被部分地埋在所述树脂封(53′、66)的成角的侧边中的所述电极终端(47A′、47B′、60A′、60B′)通过中介物结合线(51G、51S、65D、65G、65S)被电气连接到所述半导体芯片的所述电极终端。
9.根据权利要求1的无引线型树脂密封半导体封装，其中所述半导体芯片(50、63)具有形成于其上表面上的至少一个电极终端(74D、74G、74S)，并且被部分地埋在所述树脂封(75)的成角的侧边中的所述电极终端(70A′、70B′)被直接连接到所述半导体芯片的电极终端。
10.一种用于制造多个无引线型树脂密封半导体封装的制作工艺，包括：
制备金属电极框架(44、57)，其包括多个板状贴装台(46、59)和与所述板状贴装台有规律地相关的多个电极(47A、47B、60A、60B)，每个所述电极具有形成于其下表面中的凹槽(48、61)；
将各个半导体芯片(50、63)贴装在所述板状贴装台上，从而每个所述半导体芯片的下表面牢固地结合在其上，每个所述半导体芯片具有形成于其上表面上的电极终端(50G、50S、64D、64G、64S)；
在每个所述半导体芯片的电极终端和金属电极框架的部分所述电极间建立电气连接；
将载有所述半导体芯片的所述金属电极框架容纳在由成型硬模(52L、52U)限定的成型腔中，每个所述电极与限定所述成型腔的内表面相接触，从而每个所述电极的凹槽被所述内表面完全封闭；
将未固化的树脂材料引入到所述成型腔中由此形成模制树脂封(53)，其将所述半导体芯片完全包围和密封，将所述电极部分地包围和密封，从而所述电极的下表面暴露在所述模制树脂封的外表面上；
在引入的树脂材料固化之后从所述成型硬模中取出所述模制树脂封；以及
将所述模制树脂封切割并分成多个无引线型树脂密封半导体封装，每个无引线型树脂密封半导体封装包括从所述模制树脂封上切割下来的树脂封部分(53′、66)，被包围并密封在所述树脂封部分中的所述板状贴装台中的一个(46、59)，贴装在相关的所述板状贴装台上的半导体芯片(50、63)，以及从电极上切割下来的并电气连接到相关的半导体芯片上的电极终端(47A′、47B′、60A′、60B′)，
其中每个所述电极终端的特征是有自相应的电极(47A、47B、60A、60B)的凹槽(48、61)得到的凹角。
11.根据权利要求10的制作工艺，其中所述金属电极框架(44、57)经过表面处理从而对使用的焊料呈现极好的粘合特性。
12.根据权利要求11的制作工艺，所述表面处理包括电镀工艺。
13.根据权利要求10的制作工艺，其中所述半导体芯片(50)具有形成为其最低层并电气连接到所述板状贴装台(46)的电极层(50D)，并且包括在部分所述电极(47A、47B)中的至少一个被整体地连接到所述板状贴装台上，从而建立了包括在部分所述电极中的至少一个与相关的所述半导体芯片的电气连接。
14.根据权利要求13的制作工艺，其中所述半导体芯片(50)具有形成于其上表面上的至少一个电极终端(50G、50S)，并且所述电极终端通过结合线(51G、51S)被电气连接到包括在部分所述电极(47A、47B)中其余的电极上，从而建立了包括在部分所述电极中其余的电极与相关的所述半导体芯片的电气连接。
15.根据权利要求10的制作工艺，其中所述半导体芯片(63)具有形成于其上表面上的至少一个电极终端(64D、64G、64S)，并且所述电极终端通过结合线(65D、65G、65S)被电气连接到部分所述电极(60A、60B)上，从而建立了部分所述电极与相关的所述半导体芯片的电气连接。
16.一种用于制造多个无引线型树脂密封半导体封装的制作工艺，包括：
制备包括多个电极(70A、70B)的金属电极框架(68)，每个电极具有形成于其下表面中的凹槽(71)；
制备具有形成于其上表面上的至少一个电极终端(74D、74G、74S)的半导体芯片(73)；
将每个所述半导体芯片面向下并贴装在所述金属电极框架上，从而相关的所述半导体芯片的电极终端被直接电气结合到所述电极中相应的一个上；
将载有所述半导体芯片的所述金属电极框架容纳在由成型硬模限定的成型腔中，每个所述电极与限定所述成型腔的内表面相接触，从而每个所述电极的凹槽被所述内表面完全封闭；
将未固化的树脂材料引入到所述成型腔中，由此形成模制树脂封，其完全包围并密封所述半导体芯片，并部分地包围并密封所述电极，从而所述电极的下表面暴露在所述模制树脂封的外表面上；
在引入的树脂材料固化之后从所述成型硬模中取出所述模制树脂封；以及
将所述模制树脂封切割并分成多个无引线型树脂密封半导体封装，每个无引线型树脂密封半导体封装包括从所述模制树脂封上切割下来的树脂封部分(75)，被包围并密封在所述树脂封部分中的半导体芯片(73)，以及从电极上切割下来的并电气连接到相关的半导体芯片上的电极终端(70A′、70B′)，
其中每个所述电极终端的特征是有自相应的电极(70A、70B)的凹槽(71)得到的凹角。
17.根据权利要求16的制作工艺，其中所述金属电极框架(78)经过表面处理从而对使用的焊料呈现极好的粘合特性。
18.根据权利要求17的制作工艺，所述表面处理包括电镀工艺。
CNB2004100749717A 2003-09-01 2004-09-01 无引线型半导体封装及其制作工艺 Expired - Fee Related CN100355066C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003308571A JP3789443B2 (ja) 2003-09-01 2003-09-01 樹脂封止型半導体装置
JP308571/2003 2003-09-01

Publications (2)

Publication Number Publication Date
CN1591853A true CN1591853A (zh) 2005-03-09
CN100355066C CN100355066C (zh) 2007-12-12

Family

ID=34074794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100749717A Expired - Fee Related CN100355066C (zh) 2003-09-01 2004-09-01 无引线型半导体封装及其制作工艺

Country Status (3)

Country Link
US (2) US7166919B2 (zh)
JP (1) JP3789443B2 (zh)
CN (1) CN100355066C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308831B (zh) * 2007-05-17 2010-06-09 南茂科技股份有限公司 用于无引线封装的引线框及其封装结构
CN102347304A (zh) * 2010-07-29 2012-02-08 Nxp股份有限公司 具有改进的可安装性的无引线芯片载体
CN105789143A (zh) * 2009-07-08 2016-07-20 奥斯兰姆奥普托半导体有限责任公司 电子组件
CN109747106A (zh) * 2017-11-07 2019-05-14 华新科技股份有限公司 电子元件封装装置及其封装方法
CN113424311A (zh) * 2019-02-15 2021-09-21 罗姆股份有限公司 半导体器件和半导体器件的制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101073152B (zh) * 2004-12-20 2010-04-28 半导体元件工业有限责任公司 具有下置引脚的电子封装和方法
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP5702763B2 (ja) * 2006-10-04 2015-04-15 ローム株式会社 半導体装置
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
CN103177974B (zh) * 2011-12-23 2014-10-29 丽智电子(昆山)有限公司 铜片电极的离散式电子组件制造工艺
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US8809119B1 (en) 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
JP6588215B2 (ja) * 2015-03-24 2019-10-09 株式会社ディスコ パッケージ基板の切削方法
WO2016188566A1 (en) * 2015-05-26 2016-12-01 Osram Opto Semiconductors Gmbh Optoelectronic package device and method for producing the same
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
US10892211B2 (en) * 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法
JP2022146698A (ja) 2021-03-22 2022-10-05 株式会社東芝 半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100420A (en) 1980-01-17 1981-08-12 Toshiba Corp Plasma etching method for oxidized silicon film
JP2563683B2 (ja) 1990-03-08 1996-12-11 松下電子工業株式会社 不揮発性半導体記憶装置およびその製造方法
JPH07226396A (ja) 1994-02-10 1995-08-22 Sony Corp パターン形成方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3074264B2 (ja) * 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001257304A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置およびその実装方法
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP3445255B2 (ja) 2001-04-04 2003-09-08 有限会社善徳丸建設 法面均し機、および法面均し方法
US7170149B2 (en) * 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4159348B2 (ja) * 2002-12-20 2008-10-01 三洋電機株式会社 回路装置の製造方法
JP2004279996A (ja) 2003-03-19 2004-10-07 Hitachi Ltd リフレクタ、及びそれを用いた投射型表示装置
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308831B (zh) * 2007-05-17 2010-06-09 南茂科技股份有限公司 用于无引线封装的引线框及其封装结构
CN105789143A (zh) * 2009-07-08 2016-07-20 奥斯兰姆奥普托半导体有限责任公司 电子组件
CN105789143B (zh) * 2009-07-08 2018-10-19 奥斯兰姆奥普托半导体有限责任公司 电子组件
CN102347304A (zh) * 2010-07-29 2012-02-08 Nxp股份有限公司 具有改进的可安装性的无引线芯片载体
US9418919B2 (en) 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
CN109747106A (zh) * 2017-11-07 2019-05-14 华新科技股份有限公司 电子元件封装装置及其封装方法
CN113424311A (zh) * 2019-02-15 2021-09-21 罗姆股份有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
US7655506B2 (en) 2010-02-02
US7166919B2 (en) 2007-01-23
CN100355066C (zh) 2007-12-12
US20050017335A1 (en) 2005-01-27
JP3789443B2 (ja) 2006-06-21
US20070105281A1 (en) 2007-05-10
JP2005079372A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1041035C (zh) 多芯片模块
CN1317776C (zh) 发光二极管灯
CN1779951A (zh) 半导体器件及其制造方法
CN1223085C (zh) 声表面波装置
CN1239831A (zh) 半导体器件及其制造方法
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1913187A (zh) 在导热部分中具有凹部的led封装
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1734756A (zh) 电子回路装置
CN1272837C (zh) 半导体器件和电路基板
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1674268A (zh) 半导体器件
CN1835222A (zh) 半导体器件及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1172438C (zh) 封装有电路装置的电子部件及其制造方法
CN1641832A (zh) 半导体器件及其制造方法
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
CN1672269A (zh) 半导体发光装置及其制法和半导体发光装置用反射器
CN1442902A (zh) 半导体器件及其制造方法
CN101044088A (zh) 用于装配半导体芯片的方法及相应的半导体芯片装置
CN1266752C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101027

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200120 36/F, SHANGHAI INTERNATIONAL BUILDING, NO.360, PUDONG SOUTH ROAD, PUDONG NEW DISTRICT, SHANGHAI TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20190901

CF01 Termination of patent right due to non-payment of annual fee