CN1272837C - 半导体器件和电路基板 - Google Patents

半导体器件和电路基板 Download PDF

Info

Publication number
CN1272837C
CN1272837C CNB031198171A CN03119817A CN1272837C CN 1272837 C CN1272837 C CN 1272837C CN B031198171 A CNB031198171 A CN B031198171A CN 03119817 A CN03119817 A CN 03119817A CN 1272837 C CN1272837 C CN 1272837C
Authority
CN
China
Prior art keywords
mentioned
wire
semiconductor chip
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031198171A
Other languages
English (en)
Other versions
CN1516250A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1516250A publication Critical patent/CN1516250A/zh
Application granted granted Critical
Publication of CN1272837C publication Critical patent/CN1272837C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Abstract

一种用薄膜载带制造，封装尺寸接近芯片尺寸的半导体器件，且与半导体芯片的电极之间的连接部分不露出来的半导体器件及其制造方法。具有形成于模塑材料36的填充区域之内并接合到半导体芯片40的电极42和焊盘部分22上的连接引线24，连接到连接引线24上的电镀引线26，电镀引线26所连接的电镀电极28，且在全体都已变成为导通状态下施行电镀，直到使连接部分29进入模塑材料的填充区域内为止对连接部分29进行冲切，使连接引线24和电极42接合，填充模塑材料36。从孔32中露出来的连接引线24的端面也被模塑材料36覆盖而不露出来。

Description

半导体器件和电路基板
本申请是精工爱普生株式会社于1997年9月29日递交的申请号为97191451.6、发明名称为“半导体器件及其制造方法、电路基板和薄膜载带”的发明专利申请的分案申请。
技术领域
本发明涉及半导体器件及其制造方法、电路基板和薄膜载带，特别是涉及封装尺寸接近于芯片尺寸的半导体器件及其制造方法、电路基板和薄膜载带。
背景技术
若追求半导体器件的高密度装配，则裸片装配是理想的。但是在裸片的状态下，难以保证品质和进行处理。于是，作为虽然已把裸片封装化但封装的尺寸接近裸片的尺寸的封装开发了CSP(ChipScale/Size Package，芯片规模/尺寸封装)。
在以各种形态开发出来的CSP型的半导体器件之内，作为一种形态，有一种把挠性基板设于半导体芯片的有源面一侧，在该挠性基板上形成了多个外部电极的器件。在该CSP型的半导体器件中，外部电极设于半导体芯片的区域内。因此，例如象QFP(Quad FlatPackage，方形扁平封装)或TCP(Tape Carrier Package，载带封装)那样，没有从封装本体的侧面突出来的所谓的‘外引线’。
此外，在使用了挠性基板的CSP型的半导体器件中，例如，象在国际公开WO95/08856号公报中所述的那样，人们已经知道向半导体芯片的有源面和挠性基板之间注入树脂以吸收热应力。若用该树脂把半导体芯片的与电极之间的接合部分全部覆盖起来，则可以防止电极的腐蚀。
此外，在把半导体芯片装配到挠性基板上去的时候，若使用薄膜载带，则处理将变得更加容易且量产性也很好。在使用薄膜载带的方式中，在进行了半导体芯片的树脂密封之后，再从薄膜载带上切断每一个半导体器件。
在这里，在形成于薄膜载带上的布线上，已实施了镀金。镀金是用电镀(也叫‘电解电镀’)的方法实施的。在电镀法中，一般的做法是：使全部布线都导通，并把布线一直引出到与半导体芯片之间的装配区域的外侧。被引出的布线用作进行电镀的电极。另外，以往的情况是存在有外引线，并采用把外引线原样不变地进行引出的办法，也利用为电镀用的布线。此外，在使用现存的挠性基板的情况下，就必须有电镀用的电镀引线。通常，设有与连接引线直接相连的电镀引线，而且，人们知道这种构造应用了在现有的TCP中所用的TAB(Tape Automated Bonding，载带自动键合)用基板。
但是，在要想保持原样不变地使用该以往就存在的TAB基板并把它用到CSP型的半导体器件中去的情况下，由于各个连接引线原封不动地直接连接到各个电镀引线上，所以如果在通常叫做外引线的地方切断的话，则各个引线端面就将从封装端面突出出来，引线端面部分肯定会露出来。在CSP型的半导体器件中，通过使封装外形接近于芯片尺寸的办法，芯片外形与封装外形之间的距离将变得非常地窄。因此，虽然说是使之封装化来保护半导体芯片，但是，与现有的封装比，就必须努力进一步提高包括围绕着半导体芯片的环境在内的可靠性。特别是在把上述的现有构造不加改变地应用到CSP型的半导体器件中去的情况下，由于从引线的切断面到半导体芯片的电极为止的距离非常短，而且还是引线端部什么也未覆盖地露出来的构造，所以易于通过引线进行电极的腐蚀。此外，邻近设置的引线间的间隔也越来越窄步距化，所以还会因在已露出来的切断面上存在有例如导电性的异物等等而发生引线间的短路，使功能受到损失。
另一方面，如果从薄膜载带上切断每一个半导体器件，然后注入树脂，则可以避免上述问题。但是，在这种情况下，就必须个别地处理已变得零乱无序的半导体器件，于是就不能充分发挥应用薄膜载带方式的长处。
发明内容
本发明就是解决上边所说过的那样的课题的发明，这是一种用薄膜载带制造的封装尺寸接近于芯片尺寸的半导体器件，目的在于提供保持半导体芯片的可靠性的构造及其制造方法，以及把其周边围绕起来的电路基板和薄膜载带。
本发明的半导体器件的制造方法，是一种应用了具有多个连接引线，在各个连接引线中，一方的端部被用作与半导体芯片的电极的连接，另一方的端部被用作与外部的连接的挠性基板的树脂密封型的半导体器件的制造方法，包括有：
第1序，用于进行配置，使相当于薄膜载带的上述挠性基板的部位位于上述半导体芯片的上方，且使上述连接引线的上述一方和上述另一方位于上述半导体芯片的区域内；
第2工序，用于在上述第1工序之后，使上述连接引线的上述一方的端部与上述半导体芯片的电极进行接合；
第3工序，用于在上述第2工序之后，对包括上述已接合的电极在内的上述半导体芯片的有源面和包括上述连接引线的上述一方的端部在内的区域进行树脂密封；
第4工序，用于在上述第3工序之后，从上述薄膜载带上切下单个芯片。
其中，上述第4工序，理想的是在上述树脂密封后的区域的外侧进行。
此外，在上述第1工序之前，还可以包括形成上述薄膜载带的工序。
而形成上述薄膜载带的工序还可以包括下述工序：
在薄膜上形成导通图形的工序，该导通图形使电连形成在上述树脂密封区域内的上述电极和上述外部的上述多个连接引线、连接到任何一个上述连接引线上且延伸到树脂密封区域之外的多个连接部分、已连接到上述连接部分和上述树脂密封区域之外上的至少一个电镀引线和该电镀引线所连接的电镀电极等全部变成电导通状态；
通过上述电镀电极对上述导通图形施行电镀的工序；
冲切上述各个连接部分的至少一部分的工序。
这样一来，在树脂密封的区域上就将形成接合到半导体芯片的电极和外部上的连接引线。因此，就可以使封装尺寸接近于芯片尺寸。此外，由于用薄膜载带制造半导体器件，故处理将会变得容易。
在对连接引线施行电镀的时候，可以使用电镀引线和电镀电极。就是说，连接引线、连接部分、电镀引线和电镀电极已全部变成为导通状态，所以，可以通过电镀电极对连接引线施行电镀。
此外，如果除去要进行电镀的部分之外都用抗蚀剂覆盖起来，则可以节省在电镀处理中所用的电镀材料。这里所说的要进行电镀的部分，具体地说，相当于连接引线或接合区(land)等。
在这里，连接部分的至少一部分在树脂密封的区域内被冲切。因此，当进行树脂密封时，因该冲切而形成的端面也将被树脂覆盖。这样，就可以防止来自该端面的连接引线的腐蚀，进而可以防止半导体芯片的电极的腐蚀。于是，成为即便是在高湿度环境中也具有优秀的封装性能，改善了可靠性。
此外，在树脂密封区域的外侧，由于进行薄膜载带的最终性的成型，故在作为最终制品的半导体器件的外周上也不会有树脂溢出来。此外，还可以保持外形的直线性。
多个上述连接部分，可以采用一起冲切的办法来减少工序。
本发明的薄膜载带的制造方法，包括在薄膜上形成导通图形的工序，该导通图形使在要密封的预定的区域内形成并将接合到半导体芯片的电极和外部电极上的多个连接引线，连接到该连接引线上并一直形成到上述密封区域之外的至少一个的电镀引线和该电镀引线所连接的电镀电极等全部都变成导通状态。
或者，本发明的薄膜载带的制造方法，包括下述工序：
在薄膜上形成引线孔的工序；
在含有上述薄膜的上述引线孔的区域上边设置金属箔的工序；
形成包括上述金属箔构成的焊盘部分、连接引线、电镀引线、电镀电极和连接部分的导电图形的工序；
通过上述电镀电极对上述导电图形施行电镀处理的工序；
对上述连接部分进行加工形成布线图形的工序。
其中，上述形成布线图形的工序也可以用冲切上述连接部分的办法进行。
此外，多个上述连接部分，可以采用一起冲切的办法来减少工序。
或者，上述冲切还可以与每一连接部分对应起来进行。
各个连接部分也可以用圆形的孔来冲切。
或者，也可以使上述圆形孔成为椭圆形状，上述椭圆形状的长轴方向朝向与形成半导体器件的外周的边大体上垂直的方向。
此外，在施行上述电镀处理之前，还可以在除上述导电图形中的要进行上述电镀处理的区域之外的区域上设置保护膜。
作为上述保护膜也可以用树脂。
作为上述树脂，也可以用阻焊剂。
本发明的半导体器件具备：具有多个电极的半导体芯片；在上述半导体芯片上边定位为与上述半导体芯片隔以规定的距离且相互重叠的挠性基板；位于上述半导体芯片和上述挠性基板之间并对上述半导体芯片的具有上述电极的面进行密封的树脂，
在上述挠性基板的上边，具有一方的端部被接合到上述半导体芯片的上述电极上的同时，另一方的端部用于与外部之间的连接的多个连接引线，
上述连接引线位于用上述树脂对上述一方和另一方的端部进行密封后的区域内，不论哪一个端部位于上述半导体芯片的外周附近的同时，用上述树脂一直到侧面部分为止完全覆盖起来。
在这里，上述挠性基板中在上述连接引线中的用上述树脂完全覆盖起来的上述端部所处的部位上，也可以设置圆形和椭圆形状的任何一种形状的孔。
本发明的上述电路基板构成为通过焊盘电连并搭载上述半导体器件。
本发明的树脂密封型的半导体器件中所用的薄膜载带具备：
在应当进行树脂密封的区域内已形成了外部电极的焊盘部分；
配置在应当进行树脂密封的区域内，把各个上述外部电极和半导体芯片的各个电极连接起来的多个连接引线；
在树脂密封的区域外形成的至少一个电镀引线；
使任一个上述连接引线和上述电镀引线电连起来的多个连接部分；
形成于上述连接部分上，用于进行上述连接引线与上述电镀引线之间的电绝缘的至少一个孔；
连接上述电镀引线的电镀电极，
在上述焊盘部分、上述连接引线、上述电镀引线、上述连接部分和上述电镀电极上已施行了电镀。
上述孔由矩形的孔构成，也可以形成为对多个上述连接部分进行跨接。
或者，形成多个上述的孔，
各个孔由圆形或椭圆形的孔构成，还可以与各个上述连接部分对应起来形成。
或者，也可以使上述孔成为椭圆形状，上述椭圆形状的长轴方向朝向与形成半导体器件的外周的边大体上垂直的方向。
采用形成上述那样的孔的办法，使连接部分的端面从孔中露出来，该露出来的连接部分的端面借助于树脂密封而被覆盖。因此，就可以防止从连接部分向连接引线进行的腐蚀。
附图说明
图1是说明本实施例的半导体器件的制造方法的说明图。图2是说明本实施例的半导体器件的制造方法的说明图。图3是说明本实施例的半导体器件的制造方法的说明图。图4是说明本实施例的半导体器件的制造方法的说明图。图5是说明本实施例的半导体器件的制造方法的说明图。图6是说明本实施例的半导体器件的制造方法的说明图。图7是说明本实施例的半导体器件的制造方法的说明图。图8是图7的VIII-VIII线的剖面图。图9示出了本实施例的变形例。图10示出了本实施例的变形例。图11示出了已经装配上用本实施例制造的半导体器件的电路基板。
具体实施方式
以下，参照附图对本发明的优选实施例进行说明。
图1到图7是用薄膜载带的制造步骤说明本实施例的半导体器件的制造方法的说明图。特别是在图1到图5中，说明薄膜载带的制造工序的步骤，图6和图7的工序是对用图1到图5的工序制造的薄膜载带和半导体芯片进行键合后的工序，并不一定紧接着图1到图5的工序马上(连续性的)进行。
首先，如图1所示，准备将成为基材的薄膜10。薄膜10是用聚酰亚胺或聚酯等的树脂形成的带状(长条状)薄膜，根据要搭载的半导体芯片(图中未画出来)的大小来决定其宽度。该薄膜10最好采用既具有电绝缘性，同时又具有可挠性的材料。
在该薄膜10上，如图2所示，用例如冲孔加工或激光加工或化学刻蚀加工等众所周知的开孔技术形成链轮孔12和引线孔14。引线孔14，如图6所示，形成于与要搭载的半导体芯片40的电极42对应的区域上。就是说，引线孔14被形成为用于进行连接引线24和电极42之间的键合。
其次，把粘接剂涂敷到薄膜10上，把作为电导通构件的金属箔，例如铜箔16用图中未画出来的热辊子等的加热和加压装置边压紧边粘贴。图3示出了已把铜箔16贴到了薄膜10上后的状态。
接着，采用进行湿法刻蚀的办法，如图4所示，由箔状的铜箔16形成所希望的导电图形20。
导电图形20含有焊盘部分22、连接引线24、电镀引线26、电镀电极28和连接部分29，在导电图形20的步骤中，已变成了全部电导通的状态。焊盘部分22是设有例如焊锡球等的突出电极用以构成外部电极的部分。因此，焊盘部分22若从平面上来看，其表面为平坦状，且具有规定的面积(通常，比连接引线24宽)。另外，焊盘部分22自身也可以形成为凸状，使之预先具有作为突出电极的功能。此外，焊盘部分22即便是半导体器件制造后，也可以如图所示仍为接合区的原来的状态。但是，在这种情况下，在要装配的构件(装配基板)一侧必须设置焊锡等的接合构件。焊盘部分22，在已把半导体芯片搭载到了薄膜载带上的时候(参照图7)，被配置在半导体芯片40区域的内侧，而且在模塑材料36所形成的树脂密封的区域内。
连接引线24的一方的端部被连接到用于形成外部电极的焊盘部分22上，与焊盘部分22形成电导通。另外，与焊盘部分22相比连接引线24形成得细。连接引线24只要能确保可以进行良好的电导通这种程度的宽度就行，如果考虑窄步距，则必然地要变得比焊盘部分22更细。这一情况不仅连接引线24是如此，在位于连接引线24的延长上的连接部分29中也是一样的。此外，连接引线24的另一方的端部，如图4所示，已通过了(跨过了)引线孔14，用位于连接引线24中的该引线孔14内的部位，与半导体芯片40的电极42相连。连接引线24与焊盘部分22一样，被配置于后边要讲的模塑材料36所形成的树脂密封的区域之内(参照图7)。连接引线24，通过把从引线孔14的电镀引线26一侧的边到电镀引线26为止的区间连接起来的连接部分29，与电镀引线26电连。其中，电镀引线26被形成为位于树脂密封区域之外。即，连接部分29被形成为从树脂密封区域内的连接引线24，到树脂密封区域外的电镀引线26为止。各个电镀引线26被形成于带状薄膜10的短边方向上，同时，已连接到电镀电极28上。电镀电极28形成于带状薄膜10的长边方向上。另外，在示于图4的导电图形20的两侧，虽然未画出来，但连续地形成了已连接到电镀电极28上的同样的导电图形。
其次，通过电镀电极28用电镀(电解电镀)的方法，对整个导电图形20施行镀金。另外，作为电镀处理除镀金之外，也可以用锡或焊锡进行电镀处理。只要根据接合等的状况用众所周知的方法即可。接着，如图5所示，对位于连接引线24和电镀引线26之间(就是说引线孔14的电镀引线一侧的边和电镀引线26之间)的连接部分29的至少一部分进行切削，由图4的导电图形20形成布线图形(电路图形)30。进行切削的方法，可以应用众所周知的技术而不管它是机械方法还是化学方法。此外，被切削的该部分即便是不完全冲切，只要例如连接引线24和电镀引线26为电气的非导通状态，即仅仅连接引线24的端部作成为自由端就可以，也可以仅仅使相应的部分(相当的位置的图形)进行半刻蚀等。换句话说，本身为基底的薄膜10也可以不完全地去掉。这样一来，就可得到已形成了规定的电路的长条状的薄膜载带34。此外，在已经形成了布线图形30的状态下，把已与连接部分29中的焊盘部分22电连的一侧，即包括位于引线孔14和孔32之间的布线在内叫做连接引线24。另外，在已经形成了布线图形30的工序以后，在仅仅叫做连接引线的情况下，也包括位于引线孔14和孔32之间的布线。
另外，冲切连接部分29的工序，是在电镀处理工序之后，且在对半导体芯片40的电极42进行的键合工序(参照图6)之前进行。此外，在本实施例中，采用冲切连接部分29的办法来形成孔32。孔32在同图中虽然是细长的矩形的孔，但是并不受限于该形状。形成孔32的一对长边之内的一方，如图7所示，位于树脂密封区域内，另一方则位于树脂密封区域外。这样一来，被冲切的连接部分29的端面就与形成孔32的长边的位置变成为同一个面，其端部就在孔32的内侧露了出来。该已经露了出来的连接部分29的端面被树脂覆盖起来。总起来说，孔32除形成所希望的电路外还被形成为把连接部分29的露出端面覆盖起来。
其次，如图6所示，把薄膜载带34配置于半导体芯片40的上方。说得更详细点，即便是在薄膜载带之内也要使相当于挠性基板的部位在半导体芯片40的上方进行位置对准。在这里，在从薄膜载带34上最终性地脱离开而变成单片半导体器件时，作为基板留下来的部位，相当于挠性基板。
半导体芯片40的电极42被配置为使得面朝着薄膜载带34的引线孔14。所用的半导体芯片的恰当的尺寸，如同图所示，如果是从使半导体芯片端部位于已经超过了形成引线孔的内侧边的位置，到孔32中的引线孔14一侧的边为止的尺寸的话，就不必问其尺寸。此外，要做成为使得在半导体芯片40和薄膜载带34之间形成规定的间隙。这时，要进行定位使得连接引线24配置到半导体芯片40的电极42上边。接着，对多个电极42和多个连接引线24一起或者每次一个地方地进行键合。为了进行键合，理想的是在电极42或连接引线24的任何一方上形成突出电极。
还有，本实施例中的布线图形30的形成位置，在已经把半导体芯片40配置到薄膜载带34上的时候，被设置到半导体芯片相对面的相反一侧的面上。因此，在布线图形30的表面上涂敷阻焊剂之类的树脂，求得绝缘和保护是理想的。另外，还可以做成为使得除想进行电镀的部分之外都先用树脂覆盖起来。这里所说的想进行电镀的部分，具体地说，指的是连接引线或接合区等。这样的话，由于在不要的部分上不涂敷镀层，所以可以节省电镀处理中所用的电镀材料。或者，如果使布线图形30面朝半导体芯片40一侧来配置薄膜载带34的话，则可以省略阻焊剂等的涂敷。
其次，如图7所示，用模塑材料密封半导体芯片40。另外，标号36是模塑材料所处的区域。此外，图8是图7的VIII-VIII线的剖面图。
详细说来，模塑材料36由引线孔14向半导体芯片40和薄膜载带34之间的间隙中注入。这样，模塑材料36将把半导体芯片40的电极42覆盖起来。
此外，用薄膜载带34的孔32填充模塑材料，使得把端部露出来的连接部分29的端面29a(即，连接引线的端部)也覆盖起来。采用进行这样处理的办法，就变成为用树脂把要连接到半导体芯片40上的连接部分29的端面29a(连接引线的端部)覆盖起来而不露出。这样一来，由于可以防止从连接部分29一侧向连接引线24，进而向半导体芯片40的电极进行的腐蚀，所以将提高半导体器件的可靠性。
这样处理之后，当用模塑材料36进行的密封结束后，就在模塑材料36所处的区域的外侧，从成为母体的薄膜载带34上进行切离。在进行切离的情况下，进行一起成型，从薄膜载带34的母体上，冲出已被封装利用的薄膜载带34部分(即，挠性基板部位)。对于冲切位置，可以考虑各个实施形态。例如，若使切断位置在孔32区域内，而且在比树脂密封后的区域还往外的话，则对于布线图形的走线方向(薄膜的长边方向)已经加工，在本次的冲切工序时无须另外再加工。
另一方面，还可在孔32的更外侧，在达不到孔的位置上冲切。这样的话，采用进行冲切使得不切掉孔32的办法，最终的半导体器件的外形就会变得具有直线性。在这种情况下，具有下述优点：在其后的工序中，半导体器件的外形的识别将会变的容易起来。
其次，图9和图10示出了上述实施例的变形例，与图7的局部放大图相对应。
在示于图9的薄膜载带50中，每一个连接部分52分别用圆形的孔54冲切，并从电镀引线56上切断。就是说，该圆形孔具有比连接部分52还宽的直径。对连接部分52冲切的工序，是在电镀处理工序之后且在对半导体芯片的电极进行键合工序之前进行的。选择圆形的理由是考虑到了树脂的流入性和贴紧性。
接着，一直到点划线58的位置为止进行树脂密封，使得用树脂把从圆形孔中露出来的连接部分52的端面覆盖起来。然后，在双点划线59的位置上进行最后的冲切，就得到了半导体器件。结果变成为已经与半导体芯片的电极相连的各个连接引线的端部被树脂完全覆盖起来，这样所得到的半导体器件也具有和上述实施例一样的效果。
此外，在示于图10的薄膜载带60中，每一个连接部分62都分别用长孔64冲切，并从电镀引线66上切断。长孔换句话说就是椭圆形状。接着，一直到点划线68为止进行树脂密封，使得把从长孔64露出来的连接部分62的端面覆盖起来。之后，进行最后的冲切的位置是长孔64的内侧的双点划线69的位置。即，如果进行最终性的冲切，则将变成为把长孔64切掉一块的形状。这样一来，就可以得到半导体器件。此外，在图9和图10中的最终性的冲切位置59、69，并不限于此。这一点将在后边说明。
在图10中，如同图所示，长孔的长径方向设定为与形成封装的外周的边大体上成垂直的方向上，这样的话，连接部分的界面比起图9的例子来位于从封装的外周更为往里的地方。因此，到与外气接触的距离进一步增加，所以可以进一步提高引线的防止腐蚀的效果。此外，如果做成为长孔，还可以扩展与树脂之间的接触区域，更进一步提高树脂与基板之间的粘接强度。这时，由于已经把长孔的长径方向设定在对形成封装的外周的边大体垂直的方向上，所以可以使相邻的连接引线的步距间隔与窄步距相对应。但是，在步距的限制某种程度地减缓的情况下，就无须注意长孔的长径方向，既可以与上述同样地设定在与形成封装的外周的边大体上垂直的方向上，也可以设定与其直行方向(即，与形成封装的外周的边大体上平行的方向)上。
此外，在图9和图10中，采用使树脂密封位置58、68和最终的成型(切断)位置59、69错开来的办法，说得更详细一点的话，采用作为封装来看的时候把切断(冲切)位置设定为树脂密封位置更往外侧的办法，最终的半导体器件的外形将变成为有直线性。这样一来，在其后的工序中，半导体器件的外形识别就将变得容易。此外，在切断工序中，也不必担心对树脂密封部分会造成损伤。
另一方面，也不是说树脂密封位置与切断(冲切)位置必须要错开来，也可以做成为相同。此外，也可以在孔内的树脂位置外侧处且在收容于孔内的位置处进行切断。还有，即便是假定使冲切位置与树脂密封位置变成为相同，也可以冲切成树脂密封部分的最外形直线状而没有必要在孔内重新冲切成树脂引入时的形状。不论怎么样，由于连接到各个连接引线上的各个连接部分的端部，已经形成了孔(圆形孔，长孔等)且已设定于从基板(薄膜载带)的端部引进来的位置上，故结果变成为连接部分端部保持被树脂覆盖起来的状态。
在上述的实施例中，在进行电镀处理时，除电解电镀外，也可以用众所周知的无电解电镀。此外，薄膜本身也不限于象本实施例那样由导电图形、粘接剂、薄膜这3层构成的载带，还可以用由例如从上述构成中去掉粘接剂的2层的载带。
另外，在上述的实施例中虽然用的是在两边上已形成了电极的芯片，但是，在4个边上设有电极的情况下也同样地可以应用，这是不言而喻的。那时，结果将变成为可在载带的4个边上设置矩形的孔。
此外，在本实施例中，虽然说明的是把外部电极向半导体芯片区域的内侧方向引入的所谓的扇入型，但是也可以把扇入型与和其相反的扇出型融合起来应用。在这种情况下，扇入型可以用本例进行而扇出型则可以利用以前的技术进行。
图11示出了已经装配上应用上述实施例制造出来的半导体器件110的电路基板。虽然没有画出详细的图，但是半导体器件110的焊盘部分22和已形成于电路基板100上边的连接部分(例如，接合区)已电连。作为连接构件用了例如众所周知的焊锡，指的是存在于两者(半导体器件110的焊盘部分和电路基板100的连接部分)间并进行连接的焊锡。作为连接构件，除了焊锡外，还可以利用例如各向异性导电粘接剂等的各种连接方法。

Claims (3)

1.一种半导体器件，具备：具有多个电极的半导体芯片；与上述半导体芯片隔以规定距离并重叠的挠性基板；被设置在上述挠性基板上的连接引线；以及位于上述半导体芯片和上述挠性基板之间并对上述半导体芯片的具有上述电极的面进行密封的树脂，
上述连接引线的一个端部被接合到上述半导体芯片的上述电极，上述连接引线的另一个端部被用于与外部的连接，
上述连接引线位于上述一个及另一个端部用上述树脂进行了密封的区域内，其中的某一个端部位于上述半导体芯片的外周附近，并且用上述树脂一直到侧面部分为止完全覆盖起来。
2.按照权利要求1所述的半导体器件，其特征在于：
在上述挠性基板位于上述连接引线中的用上述树脂完全覆盖起来的上述端部所处的部位上，设置圆形和椭圆形状中的任意一种形状的孔。
3.一种电路基板，通过权利要求1或2所述的半导体器件的焊盘电连接并搭载上述半导体器件。
CNB031198171A 1996-10-17 1997-09-29 半导体器件和电路基板 Expired - Fee Related CN1272837C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29753196 1996-10-17
JP297531/1996 1996-10-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN97191451A Division CN1124644C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和薄膜载带

Publications (2)

Publication Number Publication Date
CN1516250A CN1516250A (zh) 2004-07-28
CN1272837C true CN1272837C (zh) 2006-08-30

Family

ID=17847745

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB031198171A Expired - Fee Related CN1272837C (zh) 1996-10-17 1997-09-29 半导体器件和电路基板
CN97191451A Expired - Fee Related CN1124644C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和薄膜载带
CN97191450A Expired - Fee Related CN1126163C (zh) 1996-10-17 1997-10-08 半导体装置和薄膜载带及其制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN97191451A Expired - Fee Related CN1124644C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和薄膜载带
CN97191450A Expired - Fee Related CN1126163C (zh) 1996-10-17 1997-10-08 半导体装置和薄膜载带及其制造方法

Country Status (7)

Country Link
US (4) US6274405B1 (zh)
JP (2) JP3608205B2 (zh)
KR (2) KR100459968B1 (zh)
CN (3) CN1272837C (zh)
AU (2) AU4321997A (zh)
TW (2) TW358231B (zh)
WO (2) WO1998018161A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
US6130110A (en) * 1996-10-22 2000-10-10 Seiko Epson Corporation Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
JP4039298B2 (ja) * 2003-04-08 2008-01-30 株式会社デンソー 樹脂封止型半導体装置およびその製造方法ならびに成形型
DE10318688A1 (de) * 2003-04-24 2004-11-25 W. C. Heraeus Gmbh & Co. Kg Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür
US7496961B2 (en) * 2003-10-15 2009-02-24 Intel Corporation Methods and apparatus to provide network traffic support and physical security support
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
DE102005063272A1 (de) * 2005-12-30 2007-07-05 Robert Bosch Gmbh Flexible Leiterplatte und Kontaktierverfahren
TWI295845B (en) * 2006-02-22 2008-04-11 Advanced Semiconductor Eng Punch type substrate strip
DE102006031344A1 (de) * 2006-07-06 2008-01-10 Epcos Ag Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
US7989266B2 (en) * 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
EP2757583A1 (en) * 2013-01-17 2014-07-23 Funai Electric Co., Ltd. Chip on film, and method of manufacture thereof
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
JP7341942B2 (ja) * 2019-06-21 2023-09-11 旭化成株式会社 包装体及びその製造方法
CN112768368A (zh) * 2021-02-26 2021-05-07 艾极倍特(上海)半导体设备有限公司 一种半导体大功率器件封装设备的制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414676A (en) 1977-07-06 1979-02-03 Hitachi Ltd Carrier tape and electronic parts using it
US5391915A (en) * 1978-11-20 1995-02-21 Hatachi, Ltd. Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
JPS6286737A (ja) 1985-10-11 1987-04-21 Seiko Epson Corp フエイスダウンボンデイング用基板
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US4935312A (en) * 1987-06-25 1990-06-19 Nippon Mining Co., Ltd. Film carrier having tin and indium plated layers
JPH0793485B2 (ja) * 1988-05-16 1995-10-09 カシオ計算機株式会社 Ｉｃユニットの接続方法
JPH03169035A (ja) * 1989-11-28 1991-07-22 Nec Corp フィルムキャリヤーテープ
JP2525354Y2 (ja) 1990-01-31 1997-02-12 株式会社秩父富士 半導体装置
JPH03283440A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 半導体装置
EP0472435B1 (en) * 1990-08-22 1995-11-02 Nec Corporation Carrier for film carrier type semiconductor device
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5521425A (en) * 1990-12-21 1996-05-28 Hewlett-Packard Company Tape automated bonded (TAB) circuit
JPH04260342A (ja) * 1991-02-15 1992-09-16 Hitachi Ltd 半導体集積回路装置
JP2884271B2 (ja) * 1991-06-27 1999-04-19 三井金属鉱業株式会社 両面ｔａｂの製造方法
JP2949969B2 (ja) 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JP2748759B2 (ja) 1992-01-06 1998-05-13 日本電気株式会社 フィルムキャリアテープの製造方法
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
EP1213756A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP2647001B2 (ja) 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH0817865A (ja) 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置
JP3866777B2 (ja) 1994-08-29 2007-01-10 富士通株式会社 半導体装置及びその製造方法
US5892273A (en) * 1994-10-03 1999-04-06 Kabushiki Kaisha Toshiba Semiconductor package integral with semiconductor chip
US5748209A (en) * 1994-10-31 1998-05-05 Hewlett-Packard Company Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US6223429B1 (en) 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
JPH09260585A (ja) 1996-03-25 1997-10-03 Fuji Electric Co Ltd 平型半導体素子
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JP3359824B2 (ja) 1996-10-08 2002-12-24 株式会社三井ハイテック Ｂｇａ型半導体装置の製造方法
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JPH10256318A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100395188B1 (ko) * 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기

Also Published As

Publication number Publication date
TW365694B (en) 1999-08-01
JP3608205B2 (ja) 2005-01-05
WO1998018162A1 (en) 1998-04-30
US20010029062A1 (en) 2001-10-11
JP3584469B2 (ja) 2004-11-04
KR100459968B1 (ko) 2005-04-28
WO1998018161A1 (en) 1998-04-30
CN1516250A (zh) 2004-07-28
AU4471397A (en) 1998-05-15
US6867068B2 (en) 2005-03-15
AU4321997A (en) 1998-05-15
KR19990072172A (ko) 1999-09-27
US6274405B1 (en) 2001-08-14
CN1126163C (zh) 2003-10-29
CN1206494A (zh) 1999-01-27
US6452257B2 (en) 2002-09-17
US20020110943A1 (en) 2002-08-15
KR100496762B1 (ko) 2005-09-30
KR19990072170A (ko) 1999-09-27
CN1124644C (zh) 2003-10-15
TW358231B (en) 1999-05-11
CN1206496A (zh) 1999-01-27
US6262473B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
CN1272837C (zh) 半导体器件和电路基板
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
US6911353B2 (en) Semiconductor device and method of manufacturing same
CN103325779B (zh) 制造微电子封装的方法
US5557150A (en) Overmolded semiconductor package
JP3547704B2 (ja) リードフレーム及び半導体装置
US7932587B2 (en) Singulated semiconductor package
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
US20080199985A1 (en) Leadframe enhancement and method of producing a multi-row semiconductor package
CN1779951A (zh) 半导体器件及其制造方法
CN102479767A (zh) 具有电磁屏蔽的半导体器件封装
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1123469A (zh) 半导体器件
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JP3292723B2 (ja) 半導体パッケージ及びその製造方法
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
CN1197290A (zh) 半导体器件
KR20010110154A (ko) 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
TW202126134A (zh) 具有選擇性模製物的用於鍍覆的封裝製程
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
US10217699B2 (en) Preformed lead frame
US20050104174A1 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and semiconductor device and portable apparatus and electronic apparatus comprising the same
KR20180003042U (ko) 리드 프레임 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20140929

EXPY Termination of patent right or utility model