KR20010110154A - 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 - Google Patents

리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 Download PDF

Info

Publication number
KR20010110154A
KR20010110154A KR1020010030367A KR20010030367A KR20010110154A KR 20010110154 A KR20010110154 A KR 20010110154A KR 1020010030367 A KR1020010030367 A KR 1020010030367A KR 20010030367 A KR20010030367 A KR 20010030367A KR 20010110154 A KR20010110154 A KR 20010110154A
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor device
lead frame
thin portion
thin
Prior art date
Application number
KR1020010030367A
Other languages
English (en)
Inventor
소네마사아키
Original Assignee
구사마 사부로
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구사마 사부로, 세이코 엡슨 가부시키가이샤 filed Critical 구사마 사부로
Publication of KR20010110154A publication Critical patent/KR20010110154A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

다이패드의 이면이 노출되는 구조이면서 신뢰성이 높은 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기를 제공하기 위해서, 반도체 장치는 반도체칩(30)과, 중앙부(18)보다도 얇은 박육부(16)가 단부에 형성되는 다이패드(14)와, 봉지재(42)를 갖고, 다이패드(14)의 박육부(16)의 한쪽 면은 중앙부(18)의 한쪽 면과 일면으로 형성되고, 봉지재(42)는 다이패드(14)에 있어서의 박육부(16) 및 중앙부(18)의 일면으로 된 면을 노출시켜 다이패드(14)의 단부를 봉지한다.

Description

리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기{LEAD FRAME, SEMICONDUCTOR DEVICE AND MANUFACTURING THE SAME, CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE}
본 발명은 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기에 관한 것이다.
리드 프레임의 다이패드의 이면을 노출시킨 형태의 패키지가 알려져 있다. 이 패키지의 제조 공정에서는, 다이패드를 금형에 가압하여 의해 수지의 몰드 공정을 행한다. 그러나, 다이패드와 금형 사이에 수지가 들어가기 때문에, 다이패드의 이면에 버(burr)가 생겨 있었다. 또한, 이 패키지에서는, 다이패드와 수지의 계면이 박리될 우려가 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 그 목적은 다이패드의 이면이 노출되는 구조이면서 신뢰성이 높은 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기를 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
도 1은 본 발명을 적용한 실시예에 따른 리드 프레임을 도시하는 도면,
도 2는 도 1의 Ⅱ-Ⅱ선 단면도,
도 3은 도 1의 Ⅲ-Ⅲ선 단면도,
도 4는 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면,
도 5는 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면,
도 6은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면,
도 7은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면,
도 8은 본 발명을 적용한 실시예에 따른 반도체 장치를 탑재하는 회로 기판을 도시하는 도면,
도 9는 본 발명을 적용한 실시예에 따른 반도체 장치를 갖는 전자기기를 도시하는 도면,
도 10은 본 발명을 적용한 실시예에 따른 반도체 장치를 갖는 전자기기를 도시하는 도면,
도 11은 본 발명을 적용한 실시예의 변형예를 나타내는 도면,
도 12는 본 발명을 적용한 실시예의 변형예를 나타내는 도면.
(1) 본 발명에 따른 리드 프레임은 외부 프레임과 다이패드를 갖는 리드 프레임에 있어서, 상기 다이패드의 단부에는, 중앙부보다도 얇은 박육부가 형성되고, 상기 박육부의 한쪽 면은 상기 중앙부의 한쪽 면과 일면으로 형성되고, 상기 다이패드는 상기 박육부 및 상기 중앙부의 일면으로 된 상기 면이 향하는 방향으로 상기 외부 프레임으로부터 시프트하여 이루어진다.
본 발명에 따르면, 다이패드의 단부에는 박육부가 형성되어 있기 때문에 봉지재를 마련하기 쉽게 되어 있다. 따라서, 몰드 공정에서 다이패드를 틀에 가압하기 쉽다. 그리고, 다이패드와 틀 사이에 봉지재가 들어가지 않아, 버가 생기기 어렵다. 또한, 다이패드의 단부에 박육부를 형성함으로써, 다이패드의 한쪽 면을 노출시켜 봉지재로 봉지하여도, 다이패드의 한쪽 면에서 다른쪽 면에 이르는 거리가 길게 된다. 그리고, 다이패드와 봉지재 계면에 박리가 발생하여도 수분의 침입을 억제할 수 있다.
(2) 이 리드 프레임에 있어서, 상기 다이패드는 서스펜션 핀에 의해서 상기 외부 프레임에 연결되고, 상기 박육부는 상기 다이패드의 단부에 일부를 피하여 형성되며, 상기 서스펜션 핀은 상기 다이패드에 있어서의 상기 박육부를 피한 부분에 연결되어 있어도 좋다.
이에 따르면, 박육부를 피하여, 서스펜션 핀이 다이패드에 연결되어 있으므로, 양자의 연결 부분의 강도가 저하되는 것을 피할 수 있다.
(3) 이 리드 프레임에 있어서, 상기 다이패드의 단부에 단(段)이 형성됨으로써, 상기 박육부가 형성되고, 상기 단을 구성하는 면(面) 중 상기 다이패드의 두께 방향으로 상승하는 단면은 오목면을 이루고 있어도 좋다.
이에 따르면, 오목면에 들어가도록 봉지재를 마련하면, 오목면과 봉지재와의 밀착성이 향상된다.
(4) 본 발명에 따른 반도체 장치는 반도체칩과, 상기 반도체칩이 탑재되어, 단부에 중앙부보다도 얇은 박육부가 형성되는 다이패드와, 상기 반도체칩을 봉지하는 봉지재를 갖되, 상기 다이패드의 상기 박육부의 한쪽 면은 상기 중앙부의 한쪽 면과 일면으로 형성되고, 상기 봉지재는, 상기 다이패드에 있어서의 상기 박육부 및 상기 중앙부의 일면으로 된 상기 면을 노출시켜, 상기 다이패드의 상기 단부를 봉지한다.
본 발명에 따르면, 다이패드의 단부에 박육부가 형성됨으로써 다이패드의 한쪽 면에서 다른쪽 면으로의 거리가 길게 되어, 다이패드와 봉지재의 계면에 박리가 발생하여도, 수분의 침입을 억제할 수 있다. 또한, 다이패드의 단부에는 박육부가 형성되어 있기 때문에 봉지재가 마련되기 쉽게 되어 있다. 따라서, 몰드 공정에서 다이패드를 틀에 가압하기 쉽다. 그리고, 다이패드와 틀 사이에 봉지재가 들어가지 않아, 버가 생기기 어렵다.
(5) 이 반도체 장치에 있어서, 상기 다이패드의 단부에 단이 형성됨으로써 상기 박육부가 형성되고, 상기 다이패드의 상기 단을 구성하는 면 중 상기 다이패드의 두께 방향으로 상승하는 단면은 오목면을 이루고 있어도 좋다.
이에 따르면, 봉지재가 오목면에 들어가기 때문에, 다이패드의 단부와 봉지재의 밀착성이 향상된다.
(6) 이 반도체 장치에 있어서, 상기 다이패드의 상기 봉지재로부터 노출하는 상기 면에, 땜납재가 마련되어 있어도 좋다.
이에 따르면, 다이패드가 노출된 면의 보호를 땜납재에 의해서 도모할 수 있어, 땜납재를 사용하여 다른 부재와 다이패드를 접합하기 쉽게 되어 있다.
(7) 본 발명에 따른 회로 기판은 상기 반도체 장치를 구비한다.
(8) 본 발명에 따른 회로 기판은 상기 반도체 장치를 구비하되, 상기 땜납재에 의해서 상기 다이패드와 접합되는 방열 부재가 마련된다.
이에 따르면, 반도체칩에 발생한 열을, 다이패드와 접합된 방열 부재로부터 발산할 수 있다.
(9) 본 발명에 따른 전자기기는 상기 반도체 장치를 구비한다.
(10) 본 발명에 따른 전자기기는 상기 반도체 장치를 구비하되, 상기 땜납재에 의해서 상기 다이패드와 접합되는 방열 부재가 마련된다.
이에 따르면, 반도체칩에 발생한 열을, 다이패드와 접합된 방열 부재로부터 발산할 수 있다.
(11) 본 발명에 따른 반도체 장치의 제조 방법은 다이패드에 반도체칩이 탑재된 리드 프레임을 틀에 세트하여 실행하는 몰드 공정을 포함하고, 상기 다이패드의 단부에는, 중앙부보다도 얇은 박육부가 형성되며, 상기 박육부의 한쪽 면은 상기 중앙부의 한쪽 면과 일면으로 형성되되, 상기 박육부에 봉지재가 마련됨으로써 상기 다이패드를 상기 틀의 내면에 접촉시켜 상기 몰드 공정을 실행한다.
본 발명에 따르면, 다이패드의 단부에는 박육부가 형성되어 있으므로 봉지재가 마련되기 쉽게 되어 있고, 다이패드에 봉지재를 마련하여 틀에 가압할 수 있다. 따라서, 다이패드와 틀의 사이에 봉지재를 넣지 않고서 몰드 공정을 실행할 수 있다. 이렇게 해서, 다이패드 상에 버가 생기지 않도록 반도체 장치를 제조할 수 있다.
(12) 이 반도체 장치의 제조 방법에 있어서, 상기 몰드 공정 후에, 상기 리드 프레임에 대하여 실행하는 전해 도금 공정을 포함하고, 상기 리드 프레임은 외부 프레임과, 상기 외부 프레임과 상기 다이패드를 연결하는 서스펜션 핀을 갖고, 상기 전해 도금 공정을, 상기 서스펜션 핀을 절단하기 전에 행하여도 좋다.
이것에 의하면, 서스펜션 핀을 이용하여, 외부 프레임과 다이패드의 전기적인 접속을 취하여 전해 도금을 할 수 있다.
(13) 이 반도체 장치의 제조 방법에 있어서, 상기 리드 프레임은 댐바(dambar)에 의해서 연결된 복수의 리드를 갖고, 상기 전해 도금 공정을, 상기 댐바를 절단한 후에 행하여도 좋다.
이것에 의하면, 리드에 있어서의 댐바와의 절단면에도 전해 도금을 실시할수 있다.
이하에, 본 발명이 바람직한 실시예에 대하여 도면을 참조하여 설명한다.
(리드 프레임)
도 1은 본 실시예에 따른 리드 프레임을 도시하는 도면이다. 도 2는 도 1의 Ⅱ-Ⅱ선 단면도이며, 도 3은 도 1의 Ⅲ-Ⅲ선 단면도이다.
리드 프레임(10)은 동(銅)계 또는 철(鐵)계의 판재를 가공하여 형성된다. 그 가공 방법에는, 화학적인 에칭이나, 기계적인 천공이 적용된다. 리드 프레임(10)은 외부 프레임(12)을 갖는다. 외부 프레임(12)은 장방형을 이루고 있는 경우가 많고, 외부 프레임(12)의 형상이 리드 프레임(10)의 외형으로 된다. 외부 프레임(12)에는, 도시하지 않은 지그 구멍을 형성하여, 몰드용의 틀에 마련된 가이드 핀이 들어갈 수 있도록 하는 것이 바람직하다. 이것에 의해, 리드 프레임(10)의 틀에 대한 위치 결정을 간단하게 행할 수 있다.
리드 프레임(10)은 다이패드(14)를 갖는다. 다이패드(14)는 반도체칩(30)(도 4참조) 등의 전자 부품을 탑재하는 부분이며, 직사각형(특히, 정방형)을 이루는 경우가 많다. 본 실시예에서는, 다이패드(14)의 단부에는, 도 2에 도시하는 바와 같이, 박육부(16)가 형성되어 있다. 박육부(16)는 하프 에칭에 의해서 형성할 수 있다. 또한, 판재를, 리드 프레임(10)의 형상으로 가공함과 동시에 하프 에칭하여 박육부(16)를 형성하여도 좋다.
박육부(16)는 다이패드(14)의 중앙부(18)보다도 얇다. 박육부(16)를 형성하는 것에 의해, 다이패드(14)의 단부에, 적어도 하나의 단(도 2에 나타내는 예에서는 하나의 단이 나타내져 있지만 복수의 단을 형성하여도 좋음)이 형성되어 있다.
다이패드(14)의 한쪽 면과 다른쪽 면을 접속하는 면(예컨대, 다이패드(14)의 단부에 형성된 단을 구성하는 면) 중, 다이패드(14)의 두께 방향으로 상승하는 면은, 도 2에 확대하여 도시하는 바와 같이, 오목면을 이루는 것이 바람직하다. 이 형상에 따르면, 오목면에 봉지재가 들어가, 다이패드(14)의 단부와 봉지재(42)(도 4참조)가 밀착하기 쉽다.
박육부(16)의 한쪽 면은 다이패드(14)의 중앙부(18)의 한쪽 면과 일면으로 이루어져 있다. 즉, 다이패드(14)의 단부에서, 한 면에서만 얇게 되어 박육부(16)가 형성되어 있다. 다이패드(14)의 한쪽 면(이면)은 박육부(16)의 면 및 중앙부(18)의 면이 일면으로 형성되어 있다.
다이패드(14)의 다른쪽 면(표면)은 중앙부(18)의 면과, 박육부(16)의 면과, 양자의 면을 접속하는 면(예컨대, 도 2에 도시하는 바와 같이, 다이패드(14)의 두께 방향으로 상승하는 면)으로 형성되어 있다. 박육부(16)와 일면으로 되어 있지 않은 중앙부(18)의 면은, 도 4에 도시하는 바와 같이, 반도체칩(30)의 탑재면이며, 반도체칩(30)보다도 크게 설정되어 있다.
다이패드(14)의 한쪽 면(중앙부(18)의 면 및 박육부(16)의 면이 일면으로 형성된 면)은 다이패드(14)의 다른쪽 면 중 중앙부(18)의 면보다도 크다. 다이패드(14)의 한쪽 면은 전체적으로 평탄면인 것이 바람직하다. 이렇게 하는 것에 의해, 몰드 공정에서, 틀(40)(도 4참조)의 내면에 다이패드(14)의 한쪽 면을 전체적으로 접촉시킬 수 있다.
박육부(16)는 다이패드(14) 단부의 전체에 형성되어 있어도 좋지만, 도 1에 도시하는 바와 같이, 일부를 제외하고 형성되어 있어도 좋다. 도 1에 나타내는 예에서는, 직사각형의 다이패드(14)의 각부를 제외하고, 박육부(16)가 형성되어 있다. 다이패드(14)의 각부는 중앙부(18)와 같은 두께로 되어 있다.
다이패드(14)는 서스펜션 핀(지지봉(tie bar) 또는 서스펜션 리드)(20)에 의해서 외부 프레임(12)과 접속되어 있다. 서스펜션 핀(20)은 박육부(16)를 피하여 다이패드(14)와 접속되어 있는 것이 바람직하다. 이렇게 하는 것에 의해, 다이패드(14)와 서스펜션 핀(20)의 접속부 강도의 저하를 피할 수 있다. 예컨대, 도 1에 도시하는 바와 같이, 직사각형의 다이패드(14)의 각부를 박육부(16)보다도 두껍게(또는 중앙부(18)와 거의 같은 두께로) 형성하여, 이 각부(角部)가 서스펜션 핀(20)과의 접속부로 되어 있어도 좋다.
서스펜션 핀(20)은, 도 3에 도시하는 바와 같이, 굴곡되고, 다이패드(14)에 있어서의 박육부(16)는 외부 프레임(12)으로부터 시프트되어 있다. 상세하게는, 다이패드(14)는 박육부(16) 및 중앙부(18)가 일면으로 된 면이 향하는 방향으로, 외부 프레임(12)으로부터 시프트하고 있다. 또한, 다이패드(14)는 다운 세트되어 있다. 즉, 다이패드(14)에 있어서의 외부 프레임(12)으로부터 시프트된 방향과는 반대측의 면이 반도체칩(30)의 탑재면이다. 또는, 다이패드(14)에 있어서의 박육부(16) 및 중앙부(18)가 일면으로 된 면과는, 반대측의 면이, 반도체칩(30)의 탑재면이다. 또는, 다이패드(14)에 있어서의 박육부(16)를 형성하기 위해서 제거된 한면이 반도체칩(30)의 탑재면이다. 또, 본 실시예에서는, 도 4에 도시하는 바와 같이, 반도체칩(30)의 패드(도시하지 않음)보다도 리드(22)의 위치가 높게 되도록, 다이패드(14)의 위치가 설정되어 있다.
리드 프레임(10)은 복수의 리드(22)를 갖는다. 리드(22)는 외부 프레임(12)으로부터 다이패드(14)를 향하여 연장하여 마련되어 있다. 리드(22)는 상세하게는, 내측 리드(24) 및 외측 리드(26)를 포함한다. 내측 리드(24)는, 반도체 장치에 있어서, 봉지재(42)(도 8참조)로 봉지되는 부분이며, 외측 리드(26)는 봉지재(42)로부터 인출된 부분으로서 외부와의 전기적인 접속에 사용되는 부분이다.
외측 리드(26)는 직사각형의 다이패드(14)의 각 변에 대하여 직각으로, 외부 프레임(12)으로부터 연장하고 있다. 내측 리드(24)는 외측 리드(26)로부터 다이패드(14)의 중앙부를 향해서 경사하여 연장되고 있다. 인접하는 리드(22)끼리는, 댐바(28)에 의해서 연결되어 있다. 상세하게는, 댐바(28)는 인접하는 외측 리드(26)끼리에 있어서의 내측 리드(24)에 가까운 부분을 연결하고 있다.
본 실시예의 리드 프레임(10)에는, 상술한 구성 외에, 주지의 리드 프레임의 구성이 적용되고 있다.
(반도체 장치의 제조 방법)
도 4 내지 도 7은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면이다.
먼저, 상술한 리드 프레임(10)을 준비하여, 다이패드(14)에 반도체칩(30)을 고정한다(다이 본딩 공정). 예컨대, 다이패드(14)와 반도체칩(30)을 접착제(32)로 접착한다. 접착제(32)로서, 열경화성 수지를 이용하여도 좋지만, 열전도율이 높은 재료, 예컨대 금속 페이스트(은 페이스트 등)를 이용하여도 좋다. 또, 다이 본딩 공정의 전에, 도 3에 도시하는 바와 같이, 서스펜션 핀(20)을 구부려 두어도 좋고, 다이 본딩 공정의 후에, 서스펜션 핀(20)을 구부려도 좋다.
다음에, 와이어 접합 공정을 실행한다. 예컨대, 반도체칩(30)의 패드(도시하지 않음)와 내측 리드(24)에 와이어(34)를 접합한다. 이 공정에는, 주지의 와이어 본딩을 사용할 수 있다. 단, 본 실시예에서는, 반도체칩(30)의 패드보다도 내측 리드(24)가 높은 위치에 설정되어 있으므로, 이것에 대응하여 와이어(34)의 루프 높이 등을 조정한다.
다음에, 몰딩 공정을 행한다. 상세하게는, 도 4에 도시하는 바와 같이, 몰드용의 틀(예컨대, 금형)(40)에, 반도체칩(30)이 탑재된 리드 프레임(10)을 세트한다. 틀(40)은 상틀(36) 및 하틀(38)을 포함한다. 다이패드(14)가 하틀(38)의 내면에 접촉하도록, 리드 프레임(10)을 세트한다. 그리고, 반도체칩(30), 와이어(34) 및 내측 리드(24)를 봉지재(몰드 수지)(42)로 봉지한다. 봉지재(42)로서, 열경화성 수지를 이용하는 경우가 많다.
본 실시예에서는, 다이패드(14)의 단부에 박육부(16)가 형성되어 있다. 박육부(16) 및 중앙부(18)의 면이 일면으로 된 쪽이 하틀(38)에 접촉되고, 얇게 깎인 쪽이 봉지재(42)에 의해 봉지된다. 따라서, 박육부(16)에 봉지재(42)가 마련되기쉽기 때문에, 다이패드(14)와 하틀(38) 사이에 봉지재(42)가 들어가기 어렵다. 그 결과, 다이패드(14) 상에 버가 생기기 어렵다.
도 5는 봉지재(42)를 경화시켜 틀(40)로부터 취출한 리드 프레임(10)을 도시하는 도면이다. 또, 도 5에 나타내는 리드 프레임(10)은, 도 1에 나타내는 리드 프레임(10)의 이면에서 본 상태를 나타내고 있다. 도 5에 도시하는 바와 같이, 다이패드(14)의 한쪽 면은 봉지재(42)로부터 노출되어 있다. 이 상태에서, 리드(22)의 표면에 버가 발생하고 있으면, 버 제거 공정을 실행한다.
다음에, 도 6에 도시하는 바와 같이, 제 1 트리밍 공정을 실행한다. 즉, 리드(22)를 연결하고 있는 댐바(28)를 절단한다. 댐바(28)를 절단해 둠으로써, 다음 전해 도금 공정에서, 댐바(28)의 절단면에도 도금을 실시할 수 있다. 본 실시예에서는, 이 시점에서는, 아직 서스펜션 핀(20)을 절단하지 않는다.
그리고, 전해 도금 공정을 실행한다. 즉, 리드 프레임(10)의 봉지재(42)로부터 노출한 부분에, 땜납재(예컨대, 땜납(solder))나 주석 등의 금속 피막을 형성한다. 예컨대, 복수의 외측 리드(26)는 외부 프레임(12)과 연결되어 있고, 외부 프레임(12)을 거쳐서 전기적으로 접속되어 있기 때문에 전해 도금이 가능하다. 또한, 다이패드(14)는 서스펜션 핀(20)에 의해서 외부 프레임(12)과 연결되어 있고, 서스펜션 핀(20)을 거쳐서 전기적으로 접속되기 때문에 전해 도금이 가능하게 되어 있다. 이렇게 해서, 금속 피막을 형성하는 것에 의해 내식성이 향상된다. 또한, 땜납 등의 땜납재의 도금을 실시하면, 외측 리드(26)와 배선 패턴의 접합이나, 다이패드(14)와 방열 부재(54)(도 8참조)의 접합을 용이하게 실행할 수 있다.
다음에, 도 7에 도시하는 바와 같이, 제 2 트리밍 공정을 실행한다. 즉, 외측 리드(26)를 외부 프레임(12)으로부터 절단하여, 서스펜션 핀(20)을 제거한다. 계속해서, 포밍 공정을 실행한다. 즉, 외측 리드(26)를 회로 기판에 실장하기 쉬운 형태로 구부린다. 제 2 트리밍 공정 및 포밍 공정은 동시에 행하여도 좋다.
그리고, 필요하면, 마킹 공정을 실행하여, 검사 공정 등을 행한다. 이상의 공정을 거쳐 반도체 장치를 제조할 수 있다.
(반도체 장치·회로 기판)
도 8은 본 발명을 적용한 실시예에 따른 반도체 장치를 도시하는 도면이다. 본 실시예에 따른 반도체 장치는 반도체칩(30)과, 다이패드(14)와, 봉지재(42)를 갖는다. 다이패드(14)의 한쪽 면은 봉지재(42)로부터 노출되어 있다.
본 실시예에서는, 다이패드(14)의 단부에, 박육부(16)를 형성한 것에 의해 단이 형성되어, 봉지재(42)로부터의 노출면으로부터 반도체칩(30)까지의 거리가 길게 되어 있다. 따라서, 외부로부터의 수분의 침입을 억제하여, 내크랙성을 향상시킬 수 있다.
또한, 다이패드(14)에 있어서의 두께 방향으로 상승하는 면이, 도 2에 확대하여 도시하는 바와 같이, 오목면을 이루기 때문에, 오목면에 봉지재가 들어가, 다이패드(14)의 단부와 봉지재(42)(도 4 참조)가 밀착되고 있다. 따라서, 봉지재(42)가 수축하여 변형하여도, 다이패드(14)와 봉지재(42)의 계면에 극간이 발생하기 어려우므로, 크랙이 생기기 어렵다.
도 8에 있어서, 반도체 장치는 회로 기판(50)에 실장되어 있다. 회로 기판(50)에는, 예컨대 유리 에폭시 기판 등의 유기계 기판을 이용하는 것이 일반적이다. 회로 기판(50)에는, 예컨대 동 등으로 이루어지는 배선 패턴(52)이 소망하는 회로로 되도록 형성되어 있고, 배선 패턴(52)과 반도체 장치의 외측 리드(26)가 접합되어 있다. 또한, 회로 기판(50)에는, 방열 부재(히트 스플리터)(54)가 마련되어 있고, 방열 부재(54)는 반도체 장치의 다이패드(14)의 노출면과 접합되어 있다. 이렇게 하는 것에 의해, 반도체칩(30)에 생긴 열을, 다이패드(14)를 통해서 방열 부재(54)로부터 발산시킬 수 있다. 본 실시예에 따른 반도체 장치의 그 밖의 구성은 상술한 리드 프레임(10) 및 반도체 장치의 제조 방법에 대하여 설명한 대로이다.
그리고, 본 발명을 적용한 반도체 장치를 갖는 전자기기로서, 도 9에는 노트북형 퍼스널 컴퓨터(100), 도 10에는 휴대 전화(200)가 도시되어 있다.
본 발명은 상술한 실시예에 한정되는 것이 아니라, 여러 가지의 변형이 가능하다. 예컨대, 도 11에 도시하는 바와 같이, 다이패드(64)의 단면을 경사면으로 하는 것에 의해 박육부를 형성하여도 좋다. 또는, 도 12에 도시하는 바와 같이, 다이패드(74)의 단면을 오목면으로 하는 것에 의해 박육부를 형성하여도 좋다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (13)

  1. 외부 프레임과 다이패드를 갖는 리드 프레임에 있어서,
    상기 다이패드의 단부에는, 중앙부보다도 얇은 박육부가 형성되고,
    상기 박육부의 한쪽 면은 상기 중앙부의 한쪽 면과 일면으로 형성되고,
    상기 다이패드는 상기 박육부 및 상기 중앙부의 일면으로 형성된 상기 면이 향하는 방향으로 상기 외부 프레임으로부터 시프트하여 이루어지는
    리드 프레임.
  2. 제 1 항에 있어서,
    상기 다이패드는 서스펜션 핀에 의해서 상기 외부 프레임에 연결되고,
    상기 박육부는 상기 다이패드의 단부에 일부를 피하여 형성되며,
    상기 서스펜션 핀은 상기 다이패드에 있어서의 상기 박육부를 피한 부분에 연결되어 이루어지는
    리드 프레임.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 다이패드의 단부에 단(段)이 형성되는 것에 의해, 상기 박육부가 형성되고,
    상기 단을 구성하는 면 중 상기 다이패드의 두께 방향으로 상승하는 단면은 오목면을 이루는
    리드 프레임.
  4. 반도체칩과,
    상기 반도체칩이 탑재되어, 단부에 중앙부보다도 얇은 박육부가 형성되는 다이패드와,
    상기 반도체칩을 봉지하는 봉지재를 갖되,
    상기 다이패드의 상기 박육부의 한쪽 면은, 상기 중앙부의 한쪽 면과 일면으로 형성되고,
    상기 봉지재는 상기 다이패드에 있어서의 상기 박육부 및 상기 중앙부의 일면으로 형성된 상기 면을 노출시켜, 상기 다이패드의 상기 단부를 봉지하는
    반도체 장치.
  5. 제 4 항에 있어서,
    상기 다이패드의 단부에 단이 형성되는 것에 의해 상기 박육부가 형성되고,
    상기 다이패드의 상기 단을 구성하는 면 중 상기 다이패드의 두께 방향으로상승하는 단면은 오목면을 이루는
    반도체 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 다이패드의 상기 봉지재로부터 노출되는 상기 면에, 땜납재가 마련되어 이루어지는 반도체 장치.
  7. 청구항 4 내지 청구항 6 중 어느 한 항에 기재된 반도체 장치를 구비하는 회로 기판.
  8. 청구항 6 기재의 반도체 장치를 구비하는 회로 기판에 있어서,
    상기 땜납재에 의해서 상기 다이패드와 접합되는 방열 부재가 마련되어 이루어지는 회로 기판.
  9. 청구항 4 내지 청구항 6 중 어느 한 항에 기재된 반도체 장치를 구비하는 전자기기.
  10. 청구항 6 기재의 반도체 장치를 구비하는 전자기기에 있어서,
    상기 땜납재에 의해서 상기 다이패드와 접합되는 방열 부재가 마련되어 이루어지는 전자기기.
  11. 다이패드에 반도체칩이 탑재된 리드 프레임을 틀에 세트하여 실행하는 몰드 공정을 포함하되,
    상기 다이패드의 단부에는, 중앙부보다도 얇은 박육부가 형성되고,
    상기 박육부의 한쪽 면은, 상기 중앙부의 한쪽 면과 일면으로 형성되며,
    상기 박육부에 봉지재를 마련하여 상기 다이패드를 상기 틀의 내면에 접촉시켜 상기 몰드 공정을 행하는
    반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 몰드 공정 후에, 상기 리드 프레임에 대하여 실행하는 전해 도금 공정을 포함하고,
    상기 리드 프레임은 외부 프레임과, 상기 외부 프레임과 상기 다이패드를 연결하는 서스펜션 핀을 갖고,
    상기 전해 도금 공정을, 상기 서스펜션 핀을 절단하기 전에 실행하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 리드 프레임은, 댐바(dambar)에 의해서 연결된 복수의 리드를 갖고,
    상기 전해 도금 공정을, 상기 댐바를 절단한 후에 실행하는
    반도체 장치의 제조 방법.
KR1020010030367A 2000-06-01 2001-05-31 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 KR20010110154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000164674A JP3664045B2 (ja) 2000-06-01 2000-06-01 半導体装置の製造方法
JP2000-164674 2000-06-01

Publications (1)

Publication Number Publication Date
KR20010110154A true KR20010110154A (ko) 2001-12-12

Family

ID=18668261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010030367A KR20010110154A (ko) 2000-06-01 2001-05-31 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기

Country Status (5)

Country Link
US (1) US6608369B2 (ko)
JP (1) JP3664045B2 (ko)
KR (1) KR20010110154A (ko)
CN (1) CN1191629C (ko)
TW (1) TW571402B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378792B1 (ko) * 2006-01-05 2014-03-27 페어차일드 세미컨덕터 코포레이션 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6710432B1 (en) * 2001-11-02 2004-03-23 National Semiconductor Corporation Integrated circuit package with low inductance ground path and improved thermal capability
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
GB2392778A (en) * 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US20050248028A1 (en) * 2004-05-05 2005-11-10 Cheng-Yen Huang Chip-packaging with bonding options connected to a package substrate
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7612437B2 (en) * 2007-01-23 2009-11-03 Texas Instruments Incorporated Thermally enhanced single inline package (SIP)
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
JP5112972B2 (ja) * 2008-06-30 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
JP5569097B2 (ja) * 2010-03-29 2014-08-13 富士通セミコンダクター株式会社 半導体装置及びリードフレーム
JP6027945B2 (ja) * 2013-06-05 2016-11-16 株式会社デンソー 電子制御装置
JP6521194B2 (ja) * 2016-12-28 2019-05-29 東洋紡株式会社 樹脂成形物、および樹脂成形物の製造方法
WO2022138200A1 (ja) * 2020-12-23 2022-06-30 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496366A (en) * 1978-01-17 1979-07-30 Toshiba Corp Semiconductor device
JPS58173248U (ja) * 1982-05-17 1983-11-19 株式会社東芝 半導体装置用リ−ドフレ−ム
JPH04114455A (ja) 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
JPH05226545A (ja) * 1992-01-28 1993-09-03 Nec Corp 半導体装置用リードフレーム
US5252783A (en) 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0677358A (ja) 1992-08-28 1994-03-18 Mitsubishi Electric Corp 超薄形面実装形パッケージ
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JP2851791B2 (ja) * 1994-05-20 1999-01-27 日鉄セミコンダクター株式会社 リードフレーム及びそれを用いた半導体装置の製造方法
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
US5594234A (en) 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP2737714B2 (ja) 1995-08-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
JPH0992757A (ja) 1995-09-21 1997-04-04 Sony Corp 半導体装置
KR100500919B1 (ko) 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH1174439A (ja) * 1997-08-28 1999-03-16 Sharp Corp 樹脂モールドパッケージ
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP2000003981A (ja) * 1998-06-12 2000-01-07 Hitachi Ltd 半導体装置およびその製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378792B1 (ko) * 2006-01-05 2014-03-27 페어차일드 세미컨덕터 코포레이션 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법

Also Published As

Publication number Publication date
CN1327265A (zh) 2001-12-19
US6608369B2 (en) 2003-08-19
JP2001345414A (ja) 2001-12-14
JP3664045B2 (ja) 2005-06-22
US20020017706A1 (en) 2002-02-14
CN1191629C (zh) 2005-03-02
TW571402B (en) 2004-01-11

Similar Documents

Publication Publication Date Title
CN213583700U (zh) 半导体器件
US6861734B2 (en) Resin-molded semiconductor device
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JP3664045B2 (ja) 半導体装置の製造方法
CN1571151A (zh) 双规引线框
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
US6617200B2 (en) System and method for fabricating a semiconductor device
US6891254B2 (en) Semiconductor device with protrusions
JPH02129951A (ja) 半導体装置の製造方法
JP2651427B2 (ja) 半導体装置の製造方法
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
KR200159861Y1 (ko) 반도체 패키지
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JPH0450749B2 (ko)
JP2002164497A (ja) 半導体装置およびその製造方法
JPH0322700B2 (ko)
JPH0992767A (ja) 複合リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application