JP2737714B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2737714B2
JP2737714B2 JP7221877A JP22187795A JP2737714B2 JP 2737714 B2 JP2737714 B2 JP 2737714B2 JP 7221877 A JP7221877 A JP 7221877A JP 22187795 A JP22187795 A JP 22187795A JP 2737714 B2 JP2737714 B2 JP 2737714B2
Authority
JP
Japan
Prior art keywords
resin
island
semiconductor device
lead
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7221877A
Other languages
English (en)
Other versions
JPH0964243A (ja
Inventor
健一 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7221877A priority Critical patent/JP2737714B2/ja
Publication of JPH0964243A publication Critical patent/JPH0964243A/ja
Application granted granted Critical
Publication of JP2737714B2 publication Critical patent/JP2737714B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置製造方
法に係わり、特に薄型パッケージ構造の半導体装置
造方法に関する。
【0002】
【従来の技術】図4に従来の薄型パッケージ構造の半導
体装置を示す。同図において(A)は吊りピンに金属ア
イランドが接続する部分の断面図、(B)はリードに半
導体チップが電気的接続する部分の断面図である。
【0003】金属の吊りピン24Aから連続的に形成さ
れた金属アイランド23を下方向に下げておき、金属ア
イランド23の下面(裏面)を封止樹脂部5から露出さ
せており、半導体チップ1は金属アイランド23の上面
にマウント材22により固着されて搭載され、半導体チ
ップ1の電極パッドとリード24とがボンディングワイ
ヤー6により電気的に接続されている。
【0004】このような構造により、金属アイランド下
に封止樹脂が存在しないからその厚さの分だけ全体の薄
膜化が図られ、かつ、金属アイランド23とリード24
とに段差を設けることで、ボンディングワイヤー6の低
ループボンディングを容易にしている。
【0005】図5に、特開平2−126655号公報に
開示されている、従来の樹脂アイランドの半導体装置を
示す。同図において(A)はリードの先端に樹脂アイラ
ンドが接続して形成された状態のリードフレームの平面
図、(B)は封止樹脂部で封止した後の断面図である。
【0006】リードフレーム38のリード34の先端に
樹脂アイランド33を固着している。この樹脂アイラン
ド33の上面とリード34の上面とは同一平面であり、
樹脂アイランド33の上面に半導体チップ1が固着さ
れ、半導体チップ1の電極パッドとリード34とがボン
ディングワイヤー6により電気的に接続され、封止樹脂
部5で封止されている。このようにこの従来技術では、
リード34の先端を包囲しここに接触して樹脂アイラン
ド33が形成されている。
【0007】
【発明が解決しようとする課題】図4に示す薄型半導体
装置では、IR(赤外線)リフローにより実装を行った
場合、半導体装置を構成する物質の中で比較的密着力の
弱い部分、特に金属アイランド23と封止樹脂部5との
界面に剥離25を生じ易い。すなわち半導体装置に熱ス
トレスが加わることにより構成材間の熱膨張差が大き
く、構成材間の密着性が低い封止樹脂部5と金属アイラ
ンド23との間で剥離が発生し易くなる。そしてこの剥
離25の界面から半導体装置内部に水分が浸入し、ワイ
ヤー6を切断する等の事故を発生し半導体装置の信頼性
が低下するという問題点があった。また、リード逆曲げ
品は図で下面すなわち金属アイランド23の露出する面
に捺印する必要があるが、この場合、封止樹脂部の上面
に捺印する他の半導体装置と同一捺印設備が使用できな
いという問題点もあった。
【0008】図5に示す半導体装置では、アイランドを
樹脂アイランド33としたから封止樹脂部5との密着性
が改善されるという効果を有するが、その構造上の制約
から樹脂アイランド33とリード34とが同一平面に位
置するため、ワイヤー6を低ループでボンディングする
ことができない等のために薄型化に対応できる構造とな
っていないという問題点があった。また、樹脂アイラン
ド33がリード34の先端を包囲して接触しているた
め、半導体チップ1をアイランド固着するダイボンディ
ングの際に、アイランドを光学的に位置認識して半導体
チップを固着する装置において、樹脂アイランド33に
含まれるリード34の反射によりアイランドサイズおよ
び位置の認識が困難となり、正常な位置に半導体チップ
1を固着できないという問題点があった。さらにワイヤ
ー6をボンディングする時に、リード34が樹脂アイラ
ンド33と接触しているためにリード34が所定の温度
に設定しにくくワイヤーボンディングが安定しないとい
う問題点があった。
【0009】したがって本発明の目的は、アイランドと
封止樹脂部との界面に剥離を生じることを抑制し、封止
樹脂部面への捺印と同一の捺印設備で捺印することが可
能で、薄型化に対応でき、ダイボンディングの際にアイ
ランドの認識を容易にし、かつ安定なワイヤーボンディ
ングを可能にする半導体装置製造方法を提供すること
である。
【0010】
【課題を解決するための手段】本発明の特徴は、半導体
チップを搭載するアイランドと、前記アイランドを支持
する吊りピンと、前記半導体チップとボンディングワイ
ヤーにより電気的に接続されるリードと、封止樹脂部と
有し、前記アイランドは前記リードと離間した樹脂製
の樹脂アイランドであり、かつ前記吊りピンの一端を下
方に下げることで前記樹脂アイランドの下面を前記封止
樹脂部から露出させた構造を備えた半導体装置の製造方
法において、前記吊りピンを下方に下げる加工と前記樹
脂アイランドを形成する樹脂成形とを同一の金型で行う
半導体装置の製造方法にある。
【0011】
【0012】このように本発明では、アイランドが樹脂
で形成されているから封止樹脂部との熱膨張差が小にな
りアイランドと封止樹脂部との界面に剥離を生じること
が抑制され、かつ封止樹脂部面への捺印と同一の捺印設
備で捺印することが可能となる。また、樹脂アイランド
の下面が封止樹脂から露出しているから薄型化に対応で
きる。さらに、樹脂アイランドがリード先端と分離して
いるから、ダイボンディングの際にアイランドの認識を
容易にし、かつ樹脂アイランドの熱容量の影響を受けな
いでリードを定常状態の所定の温度に設定して安定なワ
イヤーボンディングを行なうことができる。
【0013】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
【0014】図1は本発明の実施の形態により得られた
半導体装置を示す図であり、(A)は封止樹脂の上部を
除去して示した平面図、(B)は(A)のB−B部を拡
大して示した断面図であり、(C)は(A)のC−C部
を拡大して示した断面図である。
【0015】金属板から構成されたリードフレームから
多数のリード4および一対の吊りピン4Aが得られてい
る。リード4は水平に延在しているが、吊りピン4Aは
プレス加工部9で下方向にプレス加工が施され、その先
端に、例えばポリイミド系樹脂あるいはエポキシ系樹脂
から成る樹脂アイランド3が接続形成されている。しか
し樹脂アイランド3はリード4から離間している。ま
た、樹脂アイランド3にマウント材2を介して半導体チ
ップ1がダイボンディングにより固着され、半導体チッ
プ1の電極パッドとリード4とがボンディングワイヤー
6により電気的に接続され、全体を、例えばエポキシ系
樹脂による封止樹脂部5で封止されている。そして吊り
ピン4Aの下方向への加工により、樹脂アイランド3の
下面(裏面)が封止樹脂部5から露出している。
【0016】このように吊りピン4Aの先端に樹脂アイ
ランド3が接続形成されており、この樹脂アイランド3
の端とリード4との先端は少なくとも0.5mm以上の
間隔があり、樹脂アイランド3を成形する際にリード4
の先端を傷つけないようにし、かつワイヤーボンディン
グを安定に行うようになっている。
【0017】図2に実施の形態の半導体装置の製造方法
を示す。
【0018】図2(A)は、樹脂アイランド3を封止す
る前のリードフレームを示す平面図であり、従来のリー
ドフレームに対し、アイランド部を除去した構造となっ
ており、アイランド部以外のリード4および吊りピン4
Aをリードフレーム本体8から従来と同様に製造するこ
とができる。アイランドを下方に下げるための吊りピン
4Aのプレス加工は、この工程では行なわなくてもよ
い。
【0019】次に図2(B)に示すように、リードフレ
ーム8を樹脂アイランドを形成するための金型に装着す
る。この金型は上金型11Aおよび下金型11Bから構
成されその間にゲート部11Cを有する。
【0020】リードフレームを上下金型間に載置しプレ
スする時に同時に吊りピン4Aを下方向にプレス加工
し、溶融樹脂をゲート部11Cから噴出し、硬化させて
吊りピン4Aの先端に接続する樹脂アイランド3を成形
形成する。
【0021】このようにプレス加工部9と樹脂アイラン
ド3を同一の金型で同時に形成するために、プレス加工
部9の形状すなわち吊りピン4Aの成形形状とのズレが
なく位置精度の高い樹脂アイランド3が形成できる。
【0022】その後、樹脂アイランド3の上面上に半導
体チップ1を固着搭載し、半導体チップ1の電極パッド
(ボンディングパッド)とリード4とをワイヤー6でボ
ンディング接続する。この際に、樹脂アイランド3とリ
ード4とに段差があるので、低ループボンディングが可
能である。またリード4に樹脂アイランド3が接続して
いないから、ワイヤーボンディング時の加熱が安定とな
る。
【0023】次に図2(C)に示すように、上金型12
Aおよび下金型12Bから構成されその間にゲート部1
2Cを有する封入金型により樹脂封止を行う。この際、
封入下金型12Bの樹脂アイランド3が接する部分に吸
着用の穴12Dを開けでおき、樹脂アイランド3を真空
吸着しながらゲート12Cからエポキシ系の溶融樹脂を
導入し硬化させることにより得られた封止樹脂部5によ
り樹脂封止を行うことで安定して樹脂アイランド3を露
出させて封止を実施することができる。
【0024】その後、封入金型より取り出して、リード
4の切断成形等を実施し、樹脂アイランド3の露出する
面に捺印をすることで本発明の第1の実施の形態の半導
体装置が完成する。
【0025】図3は本発明に関係のある技術の半導体装
置を示す図であり、(A)は吊りピンに樹脂アイランド
が接続する部分の断面図、(B)はリードに半導体チッ
プが電気的接続する部分の断面図である。すなわち図3
(A)は図1(A)のB−B部に対応し、図3(B)は
図1(A)のC−C部に対応している。
【0026】この図3では一対の吊りピン4Bにプレス
加工は施さずに多数のリード4と同じ高さレベルでリー
ド4と同様に水平方向に延在している。
【0027】そしてリード4から離間している厚い樹脂
アイランド13が吊りピン4Bの先端に固着されてい
る。樹脂アイランド13には半導体チップ1の厚さと同
じかそれ以上の深さの凹部13Aが形成されており、こ
の凹部13A内に半導体チップが載置されマウント材2
により固着されている。すなわち樹脂アイランド13の
形状を半導体チップ1を囲い込むような形に成形し、か
つ、樹脂アイランド13の掘り込み部の深さを半導体チ
ップ1の厚さ以上にすることにより低ループワイヤリン
グを行った場合でも、ワイヤー6が半導体チップ1のエ
ッジと接触することがなくなる。これにより従来以上に
低ループが可能となり、半導体チップ1の上面の樹脂厚
を削減することが出来、薄膜化が実現できる。またこの
実施の形態でも樹脂アイランド13の下面(裏面)が露
出する構造となっておりその下に封止樹脂が存在しない
から薄型の半導体装置となる。
【0028】
【発明の効果】以上説明したように本発明は、樹脂アイ
ランドを有し、その下面(裏面)を封止樹脂より露出し
た薄型パッケージ構造にし、かつ樹脂アイランドと封入
樹脂とが互いに密着性の良い組合せを採用することによ
って、IRリフロー時に金属と樹脂が剥離して水分が浸
入することを防止することができる。すなわちピーク温
度240℃でIRリフロー後に超音波探傷装置(SA
T)にて構成材の界面の剥離を調査した場合、本発明の
半導体装置は金属アイランドの半導体装置と比較し上記
剥離が大幅に低減されていることがわかる。また、樹脂
アイランドの形状を工夫することにより、薄型パッケー
ジでの懸念事項であったワイヤーと半導体チップとのエ
ッジタッチが発生しない低ループボンディングが実現で
きる。さらにリードの逆曲げ品においても、パッケージ
裏面(下面)が樹脂であるから、封止樹脂パッケージ表
面(上面)への捺印と同一の捺印装置の同一条件で作業
が可能であり、信頼性が高く、他の樹脂封止半導体装置
の組立ラインのほとんどが共用可能な薄型パッケージが
得られるという効果を有する。さらに、樹脂アイランド
がリード先端と分離しているから、ダイボンディングの
際にアイランドの認識を容易にし、かつ樹脂アイランド
の熱容量の影響を受けないでリードを定常状態の所定の
温度に設定して安定なワイヤーボンディングを行なうこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態により得られた半導体装置
を示す図であり、(A)は封止樹脂の上部を除去して示
した平面図、(B)は(A)のB−B部を拡大して示し
た断面図、(C)は(A)のC−C部を拡大して示した
断面図である。
【図2】本発明の実施の形態の半導体装置の製造方法を
工程順に示す図であり、(A)はリードフレームの平面
図、(B)は樹脂アイランド形成工程の断面図、(C)
は封止樹脂形成工程の断面図である。
【図3】本発明に関係のある技術の半導体装置を示す図
であり、(A)は吊りピンに樹脂アイランドが接続する
部分の断面図、(B)はリードに半導体チップを電気的
接続する部分の断面図である。
【図4】従来技術の半導体装置を示す図であり、(A)
は吊りピンに金属アイランドが接続する部分の断面図、
(B)はリードに半導体チップを電気的接続する部分の
断面図である。
【図5】他の従来技術の半導体装置を示す図であり、
(A)はリードの先端に樹脂アイランドが接続して形成
された状態のリードフレームの平面図、(B)は封止樹
脂で封止した後の断面図である。
【符号の説明】
1 半導体チップ 2,22 マウント材 3,13,33 樹脂アイランド 4,24,34 リード 4A,4B,24A 吊りピン 5 封止樹脂 6 ワイヤー 8,38 リードフレーム 9 プレス加工部 11A,12A 上金型 11B,12B 下金型 11C,12C ゲート部 13A 樹脂アイランドの凹部 23 金属アイランド 25 剥離

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップを搭載するアイランドと、
    前記アイランドを支持する吊りピンと、前記半導体チッ
    プとボンディングワイヤーにより電気的に接続されるリ
    ードと、封止樹脂部とを有し、前記アイランドは前記リ
    ードと離間した樹脂製の樹脂アイランドであり、かつ前
    記吊りピンの一端を下方に下げることで前記樹脂アイラ
    ンドの下面を前記封止樹脂部から露出させた構造を備え
    た半導体装置の製造方法において、前記吊りピンを下方
    に下げる加工と前記樹脂アイランドを形成する樹脂成形
    とを同一の金型で行うことを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 溶融樹脂をゲート部から噴出させ、硬化
    させることにより前記樹脂成形を行うことを特徴とする
    請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記吊りピンを下方に下げる加工と前記
    樹脂アイランドを形成する樹脂成形とを同一の金型で行
    った後、封止下金型に前記樹脂アイランドを真空吸着さ
    せながら樹脂封止を行うことを特徴とする請求項1記載
    の半導体装置の製造方法。
JP7221877A 1995-08-30 1995-08-30 半導体装置の製造方法 Expired - Lifetime JP2737714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7221877A JP2737714B2 (ja) 1995-08-30 1995-08-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7221877A JP2737714B2 (ja) 1995-08-30 1995-08-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0964243A JPH0964243A (ja) 1997-03-07
JP2737714B2 true JP2737714B2 (ja) 1998-04-08

Family

ID=16773589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7221877A Expired - Lifetime JP2737714B2 (ja) 1995-08-30 1995-08-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2737714B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664045B2 (ja) 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126655A (ja) * 1988-11-05 1990-05-15 Seiko Epson Corp 半導体装置
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH0964243A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5891758A (en) Semiconductor device and method for manufacturing semiconductor device
US5256598A (en) Shrink accommodating lead frame
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0455341B2 (ja)
JPH10512399A (ja) 半導体チップを少なくとも1つの接触面と電気的に接続する方法
JP2737714B2 (ja) 半導体装置の製造方法
JP4118353B2 (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
JP3384762B2 (ja) 半導体装置の製造方法
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPH01241831A (ja) 半導体集積回路装置の樹脂封止方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP2661152B2 (ja) Icカード用モジュールの製造方法
JPS6050346B2 (ja) 半導体装置の製造方法
JP2007081232A (ja) 半導体装置の製造方法
JPH09312373A (ja) リードフレームのインナーリード先端構造及びその加工方法
JP2582534B2 (ja) 半導体装置の製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH07240441A (ja) 半導体装置のボンディング方法
JP2656762B2 (ja) 半導体装置およびその製造方法
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JP2564595B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209