JP2001185671A - 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法 - Google Patents

半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法

Info

Publication number
JP2001185671A
JP2001185671A JP36393499A JP36393499A JP2001185671A JP 2001185671 A JP2001185671 A JP 2001185671A JP 36393499 A JP36393499 A JP 36393499A JP 36393499 A JP36393499 A JP 36393499A JP 2001185671 A JP2001185671 A JP 2001185671A
Authority
JP
Japan
Prior art keywords
inner lead
manufacturing
semiconductor device
lead frame
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36393499A
Other languages
English (en)
Inventor
Masahiro Kimura
政広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP36393499A priority Critical patent/JP2001185671A/ja
Publication of JP2001185671A publication Critical patent/JP2001185671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【課題】 高集積化に伴う多ピン化にもかかわらず、イ
ンナーリードのワイヤボンディングに接合不具合が生じ
難い半導体装置の製造方法を得る。 【解決手段】 インナーリード3の先端部3aにおける
ウインドクランパ9にて押圧される側とは反対面側に突
出する突起3bを設けて先端部3aを他の部分よりも厚
く形成し、ダイパッド2に搭載した半導体チップ1とイ
ンナーリード3とをボンディングワイヤ4で接続するに
際し、先端部3aをプラテン10にウインドクランパ9
で均等かつ安定に押圧固定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ダイパッド上に
ボンディングされた半導体チップの電極と、インナーリ
ードの先端部とをワイヤボンディング装置でワイヤボン
ディングする半導体装置の製造方法及び該半導体装置の
製造に用いられるリードフレームの製造方法に関するも
のである。
【0002】
【従来の技術】従来のこの種の半導体装置の製造方法
は、ダイパッド上に半導体チップが載置固定されたリー
ドフレームをワイヤボンド装置のプラテン上に載置し、
前記半導体チップの電極と、前記リードフレームのイン
ナーリードの先端近傍とをワイヤボンドするに際し、前
記インナーリードの前記ワイヤボンドされる領域よりも
外側の所定位置を、ワイヤボンディングツールが出入り
する窓を有するウインドクランパで押え、前記ワイヤボ
ンドを行っていた。即ち、前記インナーリードにおける
前記ワイヤボンディングされる位置よりも後退した位置
をウインドクランパで押圧固定していた。
【0003】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のような製造工程を有するので、ワイヤボ
ンディング時に、複数のインナーリードの先端部の全て
をワイヤボンド装置のプラテンに対して密着させること
が困難であり、前記インナーリードに対するワイヤボン
ドの接合強度が不足したものが発生する問題があった。
また、半導体装置の高集積化に伴う多ピン化により前記
インナーリードが極細化され、前記インナーリードの先
端部を前記プラテンに密着させることが益々困難とな
り、結果的に、前記インナーリードに対する前記ワイヤ
ボンドの接合強度が益々不足する問題があった。
【0004】この発明は、以上のような問題を解決する
ためになされたもので、インナーリードの先端の、ワイ
ヤボンド装置のプラテンに対する密着度を高め、前記イ
ンナーリードに対するワイヤボンドの接合強度を高める
半導体装置の製造方法及び該半導体装置の製造に用いら
れるリードフレームの製造方法を得ることを目的とす
る。
【0005】
【課題を解決するための手段】第1の発明に係る半導体
装置の製造方法は、ダイパッド上にボンディングされた
半導体チップの電極と、インナーリードとをワイヤボン
ディング装置でワイヤボンディングする半導体装置の製
造方法において、前記インナーリードの前記ボンディン
グする位置若しくはその近傍の裏面側に突出した突起を
設け、該突起を前記ワイヤボンディング装置のプラテン
に当接させた状態で、前記インナーリードに対する前記
ワイヤボンディングを行う方法である。
【0006】第2の発明に係るリードフレームの製造方
法は、リードフレームを支持すると共に、該リードフレ
ームのインナーリードの裏面と対向する位置に凹所を有
する下金型と対をなす上金型で前記リードフレームを加
圧し、前記凹所を利用して前記リードフレームを塑性変
形させ、前記インナーリードの先端から所定距離後退し
た位置に突起を形成する方法である。
【0007】
【発明の実施の形態】実施の形態1.この発明の実施の
形態1を図1乃至図3により説明する。図1は半導体装
置の断面図である。図において、1は半導体チップであ
りその表面上に電極1aが形成されている。2は半導体
チップ1を載置固定するダイパッド、3はインナーリー
ドであり、その先端部3aに突起3bが形成され、突起
3bの先端面3cには凹凸が形成されている。4はイン
ナーリード3と半導体チップ1の電極1aとにボンディ
ングされたボンディングワイヤ、5は半導体チップ1、
ダイパッド2、インナーリード3及びボンディングワイ
ヤ4を封止した樹脂パッケージ、6はインナーリード3
と一体をなし、樹脂パッケージ5から露出配設されたア
ウターリードである。なお、ダイパッド2、インナーリ
ード3及びアウターリード6等でリードフレームが構成
されていることは周知の通りである。
【0008】次に、図1で説明した半導体装置の製造方
法について、図2、図3に基づいて説明する。まず、イ
ンナーリード3の突起3bの形成方法について図2によ
り説明する。図において、7はインナーリード3の突起
3bを形成するための凹部7aが形成された下金型、8
は下金型7と対をなす上金型である。リードフレームが
スタンピングフレームの場合はプレス金型の形状及びプ
レス条件を調整すると共に、前記リードフレームをその
受け冶具である下金型7の上に載置し、下金型7と対を
なす上金型8でリードフレームを押圧して凹部7aに突
起3bが配設されるように前記リードフレームを塑性変
形させることでインナーリード3の先端縁よりも前記所
定距離だけ後退した位置に突起3bを形成するものであ
る。
【0009】上述の如く、プレス加工により突起3bを
形成するに際して、インナーリード3における突起3b
の形成位置の両側を下金型7で支持することができるの
で、突起3bを塑性変形により突出させる加工が極めて
安定し、容易となる。なお、突起3bの先端面3cの凹
凸は下金型7の凹部7aの底面に形成されている凹凸を
転写することにより形成する。
【0010】次に、半導体チップ1の電極1bとインナ
ーリード3の先端部3aとの間をボンディングワイヤ4
により接続するワイヤボンディング方法について図3に
より説明する。図において、9はワイヤボンディングツ
ール(図示せず)が出入りする窓9aを有するウインド
クランパ、10はワイヤボンド装置のプラテンで、半導
体チップ1の電極1bとインナーリード3の先端部3a
とをボンディングワイヤ4でワイヤボンディングにより
接続するのに先立ち、リードフレームを支持すると共
に、インナーリード3の先端より所定寸法後退した位置
をウインドクランパ9でプラテン10の表面上に押圧す
る。その後、前記ワイヤボンディングツールが窓7aの
内側でワイヤボンディング動作をすることでワイヤボン
ディングが行われる。
【0011】上述の如く、先端部3aには、ワイヤボン
ディング時にウインドクランパ9にて押圧される側とは
反対の主面側に突出する突起3bが形成しているので、
即ち、インナーリード3の先端部3aを、先端部3aを
除くその他の部分よりも厚く形成しているので、そし
て、先端面3cには滑り難くすべく凹凸を形成している
ので、ウインドクランパ9による押圧により、並列に存
在する複数のインナーリード3の先端部3aの全てをプ
ラテン10の表面に確実に接触させることができる。
【0012】なお、図1乃至図3に示したインナーリー
ド3の先端部3aの裏面側における突起3bの形成はプ
レス加工に限定される必要はなく、エッチングや絞り加
工等によっても形成できる。
【0013】また、図4Aから図4Cはインナーリード
3の突起3bの変形例を示すもので、実施の形態1に例
示した突起3bに限定されるものではない。
【0014】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に示すような効果を奏する。
【0015】インナーリードにおけるボンディングワイ
ヤのボンディング位置若しくはその近傍の裏面側に突出
した突起を設け、該突起をプラテンに当接させた状態
で、前記インナーリードにワイヤボンディングを行うよ
うにしたので、該ワイヤボンディング時に前記インナー
リードのボンディング位置をプラテンに確実に接触で
き、従来例に比し前記ワイヤボンディングの接合強度の
高い半導体装置の製造方法が得られる効果がある。
【0016】また、前記突起を前記インナーリードの先
端より所定距離だけ後退した位置に形成するようにした
ので、前記突起を形成するとき、前記インナーリードの
先端部位裏面側を受け冶具で確実に支持することがで
き、前記突起の形成加工を極めて安定した状態で容易に
行え、加工性に優れた半導体装置の製造方法が得られる
効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1としての半導体装置
の断面図である。
【図2】 図1に示した半導体装置のインナーリードに
突起を形成する方法の説明図である。
【図3】 図1に示した半導体装置のワイヤボンディン
グ作業方法の説明図である。
【図4】 図1に示した半導体装置におけるインナーリ
ードの突起の変形例を示す断面図である。
【符号の説明】
1 半導体チップ、2 ダイパッド、3 インナーリー
ド、3b 突起、5 樹脂パッケージ、7 下金型、7
a 凹部、8 上金型、9 ウインドクランパ、9a
窓、10 プラテン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッド上にボンディングされた半導
    体チップの電極と、インナーリードとをワイヤボンディ
    ング装置でワイヤボンディングする半導体装置の製造方
    法において、前記インナーリードの前記ボンディングす
    る位置若しくはその近傍の裏面側に突出した突起を設
    け、該突起を前記ワイヤボンディング装置のプラテンに
    当接させた状態で、前記インナーリードに対する前記ワ
    イヤボンディングを行うことを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 リードフレームを支持すると共に、該リ
    ードフレームのインナーリードの裏面と対向する位置に
    凹所を有する下金型と対をなす上金型で前記リードフレ
    ームを加圧し、前記凹所を利用して前記リードフレーム
    を塑性変形させ、前記インナーリードの先端から所定距
    離後退した位置に突起を形成することを特徴とするリー
    ドフレームの製造方法。
JP36393499A 1999-12-22 1999-12-22 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法 Pending JP2001185671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36393499A JP2001185671A (ja) 1999-12-22 1999-12-22 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36393499A JP2001185671A (ja) 1999-12-22 1999-12-22 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2001185671A true JP2001185671A (ja) 2001-07-06

Family

ID=18480561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36393499A Pending JP2001185671A (ja) 1999-12-22 1999-12-22 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2001185671A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004605A (ja) * 2011-10-05 2012-01-05 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JPWO2011064817A1 (ja) * 2009-11-26 2013-04-11 パナソニック株式会社 半導体装置とその製造方法
JP2013175795A (ja) * 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法
JP2014033061A (ja) * 2012-08-03 2014-02-20 Mitsui High Tec Inc リードフレーム
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011064817A1 (ja) * 2009-11-26 2013-04-11 パナソニック株式会社 半導体装置とその製造方法
JP5566296B2 (ja) * 2009-11-26 2014-08-06 パナソニック株式会社 半導体装置の製造方法
JP2012004605A (ja) * 2011-10-05 2012-01-05 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2014033061A (ja) * 2012-08-03 2014-02-20 Mitsui High Tec Inc リードフレーム
JP2013175795A (ja) * 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2972096B2 (ja) 樹脂封止型半導体装置
US6454158B1 (en) Wire bonding apparatus and wire bonding method of semiconductor device
US20090001608A1 (en) Semiconductor device and wire bonding method
JP3425089B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JPH10329461A (ja) 半導体装置及びその製造方法
JP3384762B2 (ja) 半導体装置の製造方法
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JP2737714B2 (ja) 半導体装置の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JP3128976B2 (ja) 半導体装置の製造方法
JPS63107152A (ja) 樹脂封止型電子部品
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
JPH09312373A (ja) リードフレームのインナーリード先端構造及びその加工方法
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JPH09289276A (ja) リードフレームおよびそれを用いた半導体装置
JP2582534B2 (ja) 半導体装置の製造方法
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
JPH03125466A (ja) リードフレーム用溝成形加工法
JP2002057265A (ja) 半導体装置およびその製造方法
JPH1154684A (ja) 半導体装置の製造方法
JP2002299352A (ja) 半導体装置の製造方法
JPH06120287A (ja) リードフレームを用いた半導体装置とその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060228