JPH10329461A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10329461A
JPH10329461A JP13998697A JP13998697A JPH10329461A JP H10329461 A JPH10329461 A JP H10329461A JP 13998697 A JP13998697 A JP 13998697A JP 13998697 A JP13998697 A JP 13998697A JP H10329461 A JPH10329461 A JP H10329461A
Authority
JP
Japan
Prior art keywords
sealing
lead frame
resin
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13998697A
Other languages
English (en)
Inventor
Masanobu Ikeno
正伸 池野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP13998697A priority Critical patent/JPH10329461A/ja
Publication of JPH10329461A publication Critical patent/JPH10329461A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】リードフレームの主面側で樹脂封止を行ってパ
ッケージを形成する際、樹脂剥離の防止と、フレーム裏
面への薄ばりの発生を防止することにある。 【解決手段】リードフレーム１の各リード外周端の一部
にフック形状の凸部を形成し、上方に折り曲げたアンカ
ー部２を有する。このアンカー部２が封止樹脂６と噛み
合い、フレーム１と樹脂６との接合強度を向上させる。
また、パッケージ外周よりも内側部分に、各リードの型
締め穴７を形成することにより、樹脂封止の際、各リー
ドを型締めし、封止金型に密着させることができるの
で、フレーム１の樹脂封止反対面への薄ばりの発生を防
止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にリードフレーム構造を改良し、製
造性を高める半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置は小型化，薄型化が益
々進み、特に現在実用化されつつあるＩＣカードなどに
搭載される半導体装置においては、きわめて薄型に形成
することが必要とされている。以下の説明では、このよ
うなＩＣカード用半導体装置を例にとって説明する。
【０００３】図６（ａ），（ｂ）はそれぞれ従来の一般
的なＩＣカード用半導体装置の断面図及びその外部接続
端子側から見た裏面図である。図６（ａ），（ｂ）に示
すように、かかるＩＣカード用半導体装置は、リードフ
レーム１上に接着剤４を介して半導体素子３を搭載し、
金属線５で電気的接続を行なった後、金型などにより封
止樹脂６で全体を封止してパッケージを形成している。
この半導体装置は、リードフレーム１の一面を外部接続
用端子〔図６（ｂ）の斜線部分〕として用いるため、封
止樹脂６は半導体素子３の搭載面のみを封止し、端子面
すなわち裏面はパッケージより露出させている。また、
この端子の内、枠部１３が外部接続用端子コンタクトエ
リアとなる。なお、このパッケージに関する寸法は、国
際標準化機構（ＩＳＯ）により、図示（単位はｍｍ）し
たように、規格化されている。
【０００４】しかし、このリードフレーム１の一面のみ
を樹脂封止する構造では、リードフレーム１と封止樹脂
６との接合強度が弱く、樹脂剥離を生じ易いという欠陥
がある。このため、従来、このような樹脂剥離の発生を
防止するために、両者の接合強度を強くする各種の構造
や方法が採られている。
【０００５】図７は図６（ａ），（ｂ）における半導体
装置を改良した一部分の断面図である。図７に示すよう
に、この半導体装置は、封止樹脂６で被われるリードフ
レーム１の孔内周面に突起部１４を設け、封止樹脂６に
対するアンカーの働きをさせることにより、リードフレ
ーム１との接合強度を向上させたものである。このよう
な構造は、例えば特開昭５８−１４３５５７号公報の図
２、特開昭６０−２４２６５０号公報の図２、あるいは
特開昭６３−７８５５８号公報の図５およびそれらの関
連説明などを参照すれば、明らかである。
【０００６】図８（ａ）〜（ｂ）はそれぞれ従来の他の
例を説明するための半導体装置の２つの裏面図及び断面
図である。図８（ａ）〜（ｂ）に示すように、封止樹脂
６と接合するリードフレーム１の外周端に内部幅が入口
幅より大きな凹部１５を設けたり、あるいは先端幅が根
元幅より大きな凸部１６を設けることにより、前述した
図７の例と同様に、接合強度を向上させたものも知られ
ている。このような構造は、例えば特開平２−１０２０
９８号公報の図３、特開昭６３−２９９６０号公報の図
２などを参照すれば、明らかである。
【０００７】図９（ａ），（ｂ）はそれぞれ従来のまた
別の例を説明するための半導体装置の断面図及びその平
面概略図である。図９（ａ），（ｂ）に示すように、こ
の例では、リードフレーム１の半導体素子３の搭載部に
凸型ディンプル部１６を形成し、しかも搭載部の凹部底
面を上面側と共に封止樹脂６で封止することにより、リ
ードフレーム１と封止樹脂６との接合強度を強くしたた
ものである。このような例は、実開昭６４−３５７５５
号公報の図１や特開平１−２１０３９４号公報の図５等
でも知られている。
【０００８】図１０は従来の別の例を説明するための半
導体装置の断面図である。図１０に示すように、この例
はリードフレーム１の半導体素子３の搭載面において、
金属線５による接続部を除く大部分に絶縁性樹脂からな
る接着樹脂層１７をスクリーン印刷により塗布した後、
封止樹脂６で封止したものである。この接着樹脂層１７
を介して封止樹脂６をリードフレーム１に密着形成する
ことにより、接着強度を一層強化することができる。こ
のような例は、特開平２−６２２９７号公報の図２から
も明らかである。
【０００９】また、図１１（ａ）〜（ｄ）はそれぞれ従
来の他の例を説明するための半導体装置に使用するリー
ドフレームの平面図とそのＢ−Ｂ線断面図，Ｃ−Ｃ線断
面図ならびにそのリードフレームを用いた半導体装置の
断面図である。図１１（ａ）〜（ｄ）に示すように、こ
の例はリードフレーム１の半導体素子３の搭載部に切り
込み部を形成し、その切り込み部を裏面側に凸形となる
ような切り起こし部１８を設けたことにあり、この切り
起こし部１８が封止樹脂６に食い込むように密着する。
なお、図１１（ｂ），（ｃ）はそれぞれ図１１（ａ）に
おけるリードフレーム１のＢ−Ｂ線断面およびＣ−Ｃ線
断面を表わしている。このような例は、特開平３−２８
４８６６号公報の図１等で知られている。
【００１０】以上はリードフレーム１と封止樹脂６との
接合強度を強化するという観点からの技術であるが、こ
の他の問題として、樹脂封止の際、リードフレーム１の
外部接続用端子部コンタクトエリア１３（図６）まで封
止樹脂６がにじみ出すという問題がある。この封止樹脂
６のにじみ出しによる薄ばりが発生すると、接触不良が
発生したり、後工程でこの薄ばりを除去しなければなら
ず、このような薄ばりの発生防止技術も幾つか用いられ
ている。
【００１１】図１２は従来の半導体装置の製造における
リードフレームを型締めした金型断面図である。図１２
に示すように、従来の製造装置は、半導体素子３を搭載
したリードフレーム１のうち、パッケージを形成する部
分の外周より突出したリードフレーム１を上下の封止用
上部金型８と封止用下部金型１０で型締めすることによ
り、樹脂のにじみ出しを防止したものである。その際、
より一層確実に型締めを行うために、かかる製造装置で
は、封止金型８，１０のリード締め部に開孔部を形成
し、その開孔部にそこより所定の高さだけ突出する弗素
ゴムやシリコンゴム等からなる耐熱単性体１９を埋設し
たものがある。この耐熱単性体１９を埋設した金型によ
り型締めを行ったとき、開孔部より突出した耐熱単性体
１９の部分が変形し、封止金型８，１０がリードフレー
ム１と密着するので、薄ばりの発生を防止することがで
きる。このような例は、特開昭５８−１１００４８号公
報の図３や特開昭６０−６５５５１号公報の図４などで
明らかである。
【００１２】図１３（ａ）〜（ｄ）はそれぞれ従来の別
の半導体装置の製造方法を説明するための工程順に示し
た半導体装置の断面図である。まず、図１３（ａ），
（ｂ）に示すように、金属薄板２０の一面に、絶縁性接
着樹脂層１７を介して搭載した半導体素子３や金属線５
からなる半導体回路を構成する。ついで、図１３（ｃ）
に示すように、この半導体回路を被うように封止樹脂６
を金型により封止し、パッケージを形成する。このと
き、金属薄板２０はリードフレーム形状ではないので、
リード間などの隙間は無く、封止樹脂６は金属薄板２０
の反対面ににじみ出すことは無い。そして、図１３
（ｄ）に示すように、樹脂封止後、金属薄板２０の一部
２１をエッチング処理にて除去し、所望する形状の外部
接続用端子を形成する。
【００１３】図１４は従来の半導体装置のまた別の製造
方法におけるリードフレームを型締めした金型断面図で
ある。図１４に示すように、この例も封止用上部金型８
と封止用下部金型１０でリードフレーム１を型締めする
が、これら封止金型のうちの封止用下部金型１０はリー
ドフレーム１と接触する部分に連通穴２２を形成し、こ
の連通穴２２を介し外部よりリードフレーム１を負圧吸
引するものである。すなわち、封止用下部金型１０へリ
ードフレーム１を密着させ、その下面への樹脂のにじみ
出しを防止している。このような例は、特開平３−４２
８４５号公報の図１などで明らかである。
【００１４】図１５は従来のさらに他の例を説明するた
めの半導体装置の断面図である。図１５に示すように、
この従来例はリードフレーム１における半導体素子３の
搭載部の裏面側及び金属線５が接続される各リードの裏
面側の隙間部に接する外周線寄りに溝部２３を形成した
ものである。この溝部２３の形成により、封止樹脂がリ
ードフレーム１の裏面ににじみ出しても、溝部２３に蓄
えられるので、リードフレーム裏面全面への樹脂のにじ
み出しを防止することができる。このような例は、特開
平７−１５６５８１号公報の図６などより明らかであ
る。
【００１５】
【発明が解決しようとする課題】上述した従来の半導体
装置、特に超薄型のパッケージであり、しかもリードフ
レームの片面のみを樹脂封止すると共に、その反対面を
露出した構造とする半導体装置及びその製造方法では、
リードフレームと樹脂の接合強度が弱く、樹脂剥離を発
生するという欠点がある。これは、製造上品質不良とな
り、歩留りの低下をもたらす。
【００１６】その理由は、ＩＣカード用半導体装置を例
にとると、図７のような構造および方法を採用したとし
ても、リードフレームの厚さは、図６（ａ）に示すよう
に、０．１１ｍｍときわめて薄く、したがって孔内周面
に形成しうる突出部の厚さは０．０５ｍｍ程度である。
この突出部は、確かに封止樹脂に食い込み、多少のアン
カーの働きをするものの、０．０５ｍｍ程度の食い込み
量では、樹脂の物理的強度が弱く、リードフレームと封
止樹脂との充分な接合強度は得られないからである。
【００１７】また、図８（ａ），（ｂ）のような構造あ
るいは方法を採用したとすると、リードフレームの凹部
または凸部が封止樹脂に対し部分的にアンカーの役割を
果すことができる。しかしながら、この場合の接合強度
が向上する方向は、図８（ｃ）における左右方向のみで
あり、下向き方向への接合強度は弱いままである。
【００１８】また、図９（ａ），（ｂ）のような構造あ
るいは方法を採用した場合も、パッケージの厚さは、図
６（ａ）に示すように、０．６２ｍｍであり、使用する
リードフレームの厚さは０．１１ｍｍ、接着剤を含む半
導体素子の厚さは０．３ｍｍ．金属線の高さは０．１５
ｍｍ程度が実現しうる最低寸法であるため、リードフレ
ームを凸形に加工するディンプル量はほとんど得られな
い。また、逆に凹形に加工することによるディンプル量
は０．２〜０．３ｍｍ程度得ることができ、接合強度を
多少向上させることができるが、この場合には、リード
部がパッケージに埋設される構造になり、外部接続用端
子部コンタクトエリアを得ることが不可能になってしま
う。
【００１９】さらに、図１１（ａ）〜（ｄ）に示す構造
あるいは方法を採用したときには、リードフレームの半
導体素子搭載部にのみ切り起しを形成しており、リード
部には切り起しを形成していないため、リード部の封止
樹脂との接合強度は何ら向上することはない。しかも、
切り起しの方向が半導体素子の搭載側とは反対方向であ
るため、リードフレームをパッケージより露出させ、図
６（ｂ）のような外部接続用端子部コンタクトエリアを
得ることができない。
【００２０】次に、上述した従来の半導体装置及びその
製造方法、特にリードフレームの片面のみを樹脂封止
し、反対面をパッケージより露出させて外部接続用端子
とする構造の半導体装置及びその製造方法においては、
樹脂封止の際に各リード間の隙間部より樹脂がリードフ
レームの反対面ににじみ出し、図６（ｂ）に示す外部接
続用コンタクトエリアまで達してしまうという欠点があ
る。すなわち、樹脂がこの外部接続用端子部に付着する
と、電気的に絶縁され、接触不良を引き起こしてしま
う。
【００２１】その理由は、前述の図１２でも説明したよ
うに、リードフレームに対し、上下の封止金型で型締め
する部分がパッケージ外周より外側部だけであることに
起因している。例えば、リードフレームに反りなどの歪
みがあるときは、型締めされないパッケージ内側のフレ
ーム部分が上下の封止金型に密着せず、このため樹脂が
リードフレームの下側ににじみ出るからである。
【００２２】また、前述の図１４で述べたような方法を
採用する場合には、下側金型に負圧吸引用の連通穴を形
成することになるが、この負圧吸引用の連通穴は各リー
ド毎に対応して形成する必要があり、しかも樹脂かすな
どの塵芥により目詰りを発生し易いという問題がある。
この連通穴は、たとえ１個でも目詰りした場合、完全な
封止効果を得られなくなる。さらに、金型全体として
は、連通穴が多数個存在し、その導通状態の維持管理に
は、多くの工数等を必要とする。
【００２３】また、前述の図１５で述べたような半導体
装置及びその製造方法を採用するときは、リードフレー
ムに溝部を形成するため、図１２の場合と同様に、リー
ドフレームを上下の封止金型に密着させることができな
い。そして、封止金型で樹脂をキャビティ内に圧入する
際、そのキャビティ内に隙間なく樹脂を充填するため、
にじみ出した樹脂は溝部に蓄えられるだけでなく、封止
金型に密着していないリードフレーム部分の全てににじ
み出てしまう。
【００２４】次に、上述した従来の半導体装置及びその
製造方法においては、フレーム，樹脂の接合強度の向上
と、樹脂のにじみ出しによる薄ばりの防止とを同時に解
決するためには、製造コストが高くなるという欠点があ
る。
【００２５】その理由は、接合強度を向上させるため
に、前述した図１０のような構造としたときには、リー
ドフレームの形成時に接着樹脂層のスクリーン印刷及び
加熱硬化という工程を追加しなければならず、工程増が
必至である。
【００２６】また、樹脂のにじみ出しによる薄ばりの防
止を実現させるために、前述した図１３（ａ）〜（ｄ）
の如き構造及び製造方法を採用したときには、すでに所
望する外部接続用端子形状にスタンピング加工したリー
ドフレームを使用することになる。その場合には、樹脂
封止後に金属薄板の一部をエッチング加工により除去
し、外部接続用端子形状を得ることになるが、このよう
な方法では、製造工程が複雑化するだけでなく、その加
工コストも高価になってしまう。
【００２７】本発明の目的は、リードフレームと封止樹
脂の接合強度を向上させ、樹脂剥離を防止するとととも
に、外部接続用端子部への樹脂のにじみ出しや付着を防
止し、製品の品質向上，信頼性向上，低価格化を実現す
ることのできる半導体装置及びその製造方法を提供する
ことにある。
【００２８】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームの主面に半導体素子を搭載し樹脂封止し
てパッケージを形成するとともに、前記リードフレーム
の反対面を露出させる半導体装置において、前記半導体
素子を搭載するアイランドおよび前記アイランドの周囲
に形成される複数のリードのそれぞれの外周端部の一部
に且つ封止する樹脂と接触する位置に形成した凸型フッ
ク形状のアンカー部を有し、前記アンカー部を前記リー
ドフレームの主面側に折り曲げて構成される。
【００２９】また、本発明の半導体装置における凸型フ
ック形状のアンカー部は、Ｔ字型あるいは凸部の根元よ
り先端が無くなった台形状をして形成することができ
る。
【００３０】また、本発明の半導体装置は、リードフレ
ームの主面に半導体素子を搭載し樹脂封止してパッケー
ジにするとともに、前記リードフレームの反対面を露出
させる半導体装置において、前記半導体素子を搭載する
アイランドおよび前記アイランドの周囲に設けた複数の
リードのそれぞれの外周端部の一部に且つ封止する樹脂
と接触する位置に凸型フック形状のアンカー部を備え、
前記アンカー部を前記リードフレームの主面側斜め上方
に折り曲げるとともに、前記樹脂で形成される前記パッ
ケージの上面に封止金型の型締め穴を形成して構成され
る。
【００３１】さらに、本発明の半導体装置の製造方法
は、半導体素子を搭載するリードフレームにアンカー部
を備える半導体装置の製造方法において、前記リードフ
レームのアイランドおよび前記アイランドの周囲に設け
る複数のリードのそれぞれの外周端部の一部に凸型フッ
ク形状のアンカー部を形成する工程と、前記凸型フック
形状のアンカー部を上方に曲げ加工する工程と、前記半
導体素子に金属線を接続する工程と、前記半導体素子を
前記リードフレームとともに樹脂封止してパッケージを
形成する際、前記パッケージの外周よりも内側の樹脂封
止部の前記リードを封止金型で型締めしながら樹脂封止
する工程とを含んで構成される。
【００３２】また、本発明の半導体装置の製造方法にお
けるこの封止金型は、複数のリード型締め部を形成した
封止用上部金型と、半導体素子を搭載したリードフレー
ムを載置する封止用下部金型とで形成される。
【００３３】また、本発明の半導体装置の製造方法にお
けるこの封止用上部金型の複数のリード型締め部は、そ
れぞれ下方に形成され、封止用上部金型と封止用下部金
型によりリードフレームを固定したとき、複数のリード
型締め部が各リードを押圧しながら樹脂封止を行うよう
に形成される。
【００３４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００３５】図１（ａ），（ｂ）はそれぞれ本発明の一
実施の形態を説明するための半導体装置の断面図及びそ
の外観図である。図１（ａ），（ｂ）に示すように、こ
の実施の形態では、アイランドを含むリードフレーム１
と、このリードフレーム１の主面のアイランドに搭載す
る半導体素子３と、半導体素子３の上面に被着したパッ
ドおよびリードフレーム１の各リード間をボンディング
接続する金属線５とを備え、これらを封止樹脂６により
パッケージとしたものである。そのとき、リードフレー
ム１の反対面は露出されている。
【００３６】このような半導体装置において、本実施の
形態では、半導体素子３を搭載するリードフレーム１の
アイランドおよびこのアイランドの周囲に形成される複
数のリードのそれぞれの外周端部の一部に、しかも封止
する樹脂６と接触する位置に、フック形状の凸部を設
け、この凸部を上方向に曲げ加工したアンカー部２を形
成したものである。
【００３７】このリードフレーム１のアイランドに接着
剤４を介して半導体素子３を搭載し、金属線５により各
リード部と接続する。その後、半導体素子搭載面のみを
封止樹脂６により封止するが、このとき封止樹脂６はア
ンカー部２に食い込むので、リードフレーム１と物理的
に強固に噛み合う構造となり、接合強度が著しく向上
し、リードフレーム１からの樹脂剥離を防止することが
できる。
【００３８】また、この半導体装置は、樹脂封止の際に
パッケージ外周よりも内側に各リードを型締めするため
のリード型締め穴７を形成することになる。
【００３９】すなわち、封止樹脂６は各リード間にも充
填される。しかるに、従来のように、リードフレーム１
と封止金型が密着せずに隙間がある場合は、樹脂６がに
じみ出し薄ばりを発生させていたが、本実施の形態のよ
うに、型締めにより各リードが封止金型に確実に密着す
ると、樹脂６のにじみ出しによる薄ばりは発生すること
が無くなる。なお、半導体装置（パッケージ）としての
外観上は、リード型締め穴７が残存するが、構造的，品
質的には何ら問題はなく、むしろ樹脂を削減した分、軽
量化され且つ安価に製造することができる。
【００４０】図２（ａ），（ｂ）はそれぞれ図１に用い
るリードフレームの平面図およびそのアンカー部分の拡
大図である。図２（ａ），（ｂ）に示すように、本実施
の形態におけるリードフレーム１は、複数のリードのそ
れぞれの外周端部の一部に且つ封止する樹脂と接触する
位置に凸型フック形状のアンカー部２を形成し、折り曲
げ加工によりこのアンカー部２をリードフレーム１の主
面側（上側）に折り曲げたものである。なお、寸法など
を規定した詳細については、後述する。
【００４１】図３（ａ）〜（ｅ）はそれぞれ図１におけ
るアンカー部分の形成方法を説明するためのリードフレ
ームの平面図，そのＡおよびＢ矢視図ならびにアンカー
形成後の状態図である。まず、図３（ａ）に示すよう
に、ここでは、前述した図１（ａ）あるいは図２
（ａ），（ｂ）におけるリードフレーム１の一部を拡大
して表わし、所望する外部接続用端子形状にスタンピン
イング加工によってリードフレーム１を形成する際、各
リード外周端の一部にフック形状の凸部を同時に形成す
る。なお、この状態では、アンカー部２は未だ折り曲げ
られていない。
【００４２】また、図３（ｂ）のＡ矢視図および図３
（ｃ）のＢ矢視図に示すように、曲げ加工前のアンカー
部２（すなわち、凸部）は、前述したように、リード外
周端の一部に形成されている。
【００４３】つぎに、図３（ｄ），（ｅ）に示すよう
に、前述した凸部をリードフレーム１の主面（上側）の
垂直方向もしくは斜上方向に曲げ加工を施し、最終的な
アンカー部２の形状を得る。要するに、この図３
（ｄ），（ｅ）に示すリードフレーム１は、それぞれ図
３（ｄ），（ｅ）に示す形状の曲げ加工後の形状であ
る。この曲げ加工は、スタンピング加工によって行う。
【００４４】しかる後、実際には、図１（ａ）などにも
示すように、リードフレーム１に半導体素子３を接着剤
４を介して搭載し、その半導体素子３と各リード２を金
属線５により接続する。以下、半導体素子３をリードフ
レーム１とともに樹脂封止してパッケージを形成する
が、その詳細については、図４（ａ），（ｂ）を参照し
て説明する。
【００４５】図４（ａ），（ｂ）はそれぞれ図１
（ａ），（ｂ）における半導体装置の型締め方法を説明
するための金型断面図及び型締め位置を示す平面概略図
である。図４（ａ），（ｂ）に示すように、本実施の形
態の樹脂封止においては、下方に突出した複数のリード
型締め部９を備えた封止用上部金型８と、半導体素子３
を搭載したリードフレーム１を載置するための封止用下
部金型１０とからなる封止金型でリードフレーム１の各
リードを押えながら、すなわち型締めしながら樹脂封止
する。特に、リード型締め部９は、パッケージの外周と
なる位置よりも内側の樹脂封止部のリードを型締めする
ために設けられる。
【００４６】上述の樹脂封止動作をより一層具体的に説
明すると、封止用下部金型１０に、半導体素子３を搭載
したリードフレーム１を載置し、封止用上部金型８で型
締めするが、このとき図４（ｂ）に示すように、各リー
ドの型締め位置１２を封止用上部金型８の型締め部９で
押圧し、各リードを封止用下部金型１０に密着させる。
この型締め位置１２は、金属線５の接続位置と干渉しな
い位置に設定されることは言うまでもない。
【００４７】さらに、かかる型締めの後、封止用上部金
型８の一角に連通するように形成されたゲート部１１よ
り、例えば液体状の樹脂をキャビィティ内に圧入供給す
るが、リードフレーム１は封止用下部金型１０対し型締
め部９によって確実に密着させられているので、樹脂は
リードフレーム１の下面ににじみ出すことは無く、した
がって薄ばりは発生しない。また、この樹脂圧入の際、
樹脂はアンカー部２に食い込む。要するに、アンカー部
２はフック形状をしているため、樹脂と物理的に強固に
噛み合う構造となり、リードフレーム１と樹脂の接合強
度は著しく向上する。
【００４８】以下、本実施の形態による具体的実施例を
以下に述べる。
【００４９】まず、図１（ａ），（ｂ）を参照すると、
フック形状のアンカー部２を形成したリードフレーム１
の主面にＡｇペーストなどの接着剤４を塗布し、半導体
素子３を搭載してから各リードと金属線５により接続す
る。この金属線５は、直径２５μｍのＡｕワイヤを用い
る。
【００５０】ついで、このリードフレーム１の主面のみ
をエポキシ樹脂等で樹脂封止し、反対面を外部接続用端
子としてパッケージより露出させる。かかる樹脂封止の
際、リードフレーム１の主面とは反対の面への樹脂のに
じみ出しを防止するため、各リードを封止金型に押しつ
けて密着させる。その際、型締め穴７は、図１（ｂ）に
示すように、型締め部９によりパッケージの外周よりも
内側に形成される。
【００５１】また、この実施例において、図２（ａ）に
示すように、リードフレーム１のアンカー部２は、板厚
０．１ｍｍのＡｇメッキされた４２合金板を用い、各リ
ード外周端の一部にフック形状の凸部をスタンピング加
工を施して形成する。この凸部の寸法は、図２（ｂ）に
示すとおりである。
【００５２】この後、再度スタンピング加工を施し、リ
ードフレーム１の主面方向へ凸部の曲げ加工を行い、ア
ンカー部２を形成する。このアンカー部２は、樹脂封止
の際、前述したように、樹脂が食い込み、物理的に噛み
合う構造とすることにより、リードフレーム１との接合
強度を向上させている。
【００５３】以上は、半導体装置の具体例を説明した
が、以下に半導体装置の製造工程についての具体的に説
明する。
【００５４】まず、図２（ａ）に示すように、フレーム
自体の作成にあたっては、板厚０．１１ｍｍのＡｇメッ
キ処理した４２合金板を用い、スタンピング加工を施し
て所定形状のリードフレーム１を得る。このリードフレ
ーム１の各リードの外周端の一部、すなわち他に影響を
及ぼさない適当とされる位置に、図２（ｂ）に示すよう
に、アンカー部２となる形状および寸法の凸部を形成す
る。このとき、スタンピング加工による加工幅の最低寸
法は、板厚まで可能であることから、その加工性と、後
の樹脂封止の際のアンカー部２としての働き状態とを考
慮し、図２（ｂ）に示すフック形状及び寸法としてい
る。
【００５５】ついで、図３（ａ）〜（ｄ）に示すよう
に、上述した凸部を再度スタンピング加工により曲げ加
工を施す。この加工をもって、アンカー部２を設けたリ
ードフレーム１が得られる。
【００５６】ついで、このリードフレーム１のアンカー
部２を形成した面を主面とし、アイランド上にＡｇペー
スト等の接着剤４を塗布し、半導体素子３を搭載する。
しかる後、上述したように、各リードと半導体素子３と
を、例えば直径２５μｍのＡｕ線などの金属線５により
接続する。
【００５７】さらに、図４（ａ）に示すように、かかる
半導体素子３を搭載し、金属線５で各リードを接続した
リードフレーム１を封止用下部金型１０に設置し、さら
に封止用上部金型８にて型締めする。この封止用上部金
型８には、各リードを封止用下部金型１０に型締めし、
密着させるためのリード型締め部９をパッケージ外周よ
りも内側の所定の位置に有している。この型締め時の上
下金型８，１０の型締め量は、リードフレーム１の板厚
寸法０．１１ｍｍと同公差±０．０１ｍｍを考慮し、
０．０９ｍｍ程度とする。これにより、リードフレーム
１は封止用下部金型１０に確実に密着される。
【００５８】しかる後、封止用上部金型８のゲート１１
よりエポキシ樹脂等の封止樹脂６を圧入し、樹脂封止す
る。
【００５９】このように、リードフレーム１を封止用下
部金型１０に密着させたため、リードフレーム１の反対
面への樹脂のにじみ出しは防止され、薄ばりは発生しな
いようになる。また、アンカー部２に樹脂が食い込み、
リードフレーム１と物理的に噛み合う構造となるため、
リードフレーム１と封止樹脂６の接合強度は著しく向上
する。この結果、図１（ｂ）に示すように、外形寸法
は、縦が１０．０ｍｍ、横が１２．８ｍｍ、厚さが０．
６２ｍｍからなるとともに、リード型締め穴を形成した
半導体装置を得ることができる。
【００６０】図５（ａ），（ｂ）はそれぞれ本発明の他
の実施の形態を説明するための半導体装置に使用するリ
ードフレームの異なるアンカー形状の平面図である。ま
ず、図５（ａ）に示すように、この場合は、リードフレ
ーム１における凸型フック形状のアンカー部がＴ字型ア
ンカー部２を形成した例である。
【００６１】つぎに、図５（ｂ）に示すように、この場
合は、凸型フック形状のアンカー部が凸部の根元より先
端が無くなった台形状アンカー部２を形成した例であ
る。
【００６２】これらのアンカー部２は、封止樹脂が食い
込むようなフック形であれば良いので、様々な形状が考
えられる。なお、それらの寸法は、リードフレーム１の
板厚や端子形状により制限されるが、適宜最適な形状を
選択をすれば良いことは、言うまでもないことである。
【００６３】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法は、リードフレームの各リード外周
端の封止樹脂側へ曲げ加工により設けたフック形状のア
ンカー部に、封止樹脂が食い込み、リードフレームと封
止樹脂とを物理的に強固に噛み合わせる構造とすること
により、リードフレームと封止樹脂との接合強度を向上
させ、樹脂剥離を防止することができるという効果があ
る。このため、外力に対する機械的強度が増大し、製品
品質としての歩留りや信頼性が向上する。
【００６４】また、本発明の半導体装置及びその製造方
法は、樹脂封止時に各リードのパッケージ外周よりも内
側の部分を型締めすることにより、リードフレームが封
止金型に確実に密着し、リードフレームと封止金型の間
に樹脂がにじみ出さなくなるので、リードフレームの外
部接続用端子への樹脂にじみ出しによって発生していた
薄ばりの発生を防止することができるという効果があ
る。このため、外部回路との電気的接触不良が発生する
こともなく、接続信頼性が向上する。
【００６５】さらに、本発明は、リードフレームの加工
を従来のエッチング処理に対し、より安価なスタンピン
グ加工を採用することができ、しかも外部接続端子への
薄ばりの発生を防止したことにより、従来避けられなか
った樹脂封止後の薄ばり除去工程を削除することができ
るので、部材コスト及び製造コストを低減でき、装置及
びその製造方法を安価に提供することができるという効
果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態を説明するための半導体
装置の断面及びその外観を表わす図である。
【図２】図１に用いるリードフレームの平面及びそのア
ンカー部分を拡大して表わす図である。
【図３】図１におけるアンカー部分の形成方法を説明す
るためのリードフレームの平面，ＡおよびＢ矢視方向な
らびにアンカー形成後の状態を表わす図である。
【図４】図１における半導体装置の型締め方法を説明す
るための金型断面及び型締め位置の概略平面を表わす図
である。
【図５】本発明の他の実施の形態を説明するための半導
体装置に使用するリードフレームの異なるアンカー形状
の平面図である。
【図６】従来の一般的なＩＣカード用半導体装置の断面
及びその外部接続端子側から見た裏面を表わす図であ
る。
【図７】図６における半導体装置を改良した一部分の断
面図である。
【図８】従来の他の例を説明するための半導体装置の２
つの裏面及び断面を表わす図である。
【図９】従来のまた別の例を説明するための半導体装置
の断面及びその概略平面を表わす図である。
【図１０】従来の別の例を説明するための半導体装置の
断面図である。
【図１１】従来の他の例を説明するための半導体装置に
使用するリードフレームの平面とそのＢ−Ｂ線断面，Ｃ
−Ｃ線断面ならびにそのリードフレームを用いた半導体
装置の断面を表わす図である。
【図１２】従来の半導体装置の製造におけるリードフレ
ームを型締めした金型断面図である。
【図１３】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体装置の断面図である。
【図１４】従来の半導体装置の別の製造方法におけるリ
ードフレームを型締めした金型断面図である。
【図１５】従来のさらに他の例を説明するための半導体
装置の断面図である。
【符号の説明】 １ リードフレーム ２ アンカー部 ３ 半導体素子 ４ 接着剤 ５ 金属線 ６ 封止樹脂 ７ リード型締め穴 ８ 封止用上部金型 ９ リード型締め部 １０ 封止用下部金型 １１ ゲート １２ リード型締め位置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｑ // Ｂ２９Ｌ 31:34

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの主面に半導体素子を搭
    載し樹脂封止してパッケージを形成するとともに、前記
    リードフレームの反対面を露出させる半導体装置におい
    て、前記半導体素子を搭載するアイランドおよび前記ア
    イランドの周囲に形成される複数のリードのそれぞれの
    外周端部の一部に且つ封止する樹脂と接触する位置に形
    成した凸型フック形状のアンカー部を有し、前記アンカ
    ー部を前記リードフレームの主面側に折り曲げたことを
    特徴とする半導体装置。
  2. 【請求項２】 前記凸型フック形状のアンカー部は、Ｔ
    字型あるいは前記凸部の根元より先端が無くなった台形
    状をしている請求項１記載の半導体装置。
  3. 【請求項３】 リードフレームの主面に半導体素子を搭
    載し樹脂封止してパッケージにするとともに、前記リー
    ドフレームの反対面を露出させる半導体装置において、
    前記半導体素子を搭載するアイランドおよび前記アイラ
    ンドの周囲に設けた複数のリードのそれぞれの外周端部
    の一部に且つ封止する樹脂と接触する位置に凸型フック
    形状のアンカー部を備え、前記アンカー部を前記リード
    フレームの主面側斜め上方に折り曲げるとともに、前記
    樹脂で形成される前記パッケージの上面に封止金型の型
    締め穴を形成したことを特徴とする半導体装置。
  4. 【請求項４】 半導体素子を搭載するリードフレームに
    アンカー部を備える半導体装置の製造方法において、前
    記リードフレームのアイランドおよび前記アイランドの
    周囲に設ける複数のリードのそれぞれの外周端部の一部
    に凸型フック形状のアンカー部を形成する工程と、前記
    凸型フック形状のアンカー部を上方に曲げ加工する工程
    と、前記半導体素子に金属線を接続する工程と、前記半
    導体素子を前記リードフレームとともに樹脂封止してパ
    ッケージを形成する際、前記パッケージの外周よりも内
    側の樹脂封止部の前記リードを封止金型で型締めしなが
    ら樹脂封止する工程とを含むことを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 前記封止金型は、複数のリード型締め部
    を形成した封止用上部金型と、前記半導体素子を搭載し
    た前記リードフレームを載置する封止用下部金型とを有
    する請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 前記封止用上部金型の前記複数のリード
    型締め部は、それぞれ下方に形成され、前記封止用上部
    金型と前記封止用下部金型により前記リードフレームを
    固定したとき、前記複数のリード型締め部が前記各リー
    ドを押圧しながら樹脂封止を行う請求項５記載の半導体
    装置の製造方法。
JP13998697A 1997-05-29 1997-05-29 半導体装置及びその製造方法 Pending JPH10329461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13998697A JPH10329461A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13998697A JPH10329461A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10329461A true JPH10329461A (ja) 1998-12-15

Family

ID=15258287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13998697A Pending JPH10329461A (ja) 1997-05-29 1997-05-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10329461A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008089327A (ja) * 2006-09-29 2008-04-17 Mitsubishi Electric Corp 加速度センサ
JP2008182240A (ja) * 2007-01-24 2008-08-07 Asm Technology Singapore Pte Ltd インターロック構造を備えたチップキャリア
JP2008262990A (ja) * 2007-04-10 2008-10-30 ▲がい▼笛森光電股▲ふん▼有限公司 発光ダイオード封入構造、及びその製造方法。
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置
JP2011171570A (ja) * 2010-02-19 2011-09-01 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
US8723298B2 (en) 2008-11-06 2014-05-13 Panasonic Corporation Lead, wiring member, package component, metal component with resin, resin-encapsulated semiconductor device, and methods for producing the same
US8946746B2 (en) 2008-12-25 2015-02-03 Panasonic Corporation Lead, wiring member, package part, metal part provided with resin and resin-sealed semiconductor device, and methods for producing same
US9017822B2 (en) 2006-03-03 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Wiring member, resin-coated metal part and resin-sealed semiconductor device, and manufacturing method for the resin-coated metal part and the resin-sealed semiconductor device
JP2015181202A (ja) * 2009-10-29 2015-10-15 日亜化学工業株式会社 発光装置及びその製造方法
JP2016032048A (ja) * 2014-07-29 2016-03-07 トヨタ自動車株式会社 電磁シールド体及び箱体
IT201700053915A1 (it) * 2017-05-18 2018-11-18 St Microelectronics Srl Procedimento di packaging di prodotti a semiconduttore, prodotto ed utensile di stampaggio corrispondenti
CN109148405A (zh) * 2018-09-14 2019-01-04 合肥矽迈微电子科技有限公司 载体及采用该载体的芯片封装结构

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9017822B2 (en) 2006-03-03 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Wiring member, resin-coated metal part and resin-sealed semiconductor device, and manufacturing method for the resin-coated metal part and the resin-sealed semiconductor device
JP2008089327A (ja) * 2006-09-29 2008-04-17 Mitsubishi Electric Corp 加速度センサ
JP2008182240A (ja) * 2007-01-24 2008-08-07 Asm Technology Singapore Pte Ltd インターロック構造を備えたチップキャリア
JP2008262990A (ja) * 2007-04-10 2008-10-30 ▲がい▼笛森光電股▲ふん▼有限公司 発光ダイオード封入構造、及びその製造方法。
US8723298B2 (en) 2008-11-06 2014-05-13 Panasonic Corporation Lead, wiring member, package component, metal component with resin, resin-encapsulated semiconductor device, and methods for producing the same
US9960325B2 (en) 2008-12-25 2018-05-01 Panasonic Corporation Lead, wiring member, package part, metal part provided with resin and resin-sealed semiconductor device, and methods for producing same
US8946746B2 (en) 2008-12-25 2015-02-03 Panasonic Corporation Lead, wiring member, package part, metal part provided with resin and resin-sealed semiconductor device, and methods for producing same
JP2015181202A (ja) * 2009-10-29 2015-10-15 日亜化学工業株式会社 発光装置及びその製造方法
JP2011171570A (ja) * 2010-02-19 2011-09-01 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置
JP2016032048A (ja) * 2014-07-29 2016-03-07 トヨタ自動車株式会社 電磁シールド体及び箱体
IT201700053915A1 (it) * 2017-05-18 2018-11-18 St Microelectronics Srl Procedimento di packaging di prodotti a semiconduttore, prodotto ed utensile di stampaggio corrispondenti
CN109148405A (zh) * 2018-09-14 2019-01-04 合肥矽迈微电子科技有限公司 载体及采用该载体的芯片封装结构

Similar Documents

Publication Publication Date Title
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH10329461A (ja) 半導体装置及びその製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
KR100236575B1 (ko) 다수의 리드의 내부 리드부에 부착된 리드 고정 테이프를구비한 리드프레임및그제조방법
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP2001144241A (ja) 樹脂封止型半導体装置
JP3022910B2 (ja) 半導体装置の製造方法
JP2582683B2 (ja) リードフレーム
JP3874337B2 (ja) 半導体装置の製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2822989B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
JP3179397B2 (ja) 半導体装置及びその製造方法
JP2934372B2 (ja) 面実装型半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JPS62198143A (ja) リ−ドフレ−ム
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2661152B2 (ja) Ｉｃカード用モジュールの製造方法
JPH11260972A (ja) 薄型半導体装置
JP2004266109A (ja) Ｉｃカード用回路基板及びｉｃモジュールとその製造方法
JP3049040B1 (ja) 半導体装置の製造方法
JPS635912B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000919