JP2012004605A - リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 - Google Patents
リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012004605A JP2012004605A JP2011221123A JP2011221123A JP2012004605A JP 2012004605 A JP2012004605 A JP 2012004605A JP 2011221123 A JP2011221123 A JP 2011221123A JP 2011221123 A JP2011221123 A JP 2011221123A JP 2012004605 A JP2012004605 A JP 2012004605A
- Authority
- JP
- Japan
- Prior art keywords
- element mounting
- mounting portion
- semiconductor device
- lead frame
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体チップ11を載せる素子搭載部12が封止樹脂13の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置10および半導体装置10に使用するリードフレーム18において、露出している素子搭載部12の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁14を設けた。
【選択図】図1
Description
そこで、素子搭載部の外周部に素子搭載部(パッド)中央部よりも厚みの薄い薄肉部を形成して、封止樹脂の充填時に封止樹脂が薄肉部に載り易くして素子搭載部の裏面とモールド金型との間に封止樹脂が流れ込み難くしている(例えば、特許文献1参照)。また、素子搭載部の裏面側にリング状の溝を形成し、封止樹脂の充填時に素子搭載部の裏面とモールド金型との間に進入した封止樹脂をこの溝内に流入させることで、封止樹脂の注入圧力を逃がし封止樹脂が溝を越えて進入するのを防止して薄バリの発生を一定範囲内に抑え、素子搭載部の露出部の実効的な面積を確保している(例えば、特許文献2参照)。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
本発明に係るリードフレームの製造方法において、前記リードフレームは放熱板タイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
また、前記素子搭載部は平面視して該半導体装置の中央にあって、その周囲に該素子搭載部に載った前記半導体チップの電極パッドのそれぞれにボンディングワイヤによって連結されたリードが配置されている構成とすることができる。
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に前記封止樹脂の進入を防止する突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
本発明に係る半導体装置の製造方法において、前記半導体装置は放熱板タイプであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
請求項8記載の半導体装置、請求項11記載の半導体装置の製造方法においては、突出壁の高さが0.5〜10μm、幅が5〜50μmの範囲であるので、露出している素子搭載部に突出壁が設けられても、半導体装置の取り扱いに問題は生じない。
請求項5、6記載のリードフレームの製造方法、請求項12、13記載の半導体装置の製造方法においては、各工程の処理内容を考慮して最適な時期に素子搭載部に突出壁を形成することができる。
図1に示すように、本発明の第1の実施の形態に係る半導体装置10はパッドを有するタイプであって、半導体チップ11を載せる素子搭載部(パッド)12が封止樹脂13の裏面から露出して、露出している素子搭載部12の裏面(露出面)の周囲に突出壁14が設けられている。ここで、突出壁14の高さHは0.5〜10μm、幅Wは5〜50μmの範囲に形成されている。また、素子搭載部12は平面視して半導体装置10の中央にあって、その周囲に素子搭載部12に載った半導体チップ11の電極パッド15のそれぞれにボンディングワイヤ16によって連結されたリード17が配置されている。
なお、突出壁14の高さおよび幅を規定することによって、突出壁14が素子搭載部12の裏面に設けられても、半導体装置10の取り扱いに問題は生じない。
先ず、図2に示すように、リードフレーム18を、例えば、銅等の金属シートの打ち抜きにより形成する。リードフレーム18は、中央に配置された素子搭載部12と、その周囲に放射状に配置された複数のリード17と、中央の素子搭載部12の角部を周囲から支持するサポートバー19と、各リード17を連結している枠部(図示せず)とを有している。
なお、突出壁28の高さおよび幅を規定することによって、突出壁28が素子搭載部27の裏面に設けられても、半導体装置26の取り扱いに問題は生じない
なお、素子搭載部27に半導体チップ11を固定して半導体装置26を製造する方法は、第1の実施の形態の半導体装置10の製造方法と実質的に同一なので、説明は省略する。
例えば、第1の実施の半導体装置の製造方法においては、突出壁の形成を素子搭載部の打ち抜き形成時に行なったが、素子搭載部の打ち抜き形成後に反り矯正を行なう時、または素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なわれこともできる。
また、第2の実施の半導体装置の製造方法において、突出壁の形成を放熱板の打ち抜き形成後の反り矯正の時期に合わせて行なってもよい。
なお、放熱板タイプの半導体装置において、素子搭載部は放熱板と同じものであるほか、別の放熱材を素子搭載板の下に接合、貼着されたものも含む。
また、近年、多ピンリードフレームで多く見られるように、素子搭載部が正方形や一定の矩形を有していない場合、素子搭載部は平面視して半導体装置の中央よりずれているものもあるが、そのようなものにも本発明は適用可能である。
そこで、素子搭載部の外周部に素子搭載部(パッド)中央部よりも厚みの薄い薄肉部を形成して、封止樹脂の充填時に封止樹脂が薄肉部に載り易くして素子搭載部の裏面とモールド金型との間に封止樹脂が流れ込み難くしている(例えば、特許文献1参照)。また、素子搭載部の裏面側にリング状の溝を形成し、封止樹脂の充填時に素子搭載部の裏面とモールド金型との間に進入した封止樹脂をこの溝内に流入させることで、封止樹脂の注入圧力を逃がし封止樹脂が溝を越えて進入するのを防止して薄バリの発生を一定範囲内に抑え、素子搭載部の露出部の実効的な面積を確保している(例えば、特許文献2参照)。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に樹脂封止時に封止樹脂からなる薄バリの発生を防止する突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
本発明に係るリードフレームの製造方法において、前記リードフレームは放熱板タイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
また、前記素子搭載部は平面視して該半導体装置の中央にあって、その周囲に該素子搭載部に載った前記半導体チップの電極パッドのそれぞれにボンディングワイヤによって連結されたリードが配置されている構成とすることができる。
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に樹脂封止時に前記封止樹脂からなる薄バリの発生を防止する突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
本発明に係る半導体装置の製造方法において、前記半導体装置は放熱板タイプであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
請求項3、4記載のリードフレームの製造方法、請求項8、9記載の半導体装置の製造方法においては、各工程の処理内容を考慮して最適な時期に素子搭載部に突出壁を形成することができる。
図1に示すように、本発明の第1の実施の形態に係る半導体装置10はパッドを有するタイプであって、半導体チップ11を載せる素子搭載部(パッド)12が封止樹脂13の裏面から露出して、露出している素子搭載部12の裏面(露出面)の周囲に突出壁14が設けられている。ここで、突出壁14の高さHは0.5〜10μm、幅Wは5〜50μmの範囲に形成されている。また、素子搭載部12は平面視して半導体装置10の中央にあって、その周囲に素子搭載部12に載った半導体チップ11の電極パッド15のそれぞれにボンディングワイヤ16によって連結されたリード17が配置されている。
なお、突出壁14の高さおよび幅を規定することによって、突出壁14が素子搭載部12の裏面に設けられても、半導体装置10の取り扱いに問題は生じない。
先ず、図2に示すように、リードフレーム18を、例えば、銅等の金属シートの打ち抜きにより形成する。リードフレーム18は、中央に配置された素子搭載部12と、その周囲に放射状に配置された複数のリード17と、中央の素子搭載部12の角部を周囲から支持するサポートバー19と、各リード17を連結している枠部(図示せず)とを有している。
なお、突出壁28の高さおよび幅を規定することによって、突出壁28が素子搭載部27の裏面に設けられても、半導体装置26の取り扱いに問題は生じない
なお、素子搭載部27に半導体チップ11を固定して半導体装置26を製造する方法は、第1の実施の形態の半導体装置10の製造方法と実質的に同一なので、説明は省略する。
例えば、第1の実施の半導体装置の製造方法においては、突出壁の形成を素子搭載部の打ち抜き形成時に行なったが、素子搭載部の打ち抜き形成後に反り矯正を行なう時、または素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なわれこともできる。
また、第2の実施の半導体装置の製造方法において、突出壁の形成を放熱板の打ち抜き形成後の反り矯正の時期に合わせて行なってもよい。
なお、放熱板タイプの半導体装置において、素子搭載部は放熱板と同じものであるほか、別の放熱材を素子搭載板の下に接合、貼着されたものも含む。
また、近年、多ピンリードフレームで多く見られるように、素子搭載部が正方形や一定の矩形を有していない場合、素子搭載部は平面視して半導体装置の中央よりずれているものもあるが、そのようなものにも本発明は適用可能である。
Claims (9)
- 半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームにおいて、
前記素子搭載部の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁を設けたことを特徴とするリードフレーム。 - 半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームの製造方法において、
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁を設けることを特徴とするリードフレームの製造方法。 - 請求項2記載のリードフレームの製造方法において、前記リードフレームはパッドタイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)前記素子搭載部の打ち抜き形成時、2)前記素子搭載部の打ち抜き形成後の反り矯正時、3)前記素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なわれることを特徴とするリードフレームの製造方法。
- 請求項2記載のリードフレームの製造方法において、前記リードフレームは放熱板タイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なわれることを特徴とするリードフレームの製造方法。
- 半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置において、
露出している前記素子搭載部の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁を設けたことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、前記素子搭載部は平面視して該半導体装置の中央にあって、その周囲に該素子搭載部に載った前記半導体チップの電極パッドのそれぞれにボンディングワイヤによって連結されたリードが配置されていることを特徴とする半導体装置。
- 半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置の製造方法において、
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に樹脂封止時に前記封止樹脂の進入を防止する突出壁を設けることを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、前記半導体装置はパッドタイプであって、前記突出壁の形成は、1)前記素子搭載部の打ち抜き形成時、2)前記素子搭載部の打ち抜き形成後の反り矯正時、3)前記素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なわれることを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記半導体装置は放熱板タイプであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なわれることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011221123A JP2012004605A (ja) | 2011-10-05 | 2011-10-05 | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011221123A JP2012004605A (ja) | 2011-10-05 | 2011-10-05 | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007114481A Division JP2008270661A (ja) | 2007-04-24 | 2007-04-24 | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123951A Division JP2013175795A (ja) | 2013-06-12 | 2013-06-12 | リードフレームの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012004605A true JP2012004605A (ja) | 2012-01-05 |
Family
ID=45536151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011221123A Pending JP2012004605A (ja) | 2011-10-05 | 2011-10-05 | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012004605A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302736A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | 半導体装置用リードフレームの製造方法および半導体装置 |
JP2001177035A (ja) * | 1999-12-15 | 2001-06-29 | Matsushita Electronics Industry Corp | 半導体装置及び半導体装置の製造方法 |
JP2001185671A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法 |
JP2002273540A (ja) * | 2001-03-16 | 2002-09-25 | Hitachi Metals Ltd | 凸部の成形方法及び成形体 |
-
2011
- 2011-10-05 JP JP2011221123A patent/JP2012004605A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302736A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | 半導体装置用リードフレームの製造方法および半導体装置 |
JP2001177035A (ja) * | 1999-12-15 | 2001-06-29 | Matsushita Electronics Industry Corp | 半導体装置及び半導体装置の製造方法 |
JP2001185671A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法 |
JP2002273540A (ja) * | 2001-03-16 | 2002-09-25 | Hitachi Metals Ltd | 凸部の成形方法及び成形体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP5136458B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009071154A (ja) | 半導体装置 | |
JP2008270661A (ja) | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 | |
TWM606836U (zh) | 導線架 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
JP2013175795A5 (ja) | ||
JP2013175795A (ja) | リードフレームの製造方法 | |
US9147646B2 (en) | Lead frame, method for manufacturing lead frame and semiconductor device using same | |
JP2006005281A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
JP5112972B2 (ja) | 半導体装置およびその製造方法 | |
JP2012004605A (ja) | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 | |
JP2006210941A (ja) | 半導体装置 | |
JP6494465B2 (ja) | 半導体装置の製造方法 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP2012146704A (ja) | 半導体装置、リードフレーム、及び半導体装置の製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP2011210893A (ja) | 半導体装置及びリードフレーム | |
JP2018056310A (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
JP5167543B2 (ja) | 放熱板付きリードフレームおよびその製造方法 | |
JP5772306B2 (ja) | モールドパッケージの製造方法 | |
JP2018056309A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |