JP2016146457A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2016146457A JP2016146457A JP2015078336A JP2015078336A JP2016146457A JP 2016146457 A JP2016146457 A JP 2016146457A JP 2015078336 A JP2015078336 A JP 2015078336A JP 2015078336 A JP2015078336 A JP 2015078336A JP 2016146457 A JP2016146457 A JP 2016146457A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- semiconductor device
- metal
- semiconductor chip
- metal part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】半導体チップを破損させることなく複数のコネクタの間に挟み、該コネクタの少なくとも一部を樹脂から容易かつ低コストで露出させることができる半導体装置およびその製造方法を提供する。【解決手段】本実施形態による半導体装置は、第1面と該第1面の反対側にある第2面とを有する第1金属部と、第3面と該第3面の反対側にある第4面とを有する第2金属部とを備える。半導体チップは、第1金属部の第2面と第2金属部の第3面との間に設けられている。第2金属部は、第3面から突出し第1金属部の第1面とほぼ面一かあるいは第1面より突出する第5面を有する突出部を含む。樹脂は、第1金属部の第1面および第2金属部の第4面を露出するように、半導体チップの周囲に設けられている。【選択図】図1
Description
本発明による実施形態は、半導体装置およびその製造方法に関する。
DSOP(Double-heat sink Small Outline Package)等の両面放熱型の半導体パッケージでは、半導体チップを挟む複数のコネクタが半導体パッケージの上面および底面において露出されている。これらのコネクタは、放熱板として機能する。半導体パッケージの上面および底面においてそれぞれコネクタを露出させるためには、複数のコネクタは、ほぼ平行であることが好ましい。これらのコネクタが傾斜していると、樹脂封止のときに、樹脂用金型とコネクタとの間に樹脂が入り込み、コネクタの表面が樹脂で被覆されてしまうからである。
複数のコネクタを平行状態にするために、2つのリードフレーム(コネクタ)間に半導体チップを挟んで半田で接続した後、樹脂封止前に、2つのリードフレームを押圧しながら半田をリフローする。
しかし、半田をリフローする際、2つのリードフレームを押圧しても、半田の表面張力等によってリードフレームは依然として傾斜し、平行にならない場合がある。この場合、上述の通り、露出すべきリードフレームのコネクタ部分の表面が樹脂で被覆されてしまう。従って、リードフレームのコネクタ部分を露出させるために、半導体パッケージの上面の樹脂を研削する工程が必要になる。その結果、半導体パッケージの製造コストが高騰し、かつ、半導体パッケージの製造時間(リードタイム)も長くなる。
また、半田をリフローする際に、2つのリードフレーム間に半導体チップを挟んだ状態でそれらのリードフレームを強く押圧すると、半導体チップが割れる(クラックする)おそれがある。
半導体チップを破損させることなく複数のコネクタの間に挟み、該コネクタの少なくとも一部を樹脂から容易かつ低コストで露出させることができる半導体装置およびその製造方法を提供する。
本実施形態による半導体装置は、第1面と該第1面の反対側にある第2面とを有する第1金属部と、第3面と該第3面の反対側にある第4面とを有する第2金属部とを備える。半導体チップは、第1金属部の第2面と第2金属部の第3面との間に設けられている。第2金属部は、第3面から突出し第1金属部の第1面とほぼ面一かあるいは第1面より突出する第5面を有する突出部を含む。樹脂は、第1金属部の第1面および第2金属部の第4面を露出するように、半導体チップの周囲に設けられている。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体パッケージの上下方向は、リードフレーム上にまたはコネクタ上に半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
(第1の実施形態)
図1(A)および図1(B)は、第1の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。図1(B)は、図1(A)のB−B線に沿った断面を示す。
図1(A)および図1(B)は、第1の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。図1(B)は、図1(A)のB−B線に沿った断面を示す。
半導体装置(半導体パッケージ)1は、ソースコネクタ10と、ゲートコネクタ11と、ドレインコネクタ12と、半導体チップ20と、樹脂40と、半田51、52とを備えている。
第1金属部としてのソースコネクタ10は、図1(B)に示すように第1面F1と第1面F1の反対側にある第2面F2とを有する。ソースコネクタ10は、第2面F2において半田51を介して半導体チップ20のソース電極Sに電気的に接続されている。ソースコネクタ10は、樹脂40に部分的に被覆されているが、第1面F1において樹脂40から露出されている。これにより、ソースコネクタ10は放熱金属板として機能する。また、ソースコネクタ10は、その一部(10p)が樹脂40から突出している。突出部10pはソース端子として機能する。
ゲートコネクタ11は、ソースコネクタ10およびドレインコネクタ12から離間しており、樹脂40によってソースコネクタ10およびドレインコネクタ12から電気的に絶縁されている。ゲートコネクタ11は、半田(図示せず)を介して半導体チップ20のゲート電極Gに電気的に接続されている。ゲートコネクタ11の突出部11pは、樹脂40から突出しており、ゲート端子として機能する。尚、本実施形態では、ソースコネクタ10を第1金属部として説明するが、ゲートコネクタ11を第1金属部としてもよい。この場合、ゲートコネクタ11の上面を第1面F1とし、その底面を第2面F2と考えればよい。
第2金属部としてのドレインコネクタ12は、ソースコネクタ10およびゲートコネクタ11から離間しており、樹脂40によってソースコネクタ10およびゲートコネクタ11から電気的に絶縁されている。ドレインコネクタ12は、図1(B)に示すように第3面F3と第3面F3の反対側にある第4面F4とを有する。ドレインコネクタ12は、第3面F3において半田52を介して半導体チップ20のドレイン電極Dに電気的に接続されている。ゲートコネクタ12は、樹脂40に部分的に被覆されているが、第4面F4において樹脂40から露出されている。これにより、ゲートコネクタ12は放熱金属板としても機能する。また、ゲートコネクタ12の第4面F4はドレイン端子として機能する。
ドレインコネクタ12は、突出部12pを有する。突出部12pは、ドレインコネクタ12の第3面F3からソースコネクタ10へ向かって突出している。突出部12pの上面(第5面F5)は、ソースコネクタ10の第1面F1とほぼ面一となっている。あるいは、突出部12pの第5面F5は、ソースコネクタ10の第1面F1よりさらに突出していてもよい。突出部12pが設けられていることによって、半田51、52のリフロー時に、ソースコネクタ10とドレインコネクタ12とをそれらの対向方向に押圧しても、半導体装置1のパッケージの厚みが突出部12pの厚み未満にならない。即ち、突出部12pは、ソースコネクタ10およびドレインコネクタ12の押圧時のストッパとして機能し、ソースコネクタ10とドレインコネクタ12との間の距離を決定する。また、第5面F5は、第4面F4と略平行である。これにより、第1面F1と第4面F4とを自己整合的に略平行にすることができる。突出部12pのより詳細な構成および機能については後述する。
ソースコネクタ10、ゲートコネクタ11およびドレインコネクタ12には、例えば、銅、ニッケルメッキされた銅、銀メッキされた銅、金メッキされた銅、銅合金、または、アルミニウム等の低抵抗かつ熱伝導率の高い金属を用いている。
半導体チップ20は、半導体基板上に任意の半導体素子(図示せず)を備えている。例えば、半導体チップ20は、その裏面に半導体素子のドレイン電極Dを有し、その表面に半導体素子のソース電極Sおよびゲート電極Gを有する。図1(B)に示すように、半導体チップ20は、ソースコネクタ10の第2面F2とドレインコネクタ12の第3面F3との間に挟まれており、半田51、52によって固定されている。
第1接合材としての半田51は、ソースコネクタ10と半導体チップ20との間に設けられており、半導体チップ20のソース電極Sをソースコネクタ10に電気的に接続する。第2接合材としての半田52は、ドレインコネクタ12と半導体チップ20との間に設けられており、半導体チップ20のドレイン電極Dをドレインコネクタ12に電気的に接続する。
樹脂40は、半導体チップ20の周囲、半田51、52の周囲を封止するように設けられており、ソースコネクタ10、ゲートコネクタ11およびドレインコネクタ12を部分的に被覆している。これにより、樹脂40は、半導体チップ20および半田51、52を保護し、ドレイン、ソースおよびゲートを相互に絶縁する。ソースコネクタ10、ゲートコネクタ11およびドレインコネクタ12の一部は、樹脂40から露出されており、メッキ(図示せず)で被覆されている。
次に、図1(B)を参照して、突出部12pの構成および機能について説明する。
本実施形態において、突出部12pは、ドレインコネクタ12の第3面F3からソースコネクタ10へ向かって突出している。これにより、ドレインコネクタ12は、突出部12pからドレインコネクタ12が延伸する方向と第3面F3から第4面4へ向かう方向とを含む面で切断した断面において、図1(B)に示すようにL字形状を有する。突出部12pは、ドレインコネクタ12の一部であり、ドレインコネクタ12と一体に形成されている。尚、突出部12pは、ドレインコネクタ12の端部に設けられているが、これに限定されない。例えば、突出部12pは、ドレインコネクタ12の中心部に設けられてもよい。ただし、大きな半導体チップ20を搭載できるように、突出部12pは、ドレインコネクタ12の端部またはコーナー部に設けられていることが好ましい。また、第3面F3の上方から見た突出部12pの面積は、リフロー時のストッパとして機能する限りにおいて、可及的に小さい方が好ましい。
突出部12pの上面(第5面F5)は、上述の通り、ソースコネクタ10の第1面F1とほぼ面一となっている。あるいは、突出部12pの第5面F5は、ソースコネクタ10の第1面F1より幾分突出していている。換言すると、第1面F1は、第5面F5とほぼ面一か、あるいは、第5面F5より幾分窪んでいる。これにより、突出部12pにおけるドレインコネクタ12の厚みT12(ドレインコネクタ12の第4面F4と突出部12pの第5面F5との間の距離)は、ドレインコネクタ12の第4面F2とソースコネクタ10の第1面F1との間の距離とほぼ等しいかそれより厚くなる。即ち、半導体装置1のパッケージの底面は、ドレインコネクタ12の第4面F4によって決定され、半導体装置1のパッケージの上面は、ドレインコネクタ12の突出部12pの第5面F5によって決定されている。即ち、図1(B)に示すように、半導体装置1の厚みは、ドレインコネクタ12の厚みT12によって決定される。
このように、第5面F5は、第1面F1とほぼ面一か、あるいは、それより幾分突出している。従って、図1(B)に示すように突出部12pの厚みT12p(ドレインコネクタ12の第3面F3と突出部12pの第5面F5との距離)は、ソース電極S上におけるソースコネクタ10の厚み、半導体チップ20の厚み、半田51、52の厚みの合計にほぼ等しいか、それよりも幾分厚い。これにより、突出部12pは、ソースコネクタ10およびドレインコネクタ12の押圧時のストッパとして機能し、ソースコネクタ10とドレインコネクタ12との間の距離を決定しつつ、半導体チップ20を保護することができる。その結果、半田51、52のリフロー時に、半導体チップ20がソースコネクタ10とドレインコネクタ12との間で破損することを抑制することができる。
例えば、半導体チップ20の厚みが約55μmであり、半田51、52の厚みがそれぞれ約20μmであり、ソース電極S上におけるソースコネクタ10の厚みが約255μmであり、ドレイン電極Dの下におけるドレインコネクタ12の厚みが約150μmであると仮定する。この場合、半導体装置1のパッケージの厚みは、約500μmとなる。これに適合するように、突出部12pにおけるドレインコネクタ12の厚みT12は、約500μmに設計すればよい。また、突出部12pの厚みT12pは、約350μmに設計すればよい。
次に、本実施形態による半導体装置1の製造方法を説明する。
図2(A)および図2(B)は、半導体装置1の製造に用いられる2枚のリードフレーム100、200の一例を示す概略平面図である。尚、リードフレーム100、200の詳細なパターンについては図示を省略している。図2(C)は、リードフレーム100と200との間に半導体チップ20を挟んだ状態を示す拡大平面図である。尚、図2(C)は、リードフレーム100および200の一部に対応するパターン(例えば、図2(A)および図2(B)の枠Cの領域に対応するパターン)を拡大して示している。図3は、半田51、52のリフロー工程の様子を示す断面図である。
図2(A)のリードフレーム100は、複数のソースコネクタ10および複数のゲートコネクタ11を連結して形成されており、一対のソースコネクタ10およびゲートコネクタ11のパターンを繰り返し有する。図2(B)のリードフレーム200は、複数のドレインコネクタ12を連結して形成されており、ドレインコネクタ12のパターンを繰り返し有する。例えば、リードフレーム200は、上述の通り、ドレインコネクタ12の一部が突出しており突出部12pを有する異形条である。
まず、一方のリードフレーム100(または200)に半田を供給し、半導体チップ20をその半田上に搭載する。次に、半導体チップ20上に半田を供給し、さらに、他方のリードフレーム200(または100)を半導体チップ20上に載せる。これにより、図2(C)および図3に示すように、半導体チップ20をリードフレーム100とリードフレーム200と間に挟んだ状態にする。半導体チップ20は、リードフレーム100とリードフレーム200と間において、半田によって接続されている。
図2(C)において、リードフレーム100は、半導体チップ20のソースコネクタ10およびゲートコネクタ11を有するリードフレームある。リードフレーム200は、半導体チップ20を搭載するベッド部のリードフレームである。リードフレーム200は、ドレインコネクタ12および突出部12pを有する。図2(C)では、リードフレーム200上にリードフレーム100が搭載されている様子を示している。また、図2(C)では、3つの半導体装置1に対応するコネクタ11〜13の組が示されている。しかし、リードフレーム100、200は、4つ以上のコネクタ11〜13の組が連結されていてもよい。 次に、図3に示すように、リードフレーム100とリードフレーム200との間に半導体チップ20を挟んだ状態で、加圧機300がリードフレーム100および200をそれらの対向方向D1、D2に加圧(圧縮)する。それと同時に、半田51、52を加熱し、リフローする。これにより、リードフレーム100の第1面F1とリードフレーム200の第4面F4とをほぼ平行状態にしつつ、半導体装置1の厚みを所定の厚み(T12)にする。尚、図3では、リードフレーム100のうち単一の半導体装置1のソースコネクタ10を示し、リードフレーム200のうち単一の半導体装置1のドレインコネクタ12を示している。即ち、図3は、図2(C)の3−3線に沿った断面を示している。
ここで、リードフレーム100のドレインコネクタ12は、第3面F3において突出部12pを有する。加圧機300は、突出部12pの第5面F5がソースコネクタ10の第1面F1とほぼ面一となるようにリードフレーム100とリードフレーム200とを押圧(圧縮)する。このとき、突出部12pが加圧機300に対するストッパとして機能するので、加圧機300は、突出部12pにおけるドレインコネクタ12の厚みT12未満に半導体装置1を薄くすることができない。従って、半導体装置1の厚み(第1面F1と第4面F4との距離)は、突出部12pにおけるドレインコネクタ12の厚みT12によって決定され、厚みT12とほぼ等しくなる。即ち、リードフレーム100およびリードフレーム200を加圧することによって、ドレインコネクタ12の厚みT12(ドレインコネクタ12の第4面F4と突出部12pの第5面F5との間の距離)は、ドレインコネクタ12の第4面F4とソースコネクタ10の第1面F1との間の距離とほぼ等しくなる。このように、半導体装置1のパッケージの厚みは、突出部12pにおけるドレインコネクタ12の厚みT12によって決定され得る。
また、リードフレーム100およびリードフレーム200を加圧することによって、突出部12pの厚み(ドレインコネクタ12の第3面F3と突出部12pの第5面F5との距離)は、ソース電極S上のソースコネクタ10の厚み、半導体チップ20の厚み、半田51、52の厚みの合計の厚みとほぼ等しくなる。このように、ソースコネクタ10の厚み、半導体チップ20の厚み、半田51、52の厚みの合計の厚みは、突出部12pの厚みT12pによって決定され得る。
尚、加圧機300の材料や圧力等によって、突出部12pの第5面F5は、ソースコネクタ10の第1面F1より幾分突出する場合もある。従って、第1面F1は、第5面F5とほぼ面一か、あるいは、第5面F5より幾分窪んでいる場合もある。この場合、リードフレーム100およびリードフレーム200を加圧することによって、ドレインコネクタ12の厚みT12(ドレインコネクタ12の第4面F4と突出部12pの第5面F5との間の距離)は、ドレインコネクタ12の第4面F4とソースコネクタ10の第1面F1との間の距離より幾分厚くなり得る。また、この場合、リードフレーム100およびリードフレーム200を加圧することによって、突出部12pの厚み(ドレインコネクタ12の第3面F3と突出部12pの第5面F5との距離)は、ソース電極S上のソースコネクタ10の厚み、半導体チップ20の厚み、半田51、52の厚みの合計の厚みより幾分厚くなり得る。
さらに、第5面F5は、第4面F4と略平行である。従って、加圧機300がドレインコネクタ12の第4面F4および第5面F5を略平行に押圧することによって、ソースコネクタ10(およびゲートコネクタ11)の第1面F1も自己整合的に第4面F4および第5面F5に従って略平行な面になる。これにより、リードフレーム100、200を押圧することによって、半田の表面張力の影響を受けることなく、ソースコネクタ10(およびゲートコネクタ11)の第1面F1をドレインコネクタ12の第4面F4および第5面F5に対して自己整合的に略平行にすることができる。
次に、樹脂封止工程において、半導体チップ20の周囲、半田51、52の周囲を封止するように樹脂40を成形する。このとき、樹脂40は、ソースコネクタ10、ゲートコネクタ11およびドレインコネクタ12を部分的に被覆し、ソースコネクタ10の第1面F1およびドレインコネクタ12の第4面F4、第5面F5を露出している。その後、リードフレーム100、200をダイシングすることによって、半導体装置1のパッケージをリードフレーム100、200から個別化する。これにより、半導体装置1が完成する。尚、樹脂40から露出されている第1面F1、第4面F4、第5面F5等は、メッキ処理されていてもよい。
本実施形態によれば、突出部12pがドレインコネクタ12の第3面F3からソースコネクタ10へ向かって突出している。これにより、突出部12pは、ソースコネクタ10およびドレインコネクタ12の押圧時のストッパとして機能し、ソースコネクタ10とドレインコネクタ12との間の距離を決定する。その結果、半田51、52のリフロー時に、半導体チップ20がソースコネクタ10とドレインコネクタ12との間で破損することを抑制することができる。
また、本実施形態によれば、半導体装置1の厚み(第1面F1と第4面F4との距離)は、突出部12pにおけるドレインコネクタ12の厚みT12によって決定される。また、ソースコネクタ10の厚み、半導体チップ20の厚み、半田51、52の厚みの合計の厚みは、突出部12pの厚みT12pによって決定され得る。これにより、複数の半導体装置1において厚みのばらつきを抑制し、それらの厚みをほぼ均一にすることができる。
さらに、本実施形態において、第5面F5は、第4面F4と略平行である。これにより、リードフレーム100、200を略平行に押圧することによって、半田の表面張力の影響を受けることなく、ソースコネクタ10(およびゲートコネクタ11)の第1面F1をドレインコネクタ12の第4面F4および第5面F5に対して自己整合的に略平行にすることができる。従って、コネクタを露出させるための研削が不要となる。即ち、UVシートにリードフレームを吸着させる工程、半導体パッケージの上面を研削する工程、UV(Ultraviolet)を照射してUVシートをリードフレームから剥がす工程等が不要となる。これにより、UVシート貼付け機、上面研削機、UV照射機、UVシート剥し機、研削砥石、UVシート等の装置および材料が不要となる。その結果、半導体装置1の製造コストは低減し、かつ、半導体装置1の製造時間(リードタイム)が短縮される。
(第2の実施形態)
図4は、第2の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。第2の実施形態による半導体装置1は、ソースコネクタ10が半導体装置1の厚み方向の中間部分において樹脂40から突出している。即ち、半導体装置1は、所謂、ガルウィング構造を有する。第2の実施形態のその他の構成は、第1の実施形態の対応する構成と同様でよい。
図4は、第2の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。第2の実施形態による半導体装置1は、ソースコネクタ10が半導体装置1の厚み方向の中間部分において樹脂40から突出している。即ち、半導体装置1は、所謂、ガルウィング構造を有する。第2の実施形態のその他の構成は、第1の実施形態の対応する構成と同様でよい。
図5(A)および図5(B)は、第2の実施形態による半導体装置1の実装方法を示す断面図である。第2の実施形態による半導体装置1は、図5(A)に示すように、ドレインコネクタ12の第4面F4を実装基板400へ向けて実装されてもよい。この場合、ソースコネクタ10の露出部分は、第4面F4方向へ屈曲させて、実装基板400へ接続される。この場合、ソースコネクタ10の第1面F1の露出面積がドレインコネクタ12の第4面F4のそれよりも広い。従って、ソースコネクタ10からの放熱特性が良好である。
一方、第2の実施形態による半導体装置1は、図5(B)に示すように、ソースコネクタ10の第1面F1を実装基板400へ向けて実装されてもよい。この場合、ソースコネクタ10の露出部分は、第1面F1方向へ屈曲させて、実装基板400へ接続される。この場合、ドレインコネクタ12の第4面F4の露出面積がソースコネクタ10の第1面F1のそれよりも広い。従って、ドレインコネクタ12からの放熱特性が良好である。
このように、第2の実施形態による半導体装置1はガルウィング構造を有するので、ドレインコネクタ12の第4面F4またはソースコネクタ10の第1面F1のいずれを実装基板400へ向けて実装されても、ソースコネクタ10を実装基板400に接続することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1・・・半導体装置、10・・・ソースコネクタ、11・・・ゲートコネクタ、12・・・ドレインコネクタ、12p・・・突出部、20・・・半導体チップ、40・・・樹脂、51、52・・・半田、F1〜F5・・・第1面〜第5面
Claims (8)
- 第1面と該第1面の反対側にある第2面とを有する第1金属部と、
前記第1金属部の前記第2面に対向する第3面と該第3面の反対側にある第4面とを有する第2金属部であって、前記第3面から突出し前記第1金属部の前記第1面とほぼ面一かあるいは該第1面より突出する第5面を有する突出部を含む第2金属部と、
前記第1金属部の前記第2面と前記第2金属部の前記第3面との間に設けられた半導体チップと、
前記第1金属部の前記第1面および前記第2金属部の前記第4面を露出するように、前記半導体チップの周囲に設けられた樹脂とを備えた
半導体装置。 - 前記第2金属部の前記第4面と前記突出部の前記第5面との間の距離は、前記第2金属部の前記第4面と前記第1金属部の前記第1面との間の距離以上である、請求項1に記載の半導体装置。
- 前記第1金属部と前記半導体チップとの間に設けられた第1接合材と、
前記第2金属部と前記半導体チップとの間に設けられた第2接合材とをさらに備え、
前記第2金属部の前記第3面と前記突出部の前記第5面との距離は、前記第1金属部の厚み、前記半導体チップの厚み、前記第1接合材の厚みおよび前記第2接合材の厚みの合計以上である、請求項1または請求項2に記載の半導体装置。 - 前記第2金属部は、前記突出部から前記第2金属部が延伸する方向と前記第3面から前記第4面へ向かう方向とを含む面で切断した断面においてL字形状を有する、請求項1から請求項3のいずれか一項に記載の半導体装置。
- 前記第5面は、前記第4面と略平行である、請求項1から請求項4のいずれか一項に記載の半導体装置。
- 前記突出部は、前記第2金属部の端部またはコーナー部に設けられている、請求項1から請求項5のいずれか一項に記載の半導体装置。
- 第1面および該第1面の反対側にある第2面を有する第1金属部の前記第2面と第3面および該第3面の反対側にある第4面とを有する第2金属部の前記第3面との間に半導体チップを挟んだ状態で前記第1金属部および前記第2金属部を加圧し、かつ、前記第1金属部と前記半導体チップとの間の第1接合材および前記第2金属部と前記半導体チップとの間の第2接合材を加熱することを具備し、
前記第1金属部および前記第2金属部を加圧することによって、前記第2金属部の第3面から前記第1金属部ヘ向かって突出する突出部の第5面が、前記第1金属部の前記第1面とほぼ面一となるかあるいは該第1面より突出する、半導体装置の製造方法。 - 前記第5面は、前記第4面と略平行である、請求項7に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018716 | 2015-02-02 | ||
JP2015018716 | 2015-02-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016146457A true JP2016146457A (ja) | 2016-08-12 |
Family
ID=56686424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015078336A Pending JP2016146457A (ja) | 2015-02-02 | 2015-04-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016146457A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019168328A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 半導体装置の検査方法及び半導体装置の製造方法 |
JP2020155623A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社東芝 | 半導体装置 |
DE112020000344T5 (de) | 2019-02-13 | 2021-09-16 | Hitachi Astemo, Ltd. | Halbleitervorrichtung |
-
2015
- 2015-04-07 JP JP2015078336A patent/JP2016146457A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019168328A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 半導体装置の検査方法及び半導体装置の製造方法 |
DE112020000344T5 (de) | 2019-02-13 | 2021-09-16 | Hitachi Astemo, Ltd. | Halbleitervorrichtung |
US11929307B2 (en) | 2019-02-13 | 2024-03-12 | Hitachi Astemo, Ltd. | Plurality of lead frames for cooling a power device |
JP2020155623A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社東芝 | 半導体装置 |
JP7186645B2 (ja) | 2019-03-20 | 2022-12-09 | 株式会社東芝 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11658098B2 (en) | Leadframe package with side solder ball contact and method of manufacturing | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
KR20080073735A (ko) | 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법 | |
JP2013197209A (ja) | 半導体装置及びその製造方法 | |
US9786583B2 (en) | Power semiconductor package device having locking mechanism, and preparation method thereof | |
JP2006202976A (ja) | 樹脂封止型半導体装置およびリードフレーム | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
JP2007036013A (ja) | 回路装置およびその製造方法 | |
US20150069598A1 (en) | Heat dissipation connector and method of manufacturing same, semiconductor device and method of manufacturing same, and semiconductor manufacturing apparatus | |
JP4413054B2 (ja) | 混成集積回路装置の製造方法 | |
JP2005191148A (ja) | 混成集積回路装置およびその製造方法 | |
JP2005191146A (ja) | 混成集積回路装置の製造方法 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JP2008270661A (ja) | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 | |
US20200294895A1 (en) | Semiconductor device | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP4695672B2 (ja) | 半導体装置 | |
RU180845U1 (ru) | Выводная рамка пластикового корпуса мощного полупроводникового прибора | |
JP2009158825A (ja) | 半導体装置 | |
JP2007081232A (ja) | 半導体装置の製造方法 | |
JP4326385B2 (ja) | 半導体装置 | |
JP2013175795A5 (ja) | ||
JP2013175795A (ja) | リードフレームの製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 |