JP2013175795A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP2013175795A
JP2013175795A JP2013123951A JP2013123951A JP2013175795A JP 2013175795 A JP2013175795 A JP 2013175795A JP 2013123951 A JP2013123951 A JP 2013123951A JP 2013123951 A JP2013123951 A JP 2013123951A JP 2013175795 A JP2013175795 A JP 2013175795A
Authority
JP
Japan
Prior art keywords
element mounting
mounting portion
lead frame
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013123951A
Other languages
English (en)
Other versions
JP2013175795A5 (ja
Inventor
Tetsutsugu Hiratsuka
哲嗣 平塚
Yoshitoki Kajiwara
義節 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2013123951A priority Critical patent/JP2013175795A/ja
Publication of JP2013175795A publication Critical patent/JP2013175795A/ja
Publication of JP2013175795A5 publication Critical patent/JP2013175795A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】封止樹脂充填時に封止樹脂が素子搭載部の裏面とモールド金型との間に流れ込んで薄バリが発生するのを防止して高い放熱効果を図ることが可能なパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームの製造方法を提供する。
【解決手段】半導体チップ11を載せる素子搭載部12が封止樹脂13の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置10に使用するリードフレーム18の製造方法において、露出している素子搭載部12の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁14を設けた。
【選択図】図1

Description

本発明は、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板(ヒートシンク)タイプの半導体装置に使用するリードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法に関する。
半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置では、素子搭載部の裏面をモールド金型に押し当てて封止樹脂を充填するときに、封止樹脂が素子搭載部の裏面とモールド金型との間に流れ込み、素子搭載部の裏面側に薄バリが発生している。このため、素子搭載部の露出部の実効的な面積が減少して放熱効果が低下するという問題が生じている。
そこで、素子搭載部の外周部に素子搭載部(パッド)中央部よりも厚みの薄い薄肉部を形成して、封止樹脂の充填時に封止樹脂が薄肉部に載り易くして素子搭載部の裏面とモールド金型との間に封止樹脂が流れ込み難くしている(例えば、特許文献1参照)。また、素子搭載部の裏面側にリング状の溝を形成し、封止樹脂の充填時に素子搭載部の裏面とモールド金型との間に進入した封止樹脂をこの溝内に流入させることで、封止樹脂の注入圧力を逃がし封止樹脂が溝を越えて進入するのを防止して薄バリの発生を一定範囲内に抑え、素子搭載部の露出部の実効的な面積を確保している(例えば、特許文献2参照)。
特開2001−345414号公報 特開2004−207759号公報
ここで、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出している半導体装置用のリードフレームにおいては、素子搭載部を金型で打ち抜く際に、数μm(10〜20μm程度)の反りが発生し、特許文献1、2に記載された発明では、素子搭載部の裏面をモールド金型に押し当てて封止樹脂を充填するときに素子搭載部裏面の縁部側がモールド金型に対して浮き上がる。このため、封止樹脂が素子搭載部の裏面とモールド金型との間に容易に流れ込み、素子搭載部の裏面側に薄バリが発生するという問題が生じる。
本発明はかかる事情に鑑みてなされたもので、封止樹脂充填時に封止樹脂が素子搭載部の裏面とモールド金型との間に流れ込んで薄バリが発生するのを防止して高い放熱効果を図ることが可能なパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法を提供することを目的とする。
前記目的に沿う本発明に係るリードフレームは、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームにおいて、前記素子搭載部の露出面周囲に突出壁を設けている。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
前記目的に沿う本発明に係るリードフレームの製造方法は、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームの製造方法において、
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲であることが好ましい。
本発明に係るリードフレームの製造方法において、前記リードフレームはパッドタイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)前記素子搭載部の打ち抜き形成時、2)前記素子搭載部の打ち抜き形成後の反り矯正時、3)前記素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なうことができる。
本発明に係るリードフレームの製造方法において、前記リードフレームは放熱板タイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
前記目的に沿う本発明に係る半導体装置は、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置において、露出している前記素子搭載部の露出面周囲に突出壁を設けている。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
また、前記素子搭載部は平面視して該半導体装置の中央にあって、その周囲に該素子搭載部に載った前記半導体チップの電極パッドのそれぞれにボンディングワイヤによって連結されたリードが配置されている構成とすることができる。
前記目的に沿う本発明に係る半導体装置の製造方法は、半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置の製造方法において、
前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けてパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に前記封止樹脂の進入を防止する突出壁を設ける。
ここで、前記突出壁の高さは0.5〜10μm、幅は5〜50μmの範囲とすることが好ましい。
本発明に係る半導体装置の製造方法において、前記半導体装置はパッドタイプであって、前記突出壁の形成は、1)前記素子搭載部の打ち抜き形成時、2)前記素子搭載部の打ち抜き形成後の反り矯正時、3)前記素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なうことができる。
本発明に係る半導体装置の製造方法において、前記半導体装置は放熱板タイプであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なうことができる。
請求項1、2記載のリードフレーム、請求項3〜6記載のリードフレームの製造方法、請求項7〜9記載の半導体装置、請求項10〜13記載の半導体装置の製造方法においては、素子搭載部(パッドまたは放熱板)の裏面をモールド金型に押し当てた際に突出壁の頂部がモールド金型に当接するので、封止樹脂充填時に注入された封止樹脂をこの突出壁で堰止めて封止樹脂が素子搭載部の裏面とモールド金型との間に流れ込むのを阻止することができ、素子搭載部の裏面に封止樹脂の薄バリが発生するのを防止することが可能になる。その結果、素子搭載部の露出部の実効的な面積が確保されて、高い放熱効果を図ることが可能となる。
特に、請求項2記載のリードフレーム、請求項4記載のリードフレームの製造方法においては、突出壁の高さが0.5〜10μm、幅が5〜50μmの範囲であるので、露出している素子搭載部に突出壁が設けられても、リードフレームの取り扱いに問題は生じない。
請求項8記載の半導体装置、請求項11記載の半導体装置の製造方法においては、突出壁の高さが0.5〜10μm、幅が5〜50μmの範囲であるので、露出している素子搭載部に突出壁が設けられても、半導体装置の取り扱いに問題は生じない。
請求項9記載の半導体装置においては、封止樹脂の流入を容易にして封止樹脂の充填を一様に行なうことができ、突出壁で封止樹脂を堰止めることができる。
請求項5、6記載のリードフレームの製造方法、請求項12、13記載の半導体装置の製造方法においては、各工程の処理内容を考慮して最適な時期に素子搭載部に突出壁を形成することができる。
本発明の第1の実施の形態に係る半導体装置の断面図である。 同半導体装置に使用するリードフレームの平面図である。 同半導体装置の素子搭載部の裏面に突出壁を形成する方法を示す説明図である。 本発明の第2の実施の形態に係る半導体装置の断面図である。 同半導体装置に使用するリードフレームの平面図である。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図1に示すように、本発明の第1の実施の形態に係る半導体装置10はパッドを有するタイプであって、半導体チップ11を載せる素子搭載部(パッド)12が封止樹脂13の裏面から露出して、露出している素子搭載部12の裏面(露出面)の周囲に突出壁14が設けられている。ここで、突出壁14の高さHは0.5〜10μm、幅Wは5〜50μmの範囲に形成されている。また、素子搭載部12は平面視して半導体装置10の中央にあって、その周囲に素子搭載部12に載った半導体チップ11の電極パッド15のそれぞれにボンディングワイヤ16によって連結されたリード17が配置されている。
素子搭載部12の裏面の周囲に突出壁14を設けることにより、素子搭載部12の裏面をモールド金型に押し当てた際に、突出壁14の頂部をモールド金型に密接させることができる。これにより、封止樹脂充填時に注入された封止樹脂13はこの突出壁14で堰止められ、封止樹脂13が素子搭載部12の裏面とモールド金型との間に流れ込むのが阻止される。その結果、素子搭載部12の裏面に封止樹脂13の薄バリが発生するのが防止される。そして、素子搭載部12の裏面に封止樹脂13の薄バリが発生しないことから、素子搭載部12裏面の露出部の実効的な面積が確保されて高い放熱効果を得ることができる。
なお、突出壁14の高さおよび幅を規定することによって、突出壁14が素子搭載部12の裏面に設けられても、半導体装置10の取り扱いに問題は生じない。
続いて、本発明の第1の実施の形態に係る半導体装置10の製造方法について説明する。
先ず、図2に示すように、リードフレーム18を、例えば、銅等の金属シートの打ち抜きにより形成する。リードフレーム18は、中央に配置された素子搭載部12と、その周囲に放射状に配置された複数のリード17と、中央の素子搭載部12の角部を周囲から支持するサポートバー19と、各リード17を連結している枠部(図示せず)とを有している。
ここで、突出壁14は、例えば、図3に示すように、素子搭載部12の打ち抜き形成時に、素子搭載部12を載せるダイ20に矩形溝21を設けてパンチガイド22でガイドされたパンチ23で素子搭載部12を押圧することによって形成される。なお、矩形溝21の深さは0.5〜10μm、幅は5〜50μmの範囲で形成されている。その後、リードフレーム18の素子搭載部12にはめっき処理が施された後にディプレス加工される。
そして、リードフレーム18の素子搭載部12に半導体チップ11を、例えば、銀ペースト等の金属ペーストを用いて固定する。次に、半導体チップ11の電極パッド15とリード17のインナーリード部24との間をボンディングワイヤ16で接続する。続いて、図示しないモールド金型内に半導体チップ11が搭載されたリードフレーム18を配置し、素子搭載部12の裏面の周囲に形成された突出壁14の頂部がモールド金型の下型内面に密接するようにセットする。そして、封止樹脂(例えば、熱硬化性樹脂)13をモールド金型内に注入し、半導体チップ11、ボンディングワイヤ16、およびインナーリード部20を封止樹脂13で封止する。ここで突出壁14の頂部がモールド金型の下型内面に密接しているので、注入された封止樹脂13はこの突出壁14で堰止められ、封止樹脂13が素子搭載部12の裏面とモールド金型との間に流れ込むのが阻止される。封止が終了すると、リード17を連結している枠部を除去し、リード17のアウターリード部25を回路基板に実装し易い形に曲げる。これによって半導体装置10の製造が完了する。
図4に示すように、本発明の第2の実施の形態に係る半導体装置26は放熱板を有するタイプであって、放熱板からなる素子搭載部27が封止樹脂13の裏面から露出して、露出している素子搭載部27の裏面(露出面)の周囲に突出壁28が設けられている。ここで、突出壁28の高さは0.5〜10μm、幅は5〜50μmの範囲に形成されている。また、素子搭載部27は平面視して半導体装置26の中央にあって、その周囲に素子搭載部27に載った半導体チップ11の電極パッド15のそれぞれにボンディングワイヤ29によって連結されたリード30が配置されている。
素子搭載部27の裏面の周囲に突出壁28を設けることにより、素子搭載部27の裏面をモールド金型に押し当てた際に、突出壁28の頂部をモールド金型に密接させることができる。これにより、封止樹脂充填時に注入された封止樹脂13はこの突出壁28で堰止められ、封止樹脂13が素子搭載部27の裏面とモールド金型との間に流れ込むのが阻止される。その結果、素子搭載部27の裏面に封止樹脂13の薄バリが発生するのが防止される。そして、素子搭載部27の裏面に封止樹脂13の薄バリが発生しないことから、素子搭載部27の裏面の露出部の実効的な面積が確保されて高い放熱効果を得ることができる。
なお、突出壁28の高さおよび幅を規定することによって、突出壁28が素子搭載部27の裏面に設けられても、半導体装置26の取り扱いに問題は生じない
続いて、本発明の第2の実施の形態に係る半導体装置26の製造方法について説明する。図5に示すように、半導体装置26に用いるリードフレーム31は、素子搭載部27と、中央部に素子搭載部27を収容する空間部33が設けられ、空間部33の周囲に放射状に配置された複数のリード30、空間部33の各隅部に先部が突出するように放射状に配置されたサポートバー32、および各リード30およびサポートバー32を連結している枠部(図示せず)とを備えたリード部34とを有している。従って、先ず、熱伝導性のよい金属(例えば、銅または銅合金)からなって比較的厚みの厚いシート材から素子搭載部27を打ち抜きにより形成する。このとき、素子搭載部27の各角部にはかしめ部35を同時に形成する。なお、かしめ部35は、素子搭載部27を打ち抜き形成する工程とは別の工程で形成することもできる。
ここで、突出壁28は、素子搭載部27の打ち抜き形成時に、素子搭載部27を載せるダイに矩形溝を設けてパンチガイドでガイドされたパンチで素子搭載部27を押圧することによって形成される。また、突出壁28の形成には、図3に示すパンチ機構と実質的に同様のパンチ機構を使用することができ、矩形溝21の深さは0.5〜10μm、幅は5〜50μmの範囲で形成されている。素子搭載部27は打ち抜き後に必要に応じて反り矯正が行なわれ、更にめっき処理が施される。
また、銅または銅合金からなり素子搭載部27を形成したものとは異なるシート材からリード部34を打ち抜きにより形成する。このとき、各サポートバー32の先部にかしめ部35を同時に形成する。そして、リード部34の空間部33内に素子搭載部27を配置して、サポートバー32の先部のかしめ部35と素子搭載部27の角部のかしめ部35とをかしめ接合する。これによって、リードフレーム31の製作が完了する。
なお、素子搭載部27に半導体チップ11を固定して半導体装置26を製造する方法は、第1の実施の形態の半導体装置10の製造方法と実質的に同一なので、説明は省略する。
以上、本発明を、実施の形態を参照して説明してきたが、本発明は何ら上記した実施の形態に記載した構成に限定されるものではなく、特許請求の範囲に記載されている事項の範囲内で考えられるその他の実施の形態や変形例も含むものである。
例えば、第1の実施の半導体装置の製造方法においては、突出壁の形成を素子搭載部の打ち抜き形成時に行なったが、素子搭載部の打ち抜き形成後に反り矯正を行なう時、または素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なうこともできる。
また、第2の実施の半導体装置の製造方法において、突出壁の形成を放熱板の打ち抜き形成後の反り矯正の時期に合わせて行なってもよい。
なお、放熱板タイプの半導体装置において、素子搭載部は放熱板と同じものであるほか、別の放熱材を素子搭載板の下に接合、貼着されたものも含む。
また、近年、多ピンリードフレームで多く見られるように、素子搭載部が正方形や一定の矩形を有していない場合、素子搭載部は平面視して半導体装置の中央よりずれているものもあるが、そのようなものにも本発明は適用可能である。
10:半導体装置、11:半導体チップ、12:素子搭載部、13:封止樹脂、14:突出壁、15:電極パッド、16:ボンディングワイヤ、17:リード、18:リードフレーム、19:サポートバー、20:ダイ、21:矩形溝、22:パンチガイド、23:パンチ、24:インナーリード部、25:アウターリード部、26:半導体装置、27:素子搭載部、28:突出壁、29:ボンディングワイヤ、30:リード、31:リードフレーム、32:サポートバー、33:空間部、34:リード部、35:かしめ部

Claims (3)

  1. 半導体チップを載せる素子搭載部が封止樹脂の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置に使用するリードフレームの製造方法において、
    前記素子搭載部の成形時に、該素子搭載部を載せるダイに矩形溝を設けて、パンチガイドでガイドされたパンチで前記素子搭載部を押圧することによって、前記素子搭載部の露出面周囲に樹脂封止時に薄バリの発生を防止する矩形の突出壁を設けることを特徴とするリードフレームの製造方法。
  2. 請求項1記載のリードフレームの製造方法において、前記リードフレームはパッドタイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)前記素子搭載部の打ち抜き形成時、2)前記素子搭載部の打ち抜き形成後の反り矯正時、3)前記素子搭載部のめっき後のディプレス加工時のいずれかの時期に行なわれることを特徴とするリードフレームの製造方法。
  3. 請求項1記載のリードフレームの製造方法において、前記リードフレームは放熱板タイプの前記半導体装置に使用するものであって、前記突出壁の形成は、1)放熱板からなる前記素子搭載部の打ち抜き時、2)前記素子搭載部の打ち抜き形成後に別工程で反り矯正を行なう時のいずれかの時期に行なわれることを特徴とするリードフレームの製造方法。
JP2013123951A 2013-06-12 2013-06-12 リードフレームの製造方法 Pending JP2013175795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013123951A JP2013175795A (ja) 2013-06-12 2013-06-12 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013123951A JP2013175795A (ja) 2013-06-12 2013-06-12 リードフレームの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011221123A Division JP2012004605A (ja) 2011-10-05 2011-10-05 リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013175795A true JP2013175795A (ja) 2013-09-05
JP2013175795A5 JP2013175795A5 (ja) 2013-10-17

Family

ID=49268363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013123951A Pending JP2013175795A (ja) 2013-06-12 2013-06-12 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2013175795A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170016283A (ko) 2015-08-03 2017-02-13 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302736A (ja) * 1993-04-14 1994-10-28 Nec Corp 半導体装置用リードフレームの製造方法および半導体装置
JPH11150216A (ja) * 1997-11-19 1999-06-02 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2001177035A (ja) * 1999-12-15 2001-06-29 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2001185671A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JP2004351485A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 金属の加工法および加工成形品
JP2005153014A (ja) * 2003-11-05 2005-06-16 Amada Co Ltd 突起部形成方法およびその方法に用いる金型

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302736A (ja) * 1993-04-14 1994-10-28 Nec Corp 半導体装置用リードフレームの製造方法および半導体装置
JPH11150216A (ja) * 1997-11-19 1999-06-02 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2001177035A (ja) * 1999-12-15 2001-06-29 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2001185671A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JP2004351485A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 金属の加工法および加工成形品
JP2005153014A (ja) * 2003-11-05 2005-06-16 Amada Co Ltd 突起部形成方法およびその方法に用いる金型

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170016283A (ko) 2015-08-03 2017-02-13 에스아이아이 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CN106409694A (zh) * 2015-08-03 2017-02-15 精工半导体有限公司 半导体装置及其制造方法
TWI689063B (zh) * 2015-08-03 2020-03-21 日商艾普凌科有限公司 半導體裝置及其製造方法
CN106409694B (zh) * 2015-08-03 2020-08-25 艾普凌科有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2017139290A (ja) 樹脂封止型半導体装置
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008270661A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2013175795A (ja) リードフレームの製造方法
JP2013175795A5 (ja)
JP2016146457A (ja) 半導体装置およびその製造方法
US9147646B2 (en) Lead frame, method for manufacturing lead frame and semiconductor device using same
JP2006005281A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2012004605A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP6494465B2 (ja) 半導体装置の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP5167543B2 (ja) 放熱板付きリードフレームおよびその製造方法
JP2011210893A (ja) 半導体装置及びリードフレーム
JP5772306B2 (ja) モールドパッケージの製造方法
JP2017059775A (ja) 半導体装置、リードフレームおよびその製造方法
JP4735249B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP6332053B2 (ja) 半導体装置及びその製造方法
JP5981673B1 (ja) 電子部品
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150428