KR20170016283A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20170016283A
KR20170016283A KR1020160093431A KR20160093431A KR20170016283A KR 20170016283 A KR20170016283 A KR 20170016283A KR 1020160093431 A KR1020160093431 A KR 1020160093431A KR 20160093431 A KR20160093431 A KR 20160093431A KR 20170016283 A KR20170016283 A KR 20170016283A
Authority
KR
South Korea
Prior art keywords
island
punch
semiconductor chip
resin
lead
Prior art date
Application number
KR1020160093431A
Other languages
English (en)
Inventor
신야 구보타
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20170016283A publication Critical patent/KR20170016283A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

방열성이 양호한 반도체 장치의 제조 방법으로서, 반도체칩을 올려놓는 아일랜드를 성형하는 성형 금형이 이너 펀치(10)와 펀치 가이드(11)와 아우터 펀치(12)로 이루어지고, 성형 금형을 눌러 아일랜드의 오목부(14)와 돌출벽(8)과 박육부(9)를 형성한다. 상기 아일랜드의 이면은 노출시켜, 아일랜드의 표면 및 측면, 박육부, 반도체칩, 이너 리드 및 와이어를 수지에 의해 봉지한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체칩을 올려놓는 아일랜드의 이면이 봉지 수지로부터 노출되는 반도체 장치 및 그 제조 방법에 관한 것이다.
통상, 반도체칩을 놓는 아일랜드의 이면이 봉지 수지로부터 노출되어 있는 고방열 타입의 반도체 장치에서는, 소자 탑재부의 이면을 봉지 금형에 눌러 봉지 수지를 충전할 때에, 봉지 수지가 소자 탑재부의 이면과 봉지 금형 사이에 흘러들어가, 아일랜드의 이면측에 플래시 버(flash burr)가 발생하는 일이 있다. 이 경우, 아일랜드의 이면측의 노출부의 실효적인 면적이 감소하여 방열 효과가 저하된다고 하는 문제가 발생한다.
그래서, 아일랜드의 이면측에 오목형(도려냄)과 아일랜드 이면의 돌출벽을 형성함으로써, 봉지시의 돌출벽의 하측 금형으로의 가압을 향상시켜, 아일랜드의 이면부의 중앙부까지의 플래시 버의 침입을 막는 대책을 강구하고 있다(예를 들면, 특허 문헌 1 참조).
일본국 특허 공개 2013-175795호 공보
그러나, 특허 문헌 1에 나타내는 바와 같이, 아일랜드의 이면측에 오목형(도려냄)을 형성함으로써, 아일랜드의 이면으로의 플래시 버의 침입을 어느 정도 억제하는 것은 가능하나, 완전히 억제되는 것은 아니다. 또, 오목형의 형상에 의해서는, 수지 버 제거 공정에 있어서 오목부에 들어간 수지 버를 충분히 제거하지 못해, 기판 실장시에 수지 버가 기인이 되는 보이드가 발생해, 방열 특성이 저하될 가능성이 있었다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 아일랜드 이면으로의 플래시 버 부착을 방지하는 반도체 장치의 제조 방법을 제공하는 것을 과제로 하는 것이다.
상기 과제 해결을 위해서 이하의 수단을 이용했다.
우선, 반도체칩을 올려놓는 아일랜드의 이면이 봉지 수지로부터 노출되는 반도체 장치의 제조 방법에 있어서, 상기 아일랜드와 이너 리드와 아우터 리드로 이루어지는 리드 프레임을 성형하는 공정과, 상기 아일랜드 상에 반도체칩을 올려놓는 공정과, 상기 반도체칩과 상기 이너 리드를 와이어를 통해 접속하는 공정과, 상기 아일랜드와 상기 반도체칩과 상기 이너 리드와 와이어를 수지 봉지하는 공정으로 이루어지고, 상기 리드 프레임을 성형하는 공정은, 아일랜드가 되는 시트재를 다이에 두고, 이너 펀치와 펀치 가이드와 아우터 펀치로 이루어지는 성형 금형을 시트재에 눌러 이너 펀치와 접촉하는 오목부와, 펀치 가이드와 접촉하는 돌출벽과, 아우터 펀치와 접촉하는 박육부를 동시에 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법으로 했다.
또, 상기 리드 프레임을 성형하는 공정에 있어서, 상기 이너 펀치와 상기 펀치 가이드의 단차가 가변인 성형 금형을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법으로 했다.
또, 상기 리드 프레임을 성형하는 공정에 있어서, 상기 이너 펀치와 상기 아우터 펀치의 간격이 가변인 성형 금형을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법으로 했다.
또, 상기 수지 봉지하는 공정에 있어서, 금형 내의 캐비티의 중앙에 게이트와, 상기 캐비티의 중앙보다 하방에 상기 박육부를 설치하고, 상기 게이트로부터 수지 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법으로 했다.
상기 수단을 이용함으로써, 아일랜드의 이면측에 발생하는 플래시 버를 억제해, 아일랜드의 노출부의 실효적인 면적이 확보되어, 높은 방열 특성을 얻을 수 있다.
도 1은 본 발명의 제1의 실시형태에 따른 반도체 장치의 단면도이다.
도 2는 본 발명의 제1의 실시형태에 따른 반도체 장치에 사용하는 리드 프레임(아일랜드)의 제조 공정을 나타내는 측면도이다.
도 3은 본 발명의 제1의 실시형태에 따른 반도체 장치의 (투과) 평면도이다.
도 4는 본 발명의 제1의 실시형태에 따른 반도체 장치의 이면도이다.
이하, 본 발명을 실시하기 위한 형태를 도면에 의거해 설명한다.
도 1은, 본 발명의 제1의 실시형태에 따른 반도체 장치의 단면도이다.
반도체칩(2)이 아일랜드(7) 상에 올려놓아지고, 반도체칩(2) 상의 전극(도시하지 않음)은 와이어(3)를 통해 이너 리드(5)와 전기적으로 접속되어 있다. 아일랜드(7), 반도체칩(2), 와이어(3)는 봉지 수지(4)에 의해서 덮여 있다. 그리고, 방열성을 향상시키기 위해서 아일랜드(7)의 이면은 봉지 수지(4)로부터 노출되어 있다. 이너 리드(5)로부터 연신된 아우터 리드(6)도 또한 봉지 수지(4)로부터 노출되어, 그 단부가 배선 기판 등에 접속된다.
여기서, 본 발명의 반도체 장치(1)의 특징으로 하는 바는, 아일랜드(7)는, 이면의 주위의 전체 둘레에 걸쳐 하방으로 돌출하는 돌출벽(8)과 그것에 둘러싸인 오목부(14)를 가짐과 더불어, 아일랜드(7)의 측면의 상단부에 측방으로 돌출하는 박육부(9)를 갖는 점이다. 아일랜드(7)의 표면과 박육부(9)의 상면은 동일한 높이이며, 평면을 형성하고 있다. 돌출벽(8)은, 그 높이가 0.05~0.10mm, 폭은 0.05~0.20mm의 범위에서 제어 가능하다. 아일랜드(7)의 이면의 주위에 이와 같은 높이를 갖는 돌출벽(8)을 설치함으로써, 아일랜드(7) 상에 올려놓아진 반도체칩(2)을 수지 봉지할 때에 돌출벽(8)이 수지 봉지용 하측 금형(도시하지 않음)에 가압되어, 이하의 이유에 의해 봉지 수지의 침수를 막아 플래시 버의 발생을 억제하는 것이 가능해진다.
즉, 본 발명에서는 아일랜드(7)의 측면의 상단부에 측방으로 돌출하는 박육부(9)가 설치되어 있고, 이 박육부(9)는 수지 봉지시에 아일랜드(7)를 하측 금형에 누른다고 하는 역할을 발휘한다. 도시되어 있지 않지만, 수지를 주입하는 게이트는 상측 금형과 하측 금형에 의해서 형성되는 캐비티의 종방향의 중앙 부근에 설치되고, 여기에서부터 주위의 금형을 향해 수지가 공급된다. 아일랜드(7)의 박육부(9)는 상기 중앙 부근보다도 하방에 있기 때문에 박육부(9)의 상방의 수지 체적이 하방의 수지 체적에 비해 훨씬 크고, 아일랜드(7)를 하측 금형에 누르므로, 돌출벽(8)의 아래를 지나 오목부(14)로 수지가 침입하는 것을 방지하게 된다.
이상 설명한 바와 같이, 본 발명에서는, 아일랜드의 주위의 하단부에 하방으로 돌출하는 돌출벽과 그것에 둘러싸인 오목부를 설치함과 더불어 아일랜드(7)의 주위의 상단부에 측방으로 돌출하는 박육부가 설치되어 있으므로, 아일랜드(7)의 이면에 플래시 버가 발생하는 것을 억제해, 노출부의 실효 면적이 축소될 우려를 줄여, 높은 방열성을 확보할 수 있다.
도 2는, 반도체 장치의 아일랜드부의 성형 공정을 나타내는 측면도이다.
여기에서는, 도 1에 나타내는 아일랜드(7)를 상하 반대로 도시하고 있다. 아일랜드(7)의 두께를 과장하여 그리고 있다. 다이(13)의 평탄면 상에 아일랜드의 재료인 구리 또는 구리 합금으로 이루어지는 시트재를, 아일랜드(7)의 반도체칩 재치면이 아래가 되도록 두고, 아일랜드(7)의 이면은 성형 금형에 의해서 성형되어 있다. 성형 금형은 이너 펀치(10)와 펀치 가이드(11)와 아우터 펀치(12)로 이루어지고, 이너 펀치(10)에 의해서 아일랜드(7)의 이면에 오목부(14)가 형성된다. 이너 펀치(10)의 양단에는 펀치 가이드(11)가 설치되고, 이에 의해서 돌출벽(8)의 높이가 결정되고, 펀치 가이드(11)의 외측에 설치된 아우터 펀치(12)에 의해서 박육부(9)가 형성된다.
즉, 오목부(14)가 이너 펀치(10)와 접촉하고, 돌출벽(8)이 펀치 가이드(11)와 접촉하고, 박육부(9)가 아우터 펀치(12)와 접촉하도록 성형된다. 본 발명에서는 이너 펀치(10)와 아우터 펀치(12)의 양방으로부터 아일랜드(7)가 눌리기 때문에 펀치 가이드(11)에는 대량의 구리 부재가 밀려 올라오게 된다. 이 때문에, 돌출벽(8)은 최대 0.10mm까지의 높이로 하는 것이 가능한 것, 그리고, 이 돌출벽(8)과 동시에 형성된 박육부(9)의 존재에 의해서 수지 봉지시에 봉지 수지의 침입을 막아 플래시 버의 발생을 억제하는 것이 가능해진다.
또한, 성형 금형의 이너 펀치(10)와 펀치 가이드(11)와 아우터 펀치(12)의 상호 높이와 성형 금형의 시트재로의 누름압의 조정에 의해, 오목부(14)의 깊이와 돌출벽(8)의 높이와 박육부(9) 두께를 조정하는 것이 가능해진다. 여기서, 이용하는 성형 금형은 이너 펀치(10)와 펀치 가이드(11)의 단차를 가변으로 하고, 또, 이너 펀치(10)와 아우터 펀치(12)의 간격을 가변으로 할 수 있고, 이에 의해, 원하는 높이와 폭의 돌출벽을 얻을 수 있다.
또, 은 도금을 실시한 구리 또는 구리 합금으로 이루어지는 시트재로부터 이너 리드(5), 아우터 리드(6), 아일랜드(7)를 펀칭에 의해 형성한다. 아일랜드(7)는 펀칭 후에 디프레스 가공을 행한다. 아일랜드(7)는 펀칭 후에 필요에 따라서 휨 교정을 행한다. 시트재를 디프레스 가공 후에 프레임 사이즈로 컷하고, 리드 프레임의 제작이 완료된다.
도 3은, 본 발명의 제1의 실시형태에 따른 반도체 장치의 투시 평면도이다. 아일랜드(7) 상에는, 도전성 또는 절연성 접합막을 통해 반도체칩(2)이 올려놓아지고, 반도체칩(2) 상의 전극(도시하지 않음)은 금(Au)이나 구리(Cu)로 이루어지는 와이어(3)를 통해 이너 리드(5)와 전기적으로 접속되어 있다. 아일랜드(7), 반도체칩(2), 와이어(3)는 봉지 수지(4)에 의해서 덮여 있다. 이너 리드(5)로부터 연신된 아우터 리드(6)는 봉지 수지(4)로부터 노출되어, 그 단부가 배선 기판 등에 접속되는 구성이다. 또, 박육부(9)는 아일랜드(7)의 전체 주위에 설치됨으로써 봉지 수지(4)와 아일랜드(7)의 접촉 면적을 증가시켜, 밀착성을 향상시킴으로써 아일랜드(7)가 봉지 수지(4)로부터 빠지는 것을 방지한다고 하는 역할도 발휘하고 있다.
도 4는, 본 발명의 제1의 실시형태에 따른 반도체 장치의 이면도이다.
봉지 수지(4)의 측면으로부터 복수의 아우터 리드(6)가 나와, 봉지 수지의 중앙 영역에는 전체 주위에 돌출벽(8)을 설치한 아일랜드(7)가 배치되어 있다. 이 아일랜드(7) 이면의 오목부(14)는 노출되어 있어, 높은 방열성을 확보할 수 있게 되어 있다.
1:반도체 장치
2:반도체칩
3:와이어
4:봉지 수지
5:이너 리드
6:아우터 리드
7:아일랜드
8:돌출벽
9:박육부
10:이너 펀치
11:펀치 가이드
12:아우터 펀치
13:다이
14:오목부

Claims (5)

  1. 반도체칩을 올려놓는 아일랜드의 이면이 봉지 수지로부터 노출되어 있는 반도체 장치의 제조 방법에 있어서,
    아일랜드와 이너 리드와 아우터 리드로 이루어지는 리드 프레임을 성형하는 공정과,
    상기 아일랜드 상에 반도체칩을 올려놓는 공정과,
    상기 반도체칩과 상기 이너 리드를 와이어를 통해 접속하는 공정과,
    상기 아일랜드, 상기 반도체칩, 상기 이너 리드 및 상기 와이어를 수지 봉지하는 공정으로 이루어지고,
    상기 리드 프레임을 성형하는 공정은, 아일랜드가 되는 시트재를 다이에 두고, 이너 펀치와 펀치 가이드와 아우터 펀치로 이루어지는 성형 금형을 눌러 상기 이너 펀치와 접촉하는 오목부와, 상기 펀치 가이드와 접촉하는 돌출벽과, 상기 아우터 펀치와 접촉하는 박육부를 동시에 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 리드 프레임을 성형하는 공정에 있어서, 상기 이너 펀치와 상기 펀치 가이드의 단차가 가변인 성형 금형을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 1에 있어서,
    상기 리드 프레임을 성형하는 공정에 있어서, 상기 이너 펀치와 상기 아우터 펀치의 간격이 가변인 성형 금형을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 청구항 1에 있어서,
    상기 수지 봉지하는 공정에 있어서, 금형 내의 캐비티의 중앙에 게이트와, 상기 캐비티의 중앙보다 하방에 상기 박육부를 설치하고, 상기 게이트로부터 수지 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체칩을 올려놓는 아일랜드의 이면이 봉지 수지로부터 노출되어 있는 반도체 장치로서,
    이면의 주위에 하방으로 돌출하고 있는 돌출벽과 상기 돌출벽에 둘러싸인 오목부를 갖고, 주위의 상단부에 측방으로 돌출하는 박육부를 갖는 아일랜드와,
    상기 아일랜드의 표면에 올려놓아진 반도체칩과,
    상기 반도체칩과 와이어에 의해 접속된 이너 리드와,
    상기 이너 리드로부터 연신된 아우터 리드와,
    상기 아일랜드의 이면은 노출시키고, 상기 아일랜드의 표면 및 측면, 상기 박육부, 상기 반도체칩, 상기 이너 리드 및 상기 와이어를 봉지하고 있는 수지를 갖는 반도체 장치.
KR1020160093431A 2015-08-03 2016-07-22 반도체 장치 및 그 제조 방법 KR20170016283A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-153577 2015-08-03
JP2015153577A JP6494465B2 (ja) 2015-08-03 2015-08-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20170016283A true KR20170016283A (ko) 2017-02-13

Family

ID=57987274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160093431A KR20170016283A (ko) 2015-08-03 2016-07-22 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20170040186A1 (ko)
JP (1) JP6494465B2 (ko)
KR (1) KR20170016283A (ko)
CN (1) CN106409694B (ko)
TW (1) TWI689063B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059765B2 (ja) * 2018-04-06 2022-04-26 株式会社デンソー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175795A (ja) 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JP2995119B2 (ja) * 1992-02-17 1999-12-27 アピックヤマダ株式会社 パワートランジスタ用リードフレームの製造方法
JP2546129B2 (ja) * 1993-04-14 1996-10-23 日本電気株式会社 半導体装置用リードフレームの製造方法
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
JP5089184B2 (ja) * 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
US20130069955A1 (en) * 2009-05-29 2013-03-21 David Tristram Hierarchical Representation of Time
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2013069955A (ja) * 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体装置、半導体装置の製造方法およびリードフレーム
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9620438B2 (en) * 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175795A (ja) 2013-06-12 2013-09-05 Mitsui High Tec Inc リードフレームの製造方法

Also Published As

Publication number Publication date
US20170040186A1 (en) 2017-02-09
TWI689063B (zh) 2020-03-21
JP2017034130A (ja) 2017-02-09
TW201707165A (zh) 2017-02-16
JP6494465B2 (ja) 2019-04-03
CN106409694B (zh) 2020-08-25
CN106409694A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
US7410834B2 (en) Method of manufacturing a semiconductor device
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
CN102714201B (zh) 半导体封装和方法
TWI611539B (zh) 半導體裝置及其製造方法
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP5554691B2 (ja) Ｌｅｄチップ実装用基板の金型、及び、ｌｅｄチップ実装用基板の製造方法
US20190214334A1 (en) Semiconductor device and method for manufacturing the same
JP2007036013A (ja) 回路装置およびその製造方法
KR20170016283A (ko) 반도체 장치 및 그 제조 방법
JP6856199B2 (ja) 半導体装置の製造方法
JP4413054B2 (ja) 混成集積回路装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20200001803U (ko) 예비성형 리드 프레임 및 그것으로 제조된 리드 프레임 패키지
JP6663294B2 (ja) 半導体装置の製造方法
KR100767194B1 (ko) 반도체 장치
KR20210000777U (ko) 반도체 패키지
TWM552187U (zh) 具線路之導線架結構
JP2013235896A (ja) 半導体装置の製造方法及び半導体装置
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2018056309A (ja) 半導体装置
US9984980B2 (en) Molded lead frame device
JPH04340237A (ja) 樹脂封止形半導体装置の製造方法
JP2009130063A (ja) 半導体装置とその製造方法ならびにリードフレームの製造方法