JP2013235896A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2013235896A
JP2013235896A JP2012106143A JP2012106143A JP2013235896A JP 2013235896 A JP2013235896 A JP 2013235896A JP 2012106143 A JP2012106143 A JP 2012106143A JP 2012106143 A JP2012106143 A JP 2012106143A JP 2013235896 A JP2013235896 A JP 2013235896A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting portion
lead terminal
sealing resin
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012106143A
Other languages
English (en)
Inventor
Kiyoshi Katsuraoka
潔 桂岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012106143A priority Critical patent/JP2013235896A/ja
Publication of JP2013235896A publication Critical patent/JP2013235896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リード端子の下面が封止樹脂から露出している半導体装置において、リード端子の端面にハンダのフィレットを形成されやすくする。
【解決手段】リード端子ＬＥＤの両端部を除いた領域の少なくとも一部は、封止樹脂ＭＲから露出している。そして、リード端子ＬＥＤのうち封止樹脂ＭＲから露出している領域の上に、ハンダ層ＳＬＤを形成する。そして、少なくともリード端子ＬＥＤを分断する。このとき、リード端子ＬＥＤのうちハンダ層ＳＬＤが形成されている部分の少なくとも両端部が残るようにする。これにより、第１のダイパッドＤＰを有する第１の半導体装置、及び第２のダイパッドＤＰを有する第２の半導体装置が形成される。
【選択図】図４

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に、リード端子を有する半導体装置の製造方法及び半導体装置に関する。
半導体チップの実装方法の一つに、リードフレームを用いるものがある。リードフレームを用いる場合、半導体チップはダイパッド上に搭載される。そして半導体チップの電極パッドは、ボンディングワイヤを介してリード端子に接続される。リード端子の端部は、半導体チップを封止する封止樹脂から露出している。
リードフレームを用いた半導体装置に関する技術としては、例えば特許文献１に記載の技術がある。特許文献１に記載の技術では、外部リードの先端の上部に窪みを設け、この窪み内にハンダめっき層を残すことにより、フィレットを形成しやすくしている。
特開平７−３００４２号公報
近年は、ＱＦＮ（Quad Flat Non-Leaded Package）やＳＯＮ（Small Outline Non-lead Package）など、リードが封止樹脂の外に延伸していない半導体装置が普及してきている。このような半導体装置では、リード端子の下面が封止樹脂から露出すると共に、リード端子の端面が封止樹脂の端面から露出している。このため、半導体装置を回路基板に実装するとき、リード端子の端面にハンダのフィレットが形成されにくくなっていた。
その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、リードフレームの第１のチップ搭載部と第２のチップ搭載部の間には、リード端子が位置している。そして、リードフレームの第１のチップ搭載部及び第２のチップ搭載部それぞれに、半導体チップを搭載する。そして、封止樹脂から、リード端子の下面を露出させる。また、リード端子の少なくとも一部は、封止樹脂から露出している。そしてリード端子のうち封止樹脂に覆われていない部分にハンダ層を形成する。そして、リード端子のうちハンダ層が形成されている部分を少なくとも両端部が残るように分断する。これにより、第１のチップ搭載部を有する第１の半導体装置、及び第２のチップ搭載部を有する第２の半導体装置が形成される。
前記一実施の形態によれば、リード端子の下面が封止樹脂から露出している半導体装置において、リード端子の端面にハンダのフィレットが形成されやすくなる。
実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 実施形態に係る半導体装置の製造方法を説明する図である。 第１の変形例に係る半導体装置ＳＤの平面図である。 第２の変形例に係る半導体装置ＳＤの製造方法を示す図である。 第２の変形例に係る半導体装置ＳＤの製造方法を示す図である。 第２の変形例に係る半導体装置ＳＤの製造方法を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施形態）
図１〜図７は、実施形態に係る半導体装置の製造方法を説明する図である。図１〜図４の（ａ）、図６、及び図７は断面図であり、図１〜図４の（ｂ）、及び図５は平面図である。
実施形態に係る半導体装置の製造方法の概略は、以下の通りである。まず、リードフレームＬＦを準備する。リードフレームＬＦは、少なくとも２つのダイパッドＤＰ（第１のチップ搭載部及び第２のチップ搭載部）、及びリード端子ＬＥＤを有している。リード端子ＬＥＤは、２つのダイパッドＤＰの間に位置している。そして、２つのダイパッドＤＰそれぞれの第１面上に、半導体チップＳＣを搭載する。次いで、封止樹脂ＭＲを形成する。封止樹脂ＭＲは、２つのダイパッドＤＰ及び２つのダイパッドＤＰ上それぞれの半導体チップＳＣを封止している。封止樹脂ＭＲからは、リード端子ＬＥＤの下面が露出している。また、リード端子ＬＥＤの両端部を除いた領域の少なくとも一部は、封止樹脂ＭＲから露出している。そして、リード端子ＬＥＤのうち封止樹脂ＭＲから露出している領域の上に、ハンダ層ＳＬＤを形成する。そして、少なくともリード端子ＬＥＤを分断する。このとき、リード端子ＬＥＤのうちハンダ層ＳＬＤが形成されている部分の少なくとも両端部が残るようにする。これにより、第１のダイパッドＤＰを有する第１の半導体装置、及び第２のダイパッドＤＰを有する第２の半導体装置が形成される。実施形態によって製造される半導体装置ＳＤは、ＱＦＮ（Quad Flat Non-Leaded Package）である。以下、詳細に説明する。
まず、図１に示すように、リードフレームＬＦを準備する。リードフレームＬＦは、例えばＣｕ又はＣｕ合金などの金属により形成されている。複数のダイパッドＤＰを有している。これらのダイパッドＤＰは、リードフレームＬＦを平面視した場合、マトリクスを構成するように縦横に配置されている。そして隣り合うダイパッドＤＰの間には、複数のリード端子ＬＥＤが設けられている。ダイパッドＤＰの下面及びリード端子ＬＥＤの下面は、同一面を形成している。
次いで、複数のダイパッドＤＰの上面（第１面）それぞれの上に、固定層ＰＳＴを用いて、半導体チップＳＣを搭載する。このとき、半導体チップＳＣの能動面すなわち電極パッドを有する面は、ダイパッドＤＰとは反対側を向く。固定層ＰＳＴは、例えば銀ペーストであるが、ＤＡＦ（Die Attachment Film）であってもよい。
次いで、半導体チップＳＣの電極パッドとリード端子ＬＥＤとを、ボンディングワイヤＢＷを用いて接続する。次いで、複数のダイパッドＤＰ、複数のリード端子ＬＥＤ、複数の半導体チップＳＣ、及び複数のボンディングワイヤＢＷを、一括して封止樹脂ＭＲで封止する。この工程において、ダイパッドＤＰの下面（第２面）及びリード端子ＬＥＤの下面は、封止樹脂ＭＲから露出するようにする。
次いで図２に示すように、２つのダイパッドＤＰの間に位置する封止樹脂ＭＲを選択的に除去する。これにより、第１の溝ＴＲ１を形成する。第１の溝ＴＲ１は、平面視でリード端子ＬＥＤと重なっている。このとき、第１の溝ＴＲ１の底面に、リード端子ＬＥＤの一部が露出するようにする。本図に示す例では、第１の溝ＴＲ１の下面は、リード端子ＬＥＤの中に入り込んでいる。ただし、第１の溝ＴＲ１の下面が、リード端子ＬＥＤの上面と同一面を形成するようにしても良い。
なお、本図に示す例では、第１のダイシングブレードＤＢ１を用いて、リード端子ＬＥＤの上に位置する封止樹脂ＭＲに、第１の溝ＴＲ１を形成する。第１のダイシングブレードＤＢ１の幅は、リード端子ＬＥＤの長さよりも小さい。
次いで図３に示すように、リード端子ＬＥＤのうち第１の溝ＴＲ１の底面に露出している部分に、ハンダ層ＳＬＤを形成する。ハンダ層ＳＬＤは、例えばめっき法を用いて形成される。めっき法としては、例えば電界めっき法が用いられる。ハンダ層ＳＬＤは、例えば錫を主成分とする鉛フリーハンダである。
次いで図４に示すように、第１の溝ＴＲ１の底部から、第２の溝ＴＲ２を形成する。第２の溝ＴＲ２の幅は、第１の溝ＴＲ１の幅よりも小さい。第１の溝ＴＲ１の幅は、例えば０．６５ｍｍ以上１．１ｍｍ以下である。また第２の溝ＴＲ２の幅は、例えば０．３５ｍｍ以上０．７ｍｍ以下である。これにより、複数のダイパッドＤＰそれぞれは分離され、互いに異なる半導体装置ＳＤ（第１の半導体装置及び第２の半導体装置を含む）になる。本図に示す例では、第２の溝ＴＲ２は、第２のダイシングブレードＤＢ２を用いて形成される。第２のダイシングブレードＤＢ２の幅は、第１のダイシングブレードＤＢ１の幅よりも小さい。
図５は、半導体装置ＳＤの平面図である。図６は、半導体装置ＳＤの断面図である。半導体装置ＳＤは、半導体チップＳＣ、ダイパッドＤＰ、封止樹脂ＭＲ、及びリード端子ＬＥＤを有している。ダイパッドＤＰは、第１面に半導体チップＳＣの裏面が接している。封止樹脂ＭＲは、ダイパッドＤＰの第１面及び半導体チップＳＣを封止している。リード端子ＬＥＤは封止樹脂ＭＲに封止されており、ボンディングワイヤＢＷを介して半導体チップＳＣに接続している。またリード端子ＬＥＤの端部及び底面は、封止樹脂ＭＲの側面から露出している。本図に示す例では半導体装置ＳＤはＱＦＮであるため、半導体装置ＳＤの４辺にリード端子ＬＥＤが設けられている。また、ダイパッドＤＰは、第１面とは逆側の面である第２面が封止樹脂ＭＲから露出している。リード端子ＬＥＤは、封止樹脂ＭＲのうちダイパッドＤＰが露出している面から露出している。そして、リード端子ＬＥＤは、端部に突出部ＥＬＥＤを有している。突出部ＥＬＥＤは、封止樹脂ＭＲの側面から突出している。突出部ＥＬＥＤは、封止樹脂ＭＲから露出している面とは逆側の面に、ハンダ層ＳＬＤを有している。突出部ＥＬＥＤの厚さｔ１は、例えば０．１ｍｍ以上０．２ｍｍ以下であり、突出部ＥＬＥＤの幅ｗ１（すなわち封止樹脂ＭＲの側面から突出部ＥＬＥＤの端までの距離）は、例えば０．１５ｍｍ以上０．２ｍｍ以下である。また、ハンダ層ＳＬＤの厚さｔ２は、例えば１０μｍ以上３０μｍ以下である。
その後、図７に示すように、半導体装置ＳＤを、ハンダを用いて回路基板ＰＳの上に実装する。詳細には、回路基板ＰＳの外部接続端子ＴＥＲの上にハンダ層ＳＬＤ２を設けた状態で、半導体装置ＳＤのリード端子ＬＥＤをハンダ層ＳＬＤ２の上に配置する。ついで、外部接続端子ＴＥＲ上のハンダ層ＳＬＤ２及び突出部ＥＬＥＤ上のハンダ層ＳＬＤを加熱して溶融させ、その後冷却する。これにより、リード端子ＬＥＤの下面と外部接続端子ＴＥＲは、ハンダ層ＳＬＤ２を介して互いに接続する。このとき、外部接続端子ＴＥＲ上のハンダ層ＳＬＤ２と突出部ＥＬＥＤ上のハンダ層ＳＬＤが繋がることにより、リード端子ＬＥＤの側面にはハンダのフィレットが形成されやすくなる。
以上、実施形態によれば、半導体装置ＳＤのリード端子ＬＥＤは、端部に、封止樹脂ＭＲの側面から突出している突出部ＥＬＥＤを有している。突出部ＥＬＥＤは、封止樹脂ＭＲから露出している面とは逆側の面に、ハンダ層ＳＬＤを有している。このため、半導体装置ＳＤを回路基板ＰＳ上に実装するときに、リード端子ＬＥＤの側面にはハンダのフィレットが形成されやすくなる。
また、図３を用いて説明したように、リード端子ＬＥＤの上のハンダ層ＳＬＤは、めっき法によって形成される。このため、第１の溝ＴＲ１が深い場合でも、容易にハンダ層ＳＬＤを形成することができる。
また、第１の溝ＴＲ１の底部をリード端子ＬＥＤに入り込ませている場合、この入り込んでいる部分の深さを調節することにより、突出部ＥＬＥＤの高さｔ１を容易に調節することができる。
また、第１の溝ＴＲ１の第１のダイシングブレードＤＢ１で形成しているため、容易に第１の溝ＴＲ１を形成することができる。また第２の溝ＴＲ２を第２のダイシングブレードＤＢ２で形成しているため、第２の溝ＴＲ２を容易に形成することができる。
（第１の変形例）
図８は、第１の変形例に係る半導体装置ＳＤの平面図である。本変形例に係る半導体装置ＳＤは、ＳＯＮ（Small Outline Non-lead Package）である点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。すなわち本変形例では、半導体装置ＳＤのうち互いに対向する２辺に沿って、リード端子ＬＥＤが設けられている。
本変形例によっても、実施形態と同様の効果を得ることができる。
（第２の変形例）
図９〜図１１は、第２の変形例に係る半導体装置ＳＤの製造方法を示す図である。各図において、（ａ）は断面図であり、（ｂ）は平面図である。
まず、複数のダイパッドＤＰそれぞれの上に半導体チップＳＣを搭載し、さらにボンディングワイヤＢＷを用いて半導体チップＳＣとリード端子ＬＥＤを接続する。これらの工程は、実施形態と同様である。
次いで、ダイパッドＤＰ及び半導体チップＳＣを、封止樹脂ＭＲで封止する。このとき、ダイパッドＤＰ及び半導体チップＳＣの組み合わせごとに、封止樹脂ＭＲを分けて形成する（第１の封止樹脂及び第２の封止樹脂）。このため、平面視でリード端子ＬＥＤと重なる領域の一部には、封止樹脂ＭＲがない露出領域ＥＸＰが設けられる。露出領域ＥＸＰは、実施形態における第１の溝ＴＲ１に対応している。すなわち露出領域ＥＸＰからは、リード端子ＬＥＤの少なくとも中央部が露出している。ただし、リード端子ＬＥＤの両端は、下面を除いて互いに異なる封止樹脂ＭＲ（第１の封止樹脂及び第２の封止樹脂）によって封止されている。
次いで図１０に示すように、リード端子ＬＥＤの上面のうち封止樹脂ＭＲで覆われていない領域に、ハンダ層ＳＬＤを形成する。ハンダ層ＳＬＤの形成方法は、実施形態と同様である。この工程において、リード端子ＬＥＤの上面のみではなく、側面及び下面にもハンダ層ＳＬＤが形成されても良い。
次いで図１１に示すように、リード端子ＬＥＤを、封止樹脂ＭＲで覆われていない部分で分断する。この分断工程は、例えば型又は刃を用いて行われる。
本変形例によっても、実施形態と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＷ ボンディングワイヤ
ＤＢ１ ダイシングブレード
ＤＢ２ ダイシングブレード
ＤＰ ダイパッド
ＥＬＥＤ 突出部
ＥＸＰ 露出領域
ＬＥＤ リード端子
ＬＦ リードフレーム
ＭＲ 封止樹脂
ＰＳ 回路基板
ＰＳＴ 固定層
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＬＤ ハンダ層
ＳＬＤ２ ハンダ層
ＴＥＲ 外部接続端子
ＴＲ１ 溝
ＴＲ２ 溝

Claims (9)

  1. 第１のチップ搭載部及び第２のチップ搭載部、並びに前記第１のチップ搭載部及び前記第２のチップ搭載部の間に位置するリード端子を有するリードフレームを準備する工程と、
    前記第１のチップ搭載部の第１面上及び前記第２のチップ搭載部の第１面上のそれぞれに半導体チップを搭載する工程と、
    前記第１のチップ搭載部、前記第１のチップ搭載部上の前記半導体チップ、前記第２のチップ搭載部、及び前記第２のチップ搭載部上の前記半導体チップを封止樹脂で封止し、前記リード端子の下面を前記封止樹脂から露出させ、かつ前記リード端子の両端部を除いた領域の少なくとも一部を前記封止樹脂から露出させる封止工程と、
    前記封止樹脂から露出している前記リード端子の上にハンダ層を形成するハンダ層形成工程と、
    前記リード端子のうち前記ハンダ層が形成されている部分を少なくとも両端部が残るように前記リード端子を分断することにより、前記第１のチップ搭載部を有する第１の半導体装置、及び前記第２のチップ搭載部を有する第２の半導体装置を形成する分離工程と、
    を備える半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記封止工程は、
    前記第１のチップ搭載部、前記第２のチップ搭載部、前記半導体チップ、及び前記リード端子を前記封止樹脂で封止すると共に、前記リード端子の下面を前記封止樹脂から露出させる第１工程と、
    前記第１のチップ搭載部と前記第２のチップ搭載部の間に位置する前記封止樹脂を選択的に除去することにより、第１の溝を形成すると共に、前記溝の底部に前記リード端子を露出させる第２工程と、
    を有し、
    前記分離工程において、前記第１の溝の底部から、前記第１の溝よりも幅が小さい第２の溝を形成することにより、前記第１の半導体装置及び前記第２の半導体装置を形成する半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記封止工程において、前記第１のチップ搭載部、前記第１のチップ搭載部上の前記半導体チップ、及び前記リード端子の一方の端部を第１の前記封止樹脂で封止し、前記第２のチップ搭載部、前記第２のチップ搭載部上の前記半導体チップ、及び前記リード端子の他方の端部を第２の前記封止樹脂で封止し、かつ前記リード端子の下面を前記第１及び第２の封止樹脂から露出させ、
    前記分離工程において、前記リード端子を前記第１の封止樹脂及び前記第２の封止樹脂から露出している部分で分断する半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記ハンダ層形成工程において、めっき法を用いて前記ハンダ層を形成する半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記封止工程において、前記第１のチップ搭載部の前記第１面とは反対側の第２面及び前記第２のチップ搭載部の前記第１面とは反対側の第２面を前記封止樹脂から露出させる半導体装置の製造方法。
  6. 請求項２に記載の半導体装置の製造方法において、
    前記第２工程において、前記リード端子の中に前記第１の溝を入り込ませる半導体装置の製造方法。
  7. 請求項２に記載の半導体装置の製造方法において、
    前記第２工程において、第１のダイシングブレードを用いて前記第１の溝を形成する半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記分離工程において、前記第１のダイシングブレードよりも幅が狭い第２のダイシングブレードを用いて、前記第２の溝を形成する半導体装置の製造方法。
  9. 半導体チップと、
    第１面に前記半導体チップが搭載されているチップ搭載部と、
    前記チップ搭載部の前記第１面及び前記半導体チップを封止している封止樹脂と、
    前記封止樹脂に封止されており、前記半導体チップに接続しており、端部及び底面が前記封止樹脂の側面から露出しているリード端子と、
    を備え、
    前記リード端子は、
    前記封止樹脂のうち前記チップ搭載部が露出している面から露出しており、
    前記端部に、前記封止樹脂の側面から突出している突出部を有しており、
    前記突出部は、前記封止樹脂から露出している面とは逆側の面にハンダ層を有している半導体装置。
JP2012106143A 2012-05-07 2012-05-07 半導体装置の製造方法及び半導体装置 Pending JP2013235896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012106143A JP2013235896A (ja) 2012-05-07 2012-05-07 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012106143A JP2013235896A (ja) 2012-05-07 2012-05-07 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2013235896A true JP2013235896A (ja) 2013-11-21

Family

ID=49761794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106143A Pending JP2013235896A (ja) 2012-05-07 2012-05-07 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2013235896A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119367A (ko) * 2015-04-03 2016-10-13 주식회사 네패스 시스템 인 패키지 및 이의 제조방법
JP2019102697A (ja) * 2017-12-05 2019-06-24 エイブリック株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119367A (ko) * 2015-04-03 2016-10-13 주식회사 네패스 시스템 인 패키지 및 이의 제조방법
KR101685068B1 (ko) * 2015-04-03 2016-12-21 주식회사 네패스 시스템 인 패키지 및 이의 제조방법
JP2019102697A (ja) * 2017-12-05 2019-06-24 エイブリック株式会社 半導体装置およびその製造方法
JP7033445B2 (ja) 2017-12-05 2022-03-10 エイブリック株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
US9779966B2 (en) Lead frame and semiconductor device
JP6370071B2 (ja) 半導体装置及びその製造方法
TWI634634B (zh) 半導體裝置及其製造方法
JP2010080914A (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP6357415B2 (ja) 半導体装置の製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
US9972561B2 (en) QFN package with grooved leads
JP2010258200A (ja) 半導体装置およびその製造方法
JP2013235896A (ja) 半導体装置の製造方法及び半導体装置
TWM539698U (zh) 具改良式引腳的導線架預成形體
US10937728B2 (en) Preformed lead frame and lead frame package made from the same
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR20210000777U (ko) 반도체 패키지
JP2016167532A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP5354058B2 (ja) 樹脂封止型半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
KR101464605B1 (ko) 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts
JP2010056339A (ja) 半導体装置の製造方法