KR100767194B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100767194B1
KR100767194B1 KR1020060039577A KR20060039577A KR100767194B1 KR 100767194 B1 KR100767194 B1 KR 100767194B1 KR 1020060039577 A KR1020060039577 A KR 1020060039577A KR 20060039577 A KR20060039577 A KR 20060039577A KR 100767194 B1 KR100767194 B1 KR 100767194B1
Authority
KR
South Korea
Prior art keywords
encapsulation
gate
semiconductor device
lock block
mold
Prior art date
Application number
KR1020060039577A
Other languages
English (en)
Inventor
곽동선
Original Assignee
주식회사 티에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피 filed Critical 주식회사 티에스피
Priority to KR1020060039577A priority Critical patent/KR100767194B1/ko
Priority to PCT/KR2006/001937 priority patent/WO2006129926A1/en
Priority to JP2006152055A priority patent/JP2006339649A/ja
Application granted granted Critical
Publication of KR100767194B1 publication Critical patent/KR100767194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 해결하고자 하는 기술적 과제는 봉지재의 사용량을 절감하고, 봉지재의 미충진 현상 및 봉지부 내측의 보이드 현상을 방지하는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 반도체 다이와, 반도체 다이가 탑재된 동시에 반도체 다이가 전기적으로 연결된 리드프레임과, 반도체 다이 및 리드프레임을 봉지재로 봉지하여 형성된 봉지부를 포함하고, 봉지부의 표면에는 봉지재의 입구 흔적 및 출구 흔적인 적어도 하나의 봉지부 파단부가 형성된 반도체 장치가 개시된다.
반도체 장치, 봉지재, 봉지부, 봉지부 파단부, 게이트 락 블록

Description

반도체 장치{Semiconductor device}
도 1a는 종래 기술로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 1b는 도 1a의 소정 영역을 확대 도시한 확대 평면도이다.
도 2a는 본 발명으로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 2b는 도 2a의 소정 영역을 확대 도시한 확대 평면도이다.
도 3a는 본 발명에 의한 반도체 장치가 금형에 의해 봉지되는 동시에 게이트 락 블록의 작동전 상태를 도시한 횡단면도이고, 도 3b는 그 종단면도이며, 도 3c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이고, 도 3d는 게이트 락 블록의 작동후 상태를 도시한 횡단면도이고, 도 3e는 그 종단면도이다.
도 4a는 본 발명에 의한 반도체 장치가 리드프레임 스트립으로부터 분리된 상태를 도시한 부분 절단 평면도이고, 도 4b는 도 4a의 단면도이며, 도 4c는 도 4a의 다른 단면도이다.
도 5a는 게이트 락 블록의 작동전 상태를 도시한 확대도이고, 도 5b는 게이트 락 블록의 작동후 상태를 도시한 확대도이다.
도 6은 본 발명에 의한 반도체 장치를 도시한 사시도이다.
도 7은 본 발명의 다른 실시예에 의한 반도체 장치를 도시한 사시도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10; 본 발명에 의한 반도체 장치
11; 반도체 다이 12; 리드프레임
13; 도전성 와이어 14; 도전성 은 페이스트
15; 봉지부 16; 봉지부 파단부
21; 램 팟 봉지부 22; 런너 봉지부
23; 게이트 봉지부 24; 쓰루 게이트 봉지부
30; 제1금형 31; 캐비티
32; 쓰루 게이트 33; 게이트
34; 에어 벤트 40; 제2금형
50; 게이트 락 블록
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게 설명하면 봉지재의 사용량을 절감하고, 봉지재의 미충진 현상 및 봉지부 내측의 보이드 현상을 방지하는데 있다.
일반적으로 마더보드(mother board)나 메인보드(main board) 등에 실장할 수 있는 형태의 반도체 장치는 리드프레임(lead frame)(또는 회로기판)과, 상기 리드 프레임에 장착된 반도체 다이(die)와, 상기 리드프레임과 반도체 다이를 전기적으로 연결하는 다수의 도전성 와이어(wire)(또는 솔더(solder))와, 상기 리드프레임, 반도체 다이 및 도전성 와이어 등을 외부 환경으로부터 보호하기 위한 봉지재로 봉지된 봉지부로 이루어져 있다.
또한, 이러한 반도체 장치는 리드프레임에 다수의 반도체 다이를 장착하는 다이 본딩(die bonding) 공정과, 상기 각각의 반도체 다이와 리드프레임을 전기적으로 연결하는 와이어 본딩(wire bonding) 공정과, 상기 리드프레임, 반도체 다이 및 와이어 등을 봉지재로 봉지하는 봉지 공정과, 상기 리드프레임에서 낱개의 반도체 장치를 분리하는 트리밍 또는 소잉(trimming or sawing) 공정 등으로 이루어져 있다. 즉, 반도체 장치를 낱개씩 만든다면 그 수율이 매우 낮기 때문에, 통상 리드프레임을 스트립(strip) 형태로 구비하여 대량의 반도체 장치가 한꺼번에 제조되도록 하고 있다.
도 1a는 종래 기술로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 1b는 도 1a의 소정 영역을 확대 도시한 확대 평면도이다.
도시된 바와 같이 다수의 리드프레임(12')이 스트립 형태로 형성되어 있고, 또한 각 리드프레임에는 소정 형태의 봉지부(15')가 형성되어 있음을 볼 수 있다. 통상적으로 이와 같은 리드프레임(12') 및 봉지부(15')를 반도체 장치(10')로 정의할 수 있다.
상기 봉지부(15')는 다수개가 소정 거리 이격된 채 2열(또는 그 이상의 열도 가능함)로 배열되어 있고, 상기 2열의 봉지부(15') 사이에는 금형의 소런너(small runner)에 해당하는 소런너 봉지부(23')가 그 봉지부(15')와 대략 수평 방향으로 소정 길이 연장되어 있다. 또한 상기 각 봉지부(15')와 소런너 봉지부(23') 사이에는 금형의 게이트(gate)에 해당하는 게이트 봉지부(24')가 각각 형성되어 있다. 더불어, 상기 봉지부(15')는 금형에 구비된 캐비티(cavity)에 의해 형성된 영역이며, 이러한 금형의 소런너, 게이트 및 캐비티는 모두 연결된 구조를 한다. 도면중 미설명 부호 21'는 금형의 램 팟(ram pot)에 대응하는 램 팟 봉지부고, 22'는 금형의 대런너(large runner)에 대응하는 대런너 봉지부이다. 도 1a에서 화살표는 봉지재의 흐름 방향을 도시한 것으로, 봉지재는 램 팟, 대런너 및 소런너를 통하여 각각의 게이트 및 캐비티에 도달됨을 알 수 있다.
물론, 이와 같은 봉지 공정후에는 트리밍 또는 소잉 공정을 통하여 상기 각각의 봉지부(즉, 각각의 반도체 장치)가 낱개로 분리된다. 더불어, 이러한 트리밍 또는 소잉 공정시에는 리드프레임 뿐만 아니라 상기 봉지부로부터 게이트 봉지부(24')도 함께 절단된다. 따라서, 완성된 반도체 장치에서는 상기 봉지부에 하나의 파단부(또는 봉지부 흔적)가 남게 된다.
한편, 이러한 종래의 반도체 장치는 봉지 공정후 램 팟 봉지부 및 대런너 봉지부뿐만 아니라 소런너 봉지부 및 게이트 봉지부도 모두 제거됨으로써, 봉지재의 사용량이 과도하게 많아지는 문제가 있다. 즉, 통상의 봉지재는 열경화성 수지이기 때문에, 한번 경화되면 다시 용융하여 재사용할 수 없다. 따라서, 상기와 같은 종래의 램 팟 봉지부, 대런너 봉지부, 소런너 봉지부 및 게이트 봉지부는 모두 폐기 하여야 한다.
또한, 종래의 반도체 장치는 소런너 및 게이트가 상호 직각방향으로 형성되어 있기 때문에, 실제로 봉지 공정이 수행되는 캐비티 내측에서 봉지재의 와류 현상이 심하게 나타난다. 따라서, 봉지 공정중 미충진된 형태로 봉지부가 형성되는 경우도 있고, 또한 완성된 봉지부의 내측에 다량의 보이드(void)가 형성되기도 한다. 더욱이, 이러한 보이드에는 차후 수분 등이 흡수됨으로써, 반도체 장치가 고열 상황에 놓여 있을 때 상기 수분이 증기화되어 결국 봉지부가 파괴되는 한 원인이 된다.
더불어, 종래의 반도체 장치는 봉지 공정후 진행되는 트리밍 또는 소잉 공정에서 펀치(punch) 또는 소잉 블레이드(sawing blade)가 리드프레임 뿐만 아니라 게이트 봉지부도 함께 제거하여야 함으로써, 펀치 또는 소잉 블레이드의 수명이 짧아질 뿐만 아니라 반도체 다이를 감싸는 봉지부도 함께 파손되는 경우가 빈번한 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 봉지재의 사용량을 절감하고, 봉지재의 미충진 현상 및 봉지부 내측의 보이드 현상을 방지할 수 있는 캐비티형 반도체 장치를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치는 반도체 다이와, 상기 반도체 다이가 탑재된 동시에 상기 반도체 다이가 전기적으로 연결된 리드프 레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하여 형성된 봉지부를 포함하고, 상기 봉지부의 표면에는 봉지재의 입구 흔적 및 출구 흔적인 적어도 하나의 봉지부 파단부가 형성될 수 있다.
여기서, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 또는 제2면의 폭보다 작은 폭을 갖는 네개의 제3면을 포함할 수 있다.
또한, 상기 두개의 봉지부 파단부는 상기 네개의 제3면중 서로 평행을 이루는 두개의 제3면인 동시에 대칭되는 위치에 형성될 수 있다.
또한, 상기 하나의 봉지부는 그것이 형성된 하나의 제3면중 50~95%의 영역에 걸쳐 형성될 수 있다.
또한, 상기 두개의 봉지부 파단부는 제3면중 리드프레임이 돌출되지 않은 영역에 형성될 수 있다.
또한, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부로부터 소정 길이 돌출되거나, 상기 봉지부와 평면이거나, 또는 상기 봉지부로부터 소정 깊이 함몰되어 형성될 수 있다.
또한, 상기 두개의 봉지부 파단부는 단면적이 상호 같을 수 있다.
상기와 같이 하여 본 발명에 의한 반도체 장치는 봉지재가 봉지부의 일측 및 타측을 통해 계속 관통하면서 봉지부를 형성하기 때문에, 봉지재의 와류 현상이 거의 발생하지 않게 되고, 따라서, 상기 미충진 봉지부가 형성되지 않는 동시에 봉지 부 내측에 종래와 같은 다량의 보이드(void)가 형성되지 않는다. 여기서, 상기와 같이 보이드가 억제됨으로써, 봉지부에 의한 수분 흡습량이 적어지고 따라서 반도체 장치의 신뢰성이 더욱 향상된다.
또한, 본 발명에 의한 반도체 장치는 게이트 락 블록을 이용하여 봉지부를 형성하기 때문에, 봉지부와 게이트 봉지부 사이의 분리 작업이 더욱 용이해진다. 즉, 봉지 공정후 바로 게이트 락 블록이 동작하여 경화되기 전의 게이트 봉지부를 분리함으로써, 이후 경화된 게이트 봉지부의 절단 작업을 수행하지 않아도 된다. 물론, 이러한 게이트 락 블록의 동작으로 인해 봉지부의 양측면(제3면)에는 자연스럽게 돌기 또는 요홈 형태의 봉지부 파단부가 형성된다. 즉, 상기 두개의 봉지부 파단부는 모두 돌기이거나, 모두 요홈이거나 또는 일측은 돌기이고 나머지 타측은 요홈 형태로 나타날 수 있다. 이와 같이 봉지부 파단부가 돌기 및 요홈으로 혼재되어 형성되는 이유는 게이트 락 블록과 금형, 게이트 락 블록과 캐비티 등의 위치 오차에 기인한 것이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2a는 본 발명으로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 2b는 도 2a의 소정 영역을 확대 도시한 확대 평면도이다.
도시된 바와 같이 다수의 리드프레임(12)(또는 회로기판)이 스트립 형태로 위치되어 있고, 또한 상기 리드프레임(12)에는 다수의 봉지부(15)가 일정 거리 이격되어 형성되어 있다. 여기서, 상기 하나의 리드프레임(12) 및 이것을 봉지하는 하나의 봉지부(15)를 하나의 반도체 장치(10)로 정의할 수 있다.
좀더 구제적으로, 상기 다수의 봉지부(15)는 소정 거리 이격된 채 2열(또는 그 이상의 열도 가능함)로 배열되어 있다. 여기서, 상기 배열된 각 봉지부(15) 사이의 소정 영역에는 금형의 쓰루 게이트에 해당하는 쓰루 게이트 봉지부가 형성되지 않거나 또는 형성되어도 매우 얇은 두께로 형성될 수 있다. 이는 게이트 락 블록의 동작 때문인데, 이러한 게이트 락 블록의 동작에 대해서는 아래에서 설명하기로 한다. 물론, 봉지재가 유입되기 시작하는 첫번째 봉지부(15)에는 게이트 봉지부(23)가 형성되어 있으며, 이러한 게이트 봉지부(23)는 런너 봉지부(22)와 연결되어 있다. 또한, 상기 런너 봉지부(22)는 램 팟 봉지부(21)와 연결되어 있다. 더불어, 이러한 램 팟 봉지부(21)는 금형의 램 팟에 대응하여 형성된 영역이고, 런너 봉지부(22)는 금형의 런너에 대응하여 형성된 영역이며, 게이트 봉지부(23)는 금형의 게이트에 대응하여 형성된 영역이다. 상술한 바와 같이, 금형의 쓰루 게이트와 대응되는 영역에는 쓰루 게이트 봉지부가 형성되지 않거나 또는 형성되어도 매우 얇은 두께로 형성될 수 있다. 더불어, 상기 반도체 장치(10)의 봉지부(15)는 금형의 캐비티에 대응하여 형성된 영역이다. 도 2a에서 화살표는 봉지재의 흐름 방향을 도시한 것이다. 이와 같이 하여 본 발명은 봉지재가 금형의 램 팟, 런너, 게이트 및 쓰루 게이트를 통하여 각각의 캐비티에 충진된다.
여기서, 본 발명은 종래와 다르게 봉지재가 소정 캐비티를 관통하여 다른 캐비티에 차례로 충진된다. 즉, 하나의 캐비티를 중심으로 입구 역할을 하는 쓰루 게이트 및 출구 역할을 하는 또다른 쓰루 게이트가 형성되고, 이러한 쓰루 게이트를 통하여 모든 캐비티가 상호 연결되어 있기 때문이다.
이와 같이 봉지된 리드프레임(12)은 트리밍 또는 소잉 공정을 통하여 상기 각각의 봉지부(15)(즉, 각각의 반도체 장치(10))가 낱개로 분리된다. 아래에서 설명하겠지만, 게이트 락 블록의 동작으로 상기 트리밍 또는 소잉 공정에서 리드프레임(12)만 트리밍 또는 소잉할 수 있어, 트리밍 장비의 펀치 또는 소잉 장비의 소잉 블레이드에 대한 수명을 현저히 증가시킬 수 있게 된다.
도 3a는 본 발명에 의한 반도체 장치가 금형에 의해 봉지되는 동시에 게이트 락 블록의 작동전 상태를 도시한 횡단면도이고, 도 3b는 그 종단면도이며, 도 3c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이고, 도 3d는 게이트 락 블록의 작동후 상태를 도시한 횡단면도이고, 도 3e는 그 종단면도이다.
도 3a 내지 도 3c에 도시된 바와 같이 본 발명에 의한 반도체 장치(10)는 제1금형(30), 제2금형(40) 및 게이트 락 블록(50)을 포함하는 금형에 탑재되어 봉지 공정이 수행됨으로써 형성될 수 있다.
상기 제1금형(30)은 다수의 반도체 장치(10)가 위치될 수 있도록 소정 깊이를 갖는 다수의 캐비티(31)가 일정 거리 이격된 채 배열되어 있고, 상기 각 캐비티(31)는 소정 깊이를 갖는 쓰루 게이트(32)로 연통되어 있다. 물론, 봉지재가 유입되기 시작하는 첫 번째 쓰루 게이트(32)에는 아주 짧은 길이의 게이트(33)가 형성되어 있다. 여기서도 상기 쓰루 게이트(32)의 깊이는 상기 캐비티(31)의 깊이보다 작게 되어 있다.
또한, 상기 제2금형(40)은 상기 제1금형(30)에 밀착되는 동시에, 상기 제1금형(30)의 쓰루 게이트(32)를 통하여 모든 캐비티(31)에 위치된 반도체 장치(10)에 봉지재가 용이하게 흘러 들어갈 수 있도록 되어 있다.
또한, 상기 게이트 락 블록(50)은 상기 제1금형(30)의 쓰루 게이트(32)와 대응되는 영역의 제2금형(40)에 관통 설치되어 있다. 또한 도면에 도시되어 있지 않으나, 상기 게이트 락 블록(50)의 단부에는 그 게이트 락 블록(50)이 상,하 방향으로 움직일 수 있도록 하는 블록 이동 부재가 더 설치되어 있다. 이러한 블록 이동 부재는 공압 실린더, 유압 실린더, 모터 또는 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 그 블록 이동 부재의 종류를 한정하는 것은 아니다.
여기서, 상기 게이트 락 블록(50)의 폭은 봉지 공정 완료후 형성되는 봉지부(15)의 한면중 적어도 대략 50~95%의 범위로 형성됨이 좋다. 즉, 쓰루 게이트(32)의 폭이 캐비티(31)가 갖는 폭의 대략 50~95%의 범위로 형성됨이 좋다.
다른 말로, 상기 게이트 락 블록(50) 및 쓰루 게이트(32)의 폭이 봉지부(15) 또는 캐비티(31)의 폭보다 50% 이하가 되면 각 반도체 장치를 관통하는 봉지재의 흐름성이 좋지 않다. 또한, 상기 게이트 락 블록(50) 및 쓰루 게이트(32)의 폭이 봉지부(15) 또는 캐비티(31)의 폭보다 95% 이상이 되면 각 반도체 장치를 관통하는 봉지재의 흐름성이 좋아지는 장점은 있으나, 게이트 락 블록(50) 및 이것이 결합되는 하부 금형(30) 및 상부 금형(40)의 설계가 어려워진다.
이러한 게이트 락 블록(50)은 도 3a 내지 도 3c에 도시된 바와 같이 봉지 공정중에는 상기 쓰루 게이트(32)를 완전히 개방시킨다. 따라서, 봉지재는 첫 번째 쓰루 게이트(32)를 통하여 첫 번째 캐비티(31)로 용이하게 흘러가고, 또한 두 번째 쓰루 게이트(32)를 통하여 두 번째 캐비티(31)로 용이하게 흘러 간다. 물론, 상기 봉지재는 그 후의 쓰루 게이트(32) 및 캐비티(31)를 통해 계속 흘러 가면서 모든 캐비티(31)에 차례로 충진된다.
한편, 상기 제1금형(30)에 형성된 캐비티(31)는 대략 사각 형태로 형성될 수 있으나, 이러한 형태로 본 발명을 한정하는 것은 아니다. 또한, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 깊이는 캐비티(31)의 깊이보다 작게 되어 있다. 더불어, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 폭은 캐비티(31)의 폭보다 작은 동시에, 게이트 락 블록(50)의 폭과 같게 되어 있다. 따라서, 상기 게이트 락 블록(50)은 쓰루 게이트(32)를 완벽하게 폐쇄하거나 그 체적을 현저히 줄일 수 있다.
한편, 도 3d 및 도 3e에 도시된 바와 같이 모든 캐비티(31)에 봉지재가 충진된 후, 상기 게이트 락 블록(50)이 동작한다. 즉, 게이트 락 블록(50)이 이동 부재에 의해 소정 거리 하강함으로써, 모든 쓰루 게이트(32)를 완전히 폐쇄하거나 그 체적을 상당히 줄여준다. 따라서, 상기 쓰루 게이트(32)와 대응되는 영역에는 쓰루 게이트 봉지부가 형성되지 않거나 매우 얇은 두께로 형성된다. 물론, 이러한 게이트 락 블록(50)은 봉지재가 경화되기 전에 동작하여야 한다.
이와 같이 하여, 반도체 장치(10)중 쓰루 게이트(32)와 대응되는 영역에는 봉지 공정 완료후 봉지부 파단부(16)가 자연스럽게 형성된다. 여기서, 상기 봉지부 파단부(16)는 게이트 락 블록(50)의 위치 오차로 인하여 봉지부(15) 표면으로부터 소정 길이 돌출되거나, 봉지부(15)의 표면과 동일 평면이거나, 또는 봉지부(15)로부터 소정 깊이 함몰된 형태일 수 있다.
이러한 금형의 쓰루 게이트(32) 및 게이트 락 블록(50)에 의해, 봉지 공정중 사용되는 봉지재의 량은 더욱 최소화된다. 더불어, 봉지 공정 완료후 반도체 장치(10)의 트리밍 또는 소잉 공정에서 트림 펀치 또는 소잉 블레이드는 오직 리드프레임(12)(또는 회로기판)만을 트림 또는 소잉할 수 있게 된다. 즉, 트림 펀치 또는 소잉 블레이드는 경화된 봉지부(15)와 마찰되는 영역이 거의 없다. 따라서 트림 펀치 또는 소잉 블레이드의 수명이 연장된다. 물론, 트림 또는 소잉 공정시 거의 리드프레임(12)(또는 회로기판)만을 트림 또는 소잉함으로써, 봉지부(15)의 외관도 손상되지 않게 된다.
도 4a는 본 발명에 의한 반도체 장치가 리드프레임 스트립으로부터 분리된 상태를 도시한 부분 절단 평면도이고, 도 4b는 도 4a의 단면도이며, 도 4c는 도 4a의 다른 단면도이다.
도시된 바와 같이 본 발명에 의한 반도체 장치(10)는 반도체 다이(11)와, 상기 반도체 다이(11)가 탑재된 동시에 상기 반도체 다이(11)가 전기적으로 연결된 리드프레임(12)과, 상기 반도체 다이(11) 및 리드프레임(12)을 봉지재로 봉지하여 형성된 봉지부(15)를 포함한다. 도 4a에서 상기 봉지부(15)는 점선으로 도시하였다.
또한, 본 발명에 의한 반도체 장치(10)는 상기 봉지부(15)의 측부 표면에 쓰 루 게이트 입구 및 쓰루 게이트 출구인 동시에 게이트 락 블록(50)의 동작 흔적인 적어도 두개의 봉지부 파단부(16)가 더 형성되어 있다.
좀더 구체적으로, 상기 봉지부(15)는 대략 평평한 동시에 소정 면적을 갖는 제1면(15a)과, 상기 제1면(15a)의 반대면으로서 대략 평평한 제2면(15b)과, 상기 제1면(15a)과 제2면(15b)의 둘레를 따라 사각 형상으로 상기 제1면(15a) 또는 제2면(15b)의 폭보다 작은 폭을 갖는 네개의 제3면(15c)을 포함한다. 여기서, 상기 리드프레임(12)은 상기 네개의 제3면(15c)중 어느 한면을 통하여 소정 길이 외부로 돌출됨으로써, 상기 리드프레임(12)은 외부 장치(10)에 용이하게 접속될 수 있도록 되어 있다.
한편, 상기 두개의 봉지부 파단부(16)는 상기 봉지부(15)에 구비된 네개의 제3면(15c)중 서로 수평을 이루는 두개의 제3면(15c)에 대칭되게 형성될 수 있다. 다르게 설명하면, 상기 두개의 봉지부 파단부(16)는 상기 리드프레임(12)이 돌출된 제3면(15c)과 수직을 이루는 동시에, 서로 수평을 이루는 다른 두개의 제3면(15c)에 각각 대칭되게 형성될 수 있다. 또한, 상기 두개의 봉지부 파단부(16)는 상기 봉지부(15)로부터 소정 길이 돌출된 형태를 하거나, 상기 봉지부(15)의 표면과 동일 평면을 이루거나, 또는 봉지부(15)의 내측으로 소정 깊이 함몰된 형태를 할 수 있다. 이와 같이 봉지부 파단부(16)의 형상이 가변적으로 형성되는 이유는 상술한 바와 같은 게이트 락 블록(50)에 위치 오차가 있기 때문이다.
도면중 미설명 부호 13은 반도체 다이(11)와 리드프레임(12)을 전기적으로 연결하는 도전성 와이어이고, 14는 반도체 다이와 리드프레임(12)을 전기적으로 연 결하는 은 페이스트(14)(Ag paste) 또는 솔더 페이스트(Solder paste)이다.
여기서, 상술한 바와 같이 두개의 봉지부 파단부(16)는 금형중 캐비티를 중심으로, 그양측에 쓰루 게이트가 형성되고, 또한 상기 쓰루 게이트를 통해서 게이트 락 블록이 하강하기 때문에 형성된 것이다. 즉, 쓰루 게이트에는 봉지 공정 완료후 쓰루 게이트 봉지부가 형성되는데, 이는 게이트 락 블록(50)의 하강 동작에 의해 제거된다.
더불어, 상기 봉지부 파단부(16)는 상기 봉지부(15)의 한면중 적어도 대략 50~95%의 범위로 형성된다. 이는 상술한 바와 같이 상기 게이트 락 블록(50) 및 쓰루 게이트(32)의 디자인에 의해 상기 봉지부 파단부(16)의 폭이 결정되기 때문이다. 물론, 상기 봉지부 파단부(16)의 폭이 봉지부(15)의 폭보다 50% 이하가 되면 각 반도체 장치를 관통하는 봉지재의 흐름성이 좋지 않다. 또한, 상기 봉지부 파단부(16)의 폭이 봉지부(15)의 폭보다 95% 이상이 되면 각 반도체 장치를 관통하는 봉지재의 흐름성이 좋아지는 장점은 있으나, 게이트 락 블록(50) 및 이것이 결합되는 제1금형(30) 및 제2금형(40)의 설계가 어려워진다.
도 5a는 게이트 락 블록의 작동전 상태를 도시한 확대도이고, 도 5b는 게이트 락 블록의 작동후 상태를 도시한 확대도이다.
도 5a에 도시된 바와 같이 봉지 공정중 쓰루 게이트와 대응되는 부분에는 봉지부(15)와 연결된 쓰루 게이트 봉지부(24)가 임시로 형성되며, 이것은 경화되기 전에 게이트 락 블록(50)에 의해 제거된다. 그런데, 이러한 게이트 락 블록(50)에는 위치 오차가 존재한다. 즉, 게이트 락 블록(50)과 제2금형(40)의 결합 위치 오차, 게이트 락 블록(50)과 캐비티(31)의 위치 오차, 게이트 락 블록(50)과 쓰루 게이트(32)의 위치 오차 등이 발생한다. 따라서, 도 5b에 도시된 바와 같이 봉지부(15)의 일면(제3면)에는 돌기 형태의 봉지부 파단부(16)가 형성되지만, 봉지부(15)의 타면(제3면)에는 요홈 형태의 봉지부 파단부(16)가 형성될 수 있다. 물론, 도면에 도시되어 있지는 않지만 상기 봉지부 파단부(16)는 봉지부(15)의 제3면(15c)과 동일한 평면을 이룰 수도 있다.
따라서, 본 발명에 의한 반도체 장치(10)는 봉지부(15)의 제3면(15c)에 형성된 봉지부 파단부(16)가 일측은 돌기 형태로, 타측은 요홈 형태로 형성될 수 있다. 물론, 게이트 락 블록(50)에 위치 오차가 거의 없다면, 상기 봉지부(15)의 제3면(15c)과 거의 평평한 봉지부 파단부(16)가 형성된다. 그러나, 이러한 게이트 락 블록(50)에 의해 형성된 봉지부 파단부(16)는 시각적으로 충분히 인식할 정도이다.
도 6은 본 발명에 의한 반도체 장치를 도시한 사시도이다.
상술한 바와 같이 게이트 락 블록(50)에 위치 오차가 발생함으로써, 도 6에 도시된 바와 같이 반도체 장치(10)중 일측의 제3면(15c)에 요홈 형태의 봉지부 파단부(16)가 형성될 수 있다. 물론, 그 반대 방향의 제3면(15c)에도 요홈 형태의 봉지부 파단부(16)가 형성될 수 있다. 더불어, 도시되지는 않았지만 상기 봉지부 파단부(16)는 양측의 제3면(15c)에 돌기 형태로 형성될 수도 있다. 더욱이, 상기 봉지부 파단부(16)는 일측의 제3면(15c)에 돌기 형태로, 타측의 제3면(15c)에 요홈 형태로 형성될 수도 있다. 마지막으로, 상기 봉지부 파단부(16)는 양측의 제3면(15c)에 모두 제3면(15c)과 동일 평면으로 형성될 수도 있다.
도 7은 본 발명의 다른 실시예에 의한 반도체 장치를 도시한 사시도이다.
도 7에 도시된 바와 같이 대형 반도체 장치(10a)의 경우 봉지부(15)중 일측의 제3면(15c)중 어느 한면에만 봉지부 파단부(16)가 형성될 수도 있다. 즉, 대형 반도체 장치의 경우에는 하나의 리드프레임 스트립에 많은 갯수의 봉지부가 형성되지 않기 때문에, 쓰루 게이트 타입으로 봉지부를 형성하기 어렵다. 그러나, 이러한 경우에도 본 발명에 개시된 게이트 락 블록을 충분히 적용할 수 있다. 즉, 캐비티에 연결된 게이트와 대응되는 영역에 게이트 락 블록을 형성함으로써, 완성된 반도체 장치에 있어서는 봉지부의 일측에만 봉지부 파단부가 형성될 수 있다. 물론, 이러한 봉지부 파단부 역시 요홈 형태로 소정 깊이 함몰되어 있거나, 봉지부의 표면과 동일 평면을 이루거나, 또는 봉지부의 외측으로 소정 길이 돌출된 돌기 형태일 수 있다. 더불어, 이러한 대형 반도체 장치(10a)의 경우에도 게이트 락 블록을 적용함으로써, 금형의 게이트와 대응되는 부분에 게이트 봉지부가 형성되지 않거나 또는 매우 얇게 형성되어 봉지재의 사용량을 줄일 수 있게 된다.
상기와 같이 하여 본 발명에 의한 반도체 장치는 봉지재가 봉지부의 일측 및 타측을 통해 계속 관통하면서 봉지부를 형성하기 때문에, 봉지재의 와류 현상이 거의 발생하지 않게 되고, 따라서, 상기 미충진 봉지부가 형성되지 않는 동시에 봉지부 내측에 종래와 같은 다량의 보이드(void)가 형성되지 않는다. 여기서, 상기와 같이 보이드가 억제됨으로써, 봉지부에 의한 수분 흡습량이 적어지고 따라서 반도체 장치의 신뢰성이 더욱 향상된다.
또한, 본 발명에 의한 반도체 장치는 게이트 락 블록을 이용하여 봉지부를 형성하기 때문에, 봉지부와 게이트 봉지부 사이의 분리 작업이 더욱 용이해진다. 즉, 봉지 공정후 바로 게이트 락 블록이 동작하여 경화되기 전의 게이트 봉지부를 분리함으로써, 이후 경화된 게이트 봉지부의 절단 작업을 수행하지 않아도 된다. 물론, 이러한 게이트 락 블록의 동작으로 인해 봉지부의 양측면(제3면)에는 자연스럽게 돌기 또는 요홈 형태의 봉지부 파단부가 형성된다. 즉, 상기 두개의 봉지부 파단부는 모두 돌기이거나, 모두 요홈이거나 또는 일측은 돌기이고 나머지 타측은 요홈 형태로 나타날 수 있다. 이와 같이 봉지부 파단부가 돌기 및 요홈으로 혼재되어 형성되는 이유는 게이트 락 블록과 금형, 게이트 락 블록과 캐비티 등의 위치 오차에 기인한 것이다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치 제조용 금형을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (7)

  1. 삭제
  2. 반도체 다이와,
    상기 반도체 다이가 탑재된 동시에 상기 반도체 다이가 전기적으로 연결된 리드프레임과,
    상기 반도체 다이 및 리드프레임을 봉지재로 봉지하여 형성된 봉지부를 포함하고,
    상기 봉지부의 표면에는 봉지재의 입구 흔적 및 출구 흔적인 적어도 하나의 봉지부 파단부가 형성된 동시에, 상기 봉지부는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 또는 제2면의 폭보다 작은 폭을 갖는 네개의 제3면을 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 두개의 봉지부 파단부는 상기 네개의 제3면중 서로 평행을 이루는 두개의 제3면인 동시에 대칭되는 위치에 형성된 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 하나의 봉지부는 그것이 형성된 하나의 제3면중 50~95%의 영역에 걸쳐 형성된 것을 특징으로 하는 반도체 장치.
  5. 제 3 항에 있어서, 상기 두개의 봉지부 파단부는 제3면중 리드프레임이 돌출되지 않은 영역에 형성된 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부로부터 소정 길이 돌출되거나, 상기 봉지부와 평면이거나, 또는 상기 봉지부로부터 소정 깊이 함몰되어 형성된 것을 특징으로 하는 반도체 장치.
  7. 제 2 항에 있어서, 상기 두개의 봉지부 파단부는 단면적이 상호 같은 것을 특징으로 하는 반도체 장치.
KR1020060039577A 2005-06-02 2006-05-02 반도체 장치 KR100767194B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060039577A KR100767194B1 (ko) 2006-05-02 2006-05-02 반도체 장치
PCT/KR2006/001937 WO2006129926A1 (en) 2005-06-02 2006-05-24 Mold for manufacturing semiconductor device and semiconductor device manufactred using the same
JP2006152055A JP2006339649A (ja) 2005-06-02 2006-05-31 半導体装置製造用金型及びこれを利用した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060039577A KR100767194B1 (ko) 2006-05-02 2006-05-02 반도체 장치

Publications (1)

Publication Number Publication Date
KR100767194B1 true KR100767194B1 (ko) 2007-10-17

Family

ID=38814799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039577A KR100767194B1 (ko) 2005-06-02 2006-05-02 반도체 장치

Country Status (1)

Country Link
KR (1) KR100767194B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073702B1 (ko) 2009-07-17 2011-10-14 미크론정공 주식회사 반도체 패키지를 위한 리드 프레임 및 몰드 금형, 그리고 반도체 패키지 방법
KR101104299B1 (ko) 2010-03-09 2012-01-11 (주)위셀 엘이디 리드프레임 제조용 금형 및 이를 이용한 엘이디 리드프레임 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031180A (ja) * 1999-06-28 2000-01-28 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031180A (ja) * 1999-06-28 2000-01-28 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073702B1 (ko) 2009-07-17 2011-10-14 미크론정공 주식회사 반도체 패키지를 위한 리드 프레임 및 몰드 금형, 그리고 반도체 패키지 방법
KR101104299B1 (ko) 2010-03-09 2012-01-11 (주)위셀 엘이디 리드프레임 제조용 금형 및 이를 이용한 엘이디 리드프레임 제조방법

Similar Documents

Publication Publication Date Title
EP2953160B1 (en) Method of manufacturing a semiconductor device package
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
KR20190002931U (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
USRE43818E1 (en) Fabrication of an integrated circuit package
KR100767194B1 (ko) 반도체 장치
CN100501988C (zh) 引线框架、半导体器件及其制造方法以及注射模具
KR100714884B1 (ko) 반도체 장치 제조용 금형
JP2006339649A (ja) 半導体装置製造用金型及びこれを利用した半導体装置
KR100640556B1 (ko) 반도체 장치
JP6856199B2 (ja) 半導体装置の製造方法
US10937728B2 (en) Preformed lead frame and lead frame package made from the same
CN112838014A (zh) 树脂成形后的引线框的制造方法、树脂成形品的制造方法及引线框
JP4763554B2 (ja) 半導体装置の製造方法
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2973901B2 (ja) 半導体樹脂封止用金型
KR100298688B1 (ko) 반도체패키지제조용몰드금형의에어벤트구조
KR20170016283A (ko) 반도체 장치 및 그 제조 방법
KR20010038119A (ko) 비지에이 패키지용 몰딩 장치
KR100253388B1 (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101014

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee