JP2006339649A - 半導体装置製造用金型及びこれを利用した半導体装置 - Google Patents

半導体装置製造用金型及びこれを利用した半導体装置 Download PDF

Info

Publication number
JP2006339649A
JP2006339649A JP2006152055A JP2006152055A JP2006339649A JP 2006339649 A JP2006339649 A JP 2006339649A JP 2006152055 A JP2006152055 A JP 2006152055A JP 2006152055 A JP2006152055 A JP 2006152055A JP 2006339649 A JP2006339649 A JP 2006339649A
Authority
JP
Japan
Prior art keywords
mold
gate
sealing
semiconductor device
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006152055A
Other languages
English (en)
Inventor
Dong Sun Kwak
東選 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSP CO Ltd
Original Assignee
TSP CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050047428A external-priority patent/KR100714884B1/ko
Priority claimed from KR1020060022126A external-priority patent/KR100640556B1/ko
Priority claimed from KR1020060039577A external-priority patent/KR100767194B1/ko
Application filed by TSP CO Ltd filed Critical TSP CO Ltd
Publication of JP2006339649A publication Critical patent/JP2006339649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】本発明は、封止材の使用量を低減し、封止材のボイド発生を減少させて、トリミングまたはソーイング工程で生じる各種不良を防止する半導体装置製造用金型及びこれを利用した半導体装置を提供するものである。
【解決手段】本発明は、多数の半導体装置を配置できるように所定の深さを有する多数のキャビティーが一定の距離を離隔しつつ配列され、各キャビティーは所定の深さを有するスルーゲートを通じて互いに連通されている第１金型と、第１金型に密着すると共に、第１金型のスルーゲートを通じて全てのキャビティーに位置した半導体装置に封止材が流れ込むことができるようにする第２金型と、第１金型のスルーゲートに対応する第２金型の領域に貫通するように設置された多数のゲートロックブロックとを備え、上記のゲートロックブロックは封止工程中にはスルーゲートを開放させ、封止工程完了後にはスルーゲートを閉鎖させ、またはその開放空間を狭める半導体装置製造用金型を開示する。
【選択図】図４ａ

Description

本発明は、半導体装置製造用金型及びこれを利用した半導体装置に関し、より詳しくは、封止材の使用量を低減し、封止材のボイドの発生及び封止材の未充填を抑制し、トリミング（ｔｒｉｍｍｉｎｇ）またはソーイング（ｓａｗｉｎｇ）工程で各種不良が防止できる半導体装置製造用金型及びこれを利用した半導体装置に関する。
一般に、マザーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）やメインボード（ｍａｉｎ ｂｏａｒｄ）などに実装できる形態の半導体装置はリードフレーム（ｌｅａｄ ｆｒａｍｅ）（または、回路基板）と、前記リードフレームに装着された半導体ダイ（ｄｉｅ）と、前記リードフレームと半導体ダイとを電気的に連結する多数の導電性ワイヤー（ｗｉｒｅ）（または、ソルダー（ｓｏｌｄｅｒ））と、前記リードフレーム、半導体ダイ及び導電性ワイヤーなどを外部環境から保護するために封止材で封止して形成された封止部とからなっている。
また、このような半導体装置は、リードフレームに多数の半導体ダイを装着するダイボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）工程と、前記各々の半導体ダイとリードフレームとを電気的に連結するワイヤーボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）工程と、前記リードフレーム、半導体ダイ及びワイヤーなどを封止材で封止する封止工程と、前記リードフレームから個々の半導体装置を分離するトリミングまたはソーイング（ｔｒｉｍｍｉｎｇ ｏｒ ｓａｗｉｎｇ）工程とからなっている。即ち、半導体装置を各工程で一個ずつ作るならば、その歩留まりが非常に低いため、通常、リードフレームをストリップ（ｓｔｒｉｐ）形態に配置して大量の半導体装置が一度に製造されるようにしている。
図１ａは従来の半導体装置製造用金型により半導体装置が封止された状態を示す平面図であり、図１ｂは図１ａの所定領域を拡大図示した拡大平面図である。
図示したように、多数のリードフレーム１２’がストリップ（ｓｔｒｉｐ）形態で形成されており、また各リードフレームには所定の形状の封止部１５’が形成されている。通常的に、このようなリードフレーム１２’及び封止部１５’を半導体装置１０’と定義することができる。
前記封止部１５’は多数個が所定の距離を離隔したまま２列（または、その以上の列も可能である）に配列されており、前記２列の封止部１５’間には金型の小湯路（ｓｍａｌｌ ｒｕｎｎｅｒ）に該当する小湯路封止部２３’が延びている。また、前記各封止部１５’と小湯路封止部２３’との間には金型のゲート（ｇａｔｅ）に該当するゲート封止部２４’がその封止部１５’に対し略直角方向に形成されている。併せて、前記封止部１５’は金型に備えられたキャビティー（ｃａｖｉｔｙ）により形成される領域であり、このような金型の小湯路、ゲート及びキャビティーは互いに全て連結された構造をなす。図面中、未説明符号２１’は金型のラムポット（ｒａｍ ｐｏｔ）に対応するラムポット封止部であり、２２’は金型の大湯路（ｌａｒｇｅ ｒｕｎｎｅｒ）に対応する大湯路封止部である。図１ａにおいて矢印は封止材の流れ方向を示すものであって、封止材は、ラムポット、大湯路及び小湯路を通じて各々のゲート及びキャビティーに到達する。
このような封止工程後にはトリミング（ｔｒｉｍｍｉｎｇ）またはソーイング（ｓａｗｉｎｇ）工程を通じて前記各々の封止部（即ち、各々の半導体装置）が個々に分離される。併せて、このようなトリミングまたはソーイング工程ではリードフレームだけでなく、前記封止部１５’からゲート封止部２４’も共に切断される。したがって、完成された半導体装置では前記封止部１５’に１つのゲート封止部破断痕跡部（または、封止部痕跡）が残る。
一方、このような従来技術では、封止工程後、ラムポット封止部及び大湯路封止部だけでなく、小湯路封止部及びゲート封止部も全て除去しなければならないので、封止材の使用量が過多になる問題がある。即ち、通常の封止材は熱硬化性樹脂であるため、一度硬化されればまた溶融して再使用することができない。したがって、前記のような従来のラムポット封止部、大湯路封止部、小湯路封止部及びゲート封止部は全て廃棄しなければならない。
また、従来技術では、小湯路及びゲートが相互直角方向に形成されているため、実際に封止工程が遂行されるキャビティーの内側で封止材の渦流が強度に生じる。したがって、封止工程中、未充填の形態で封止部が形成され、または完成された封止部の内側に多量のボイド（ｖｏｉｄ）が形成される。さらに、このようなボイドには、後に水分などが吸収されることによって、半導体装置が高温状態に置かれている際に前記の水分が蒸気化して、ついには封止部が破壊される１つの原因となる。
さらに、従来技術は、封止工程後に行われるトリミングまたはソーイング工程においてパンチ（ｐｕｎｃｈ）またはソーイングブレード（ｓａｗｉｎｇ ｂｌａｄｅ）がリードフレームだけでなく、ゲート封止部も共に除去しなければならないので、パンチまたはソーイングブレードの寿命が短くなるだけでなく、半導体ダイを覆う封止部も共に破損される場合が多発するという問題がある。
本発明は、前述した従来の問題を克服するためのものであって、封止材の使用量を低減し、封止材のボイドの発生及び封止材の未充填を抑制し、トリミング（ｔｒｉｍｍｉｎｇ）またはソーイング（ｓａｗｉｎｇ）工程における各種不良を防止できる半導体装置製造用金型及びこれを利用した半導体装置を提供することをその目的とする。
本発明は、多数の半導体装置を一以上の列に配置できるように、所定の深さを有する多数のキャビティーがそれぞれの列において互いに一定の距離を離隔しつつ、一以上の列に配列され、前記各キャビティーはそのキャビティーの深さより小さな深さを有するスルーゲートを通じて互いに連通されている第１金型と、前記第１金型に密着すると共に、前記第１金型のスルーゲートを通じて全てのキャビティーに配置された半導体装置に順次に封止材が流れ込むことができるようにする第２金型を備えてなることを特徴とする。
また、本発明は、多数の半導体装置を一以上の列に配置できるように、所定の深さを有する多数のキャビティーがそれぞれの列において互いに一定の距離を離隔しつつ一以上の列に配列され、前記各キャビティーはそのキャビティーの深さより小さい深さを有するスルーゲートを通じて互いに連通されている第１金型と、前記第１金型に密着すると共に、前記第１金型のスルーゲートを通じて全てのキャビティーに配置された半導体装置に順次に封止材が流れ込むことができるようにする第２金型と、前記第１金型のスルーゲートに対応する第２金型の領域に貫通するように設置された多数のゲートロックブロックを備え、前記ゲートロックブロックは、封止工程中は、前記スルーゲートを開放させ、封止工程完了後には前記スルーゲートを閉鎖させ、またはその開放空間を狭めることを特徴とする。
また、本発明は、多数の半導体装置を配置できるように所定の深さを有するキャビティーが形成され、前記キャビティーには所定の深さを有する少なくとも１つのゲートが連通される第１金型と、前記第１金型に密着すると共に、前記第１金型のゲートを通じてキャビティーに配置された全ての半導体装置に封止材が流れ込むことができるようにする第２金型と、前記第１金型に前記キャビティーまで貫通して設置され、前記キャビティーの内側の前記各半導体装置に各々分割された封止部が形成されるようにする分割ブロックを備え、前記分割ブロックは封止工程中には封止材が円滑に流れることができるように前記キャビティーを完全に開放させ、封止工程完了後には前記各半導体装置の前記封止部が分割されるように前記各半導体装置に接触し、または近接することを特徴とする。
また、本発明は、半導体ダイと、前記半導体ダイが搭載されると共に、前記半導体ダイが電気的に接続されるリードフレームと、前記半導体ダイ及び前記リードフレームを封止材で封止して形成された封止部とを備え、前記封止部の表面には封止工程中の封止材の入口または出口に対応する少なくとも１つの封止部破断痕跡部が形成されることを特徴とする。
前述したように、本発明に係る半導体装置製造用金型及びこれを利用した半導体装置によれば、従来のように１つの湯路から各々のゲートを通じてキャビティーが連通される方式でなく、各々のキャビティーがスルーゲートを通じて連通されることによって、封止材の使用量を格段に低減できる。即ち、封止工程後、捨てられる封止材はスルーゲートに形成された少量のゲート封止部である。
また、本発明は、従来のように、湯路から略直角で折り曲げられたゲートに沿ってキャビティーに封止材が流入するのでなく、直線形態のスルーゲートを通じて各々のキャビティーに封止材が流入することによって封止材の渦流現象が抑制される。したがって、キャビティーの内側に形成される封止部にボイドがほとんど発生せず、また未充填部分もほとんど形成されなくなる。
また、本発明では、封止工程中にはスルーゲートを開いて、封止工程完了後にはスルーゲートを閉じるゲートロックブロックが形成されることによって、トリミング工程中、パンチがリードフレーム（または、回路基板）のみをトリムできるようになる。即ち、従来のようにパンチがゲート封止部とリードフレームを共にトリムしなくてもよい。したがって、トリミング装置のパンチ寿命が顕著に向上し、また封止部と連結されるゲート封止部もないので（ゲート封止部が存在してもその厚さが従来に比べて非常に薄いので）、ゲート封止部の破壊による封止部破壊も発生しなくなる。
また、本発明による半導体装置では、スルーゲートタイプまたはゲートブロックタイプで封止部を形成するため、封止工程完了後、封止部切断工程で自然に封止部の対向する両側面（または、一側面）に封止部破断痕跡部、即ち、封止材の入口痕跡及び出口痕跡が形成される。したがって、半導体装置において前記のような封止部破断痕跡部が観察されれば、本発明による製造方法を利用したと類推できる。
また、本発明では、封止工程中には半導体装置間に封止材が容易に流れ込むようにしつつ、封止工程完了後には各々の半導体装置間に封止部が自然に分割されるようにする分割ブロックが形成されることによって、金型に多数のキャビティーを形成する代わりに、大きな１つのキャビティーのみを形成できるようになる。さらに、このように１つのキャビティーで多数の半導体装置を作ることになれば、通常は、ソーイング工程において、封止部及びリードフレーム（または、回路基板）を共にソーイングしなければならないが、本発明は既に分割ブロックにより封止部が分割されているので、ブレードを利用したソーイングまたはパンチを利用したトリミング工程中、いずれか１つを選択的に使用できることになる。勿論、ソーイングやトリミングの際、封止部に加えられる衝撃はほとんどなく、唯リードフレーム（または、回路基板）のみに衝撃が加えられることによって、封止部の破損も格段に減少されるようになる。
以下、本発明を添付の図面を参照しつつ詳細に説明する。
図２ａは本発明による半導体装置製造用金型により半導体装置が封止された状態を示す平面図であり、図２ｂは図２ａの所定領域を拡大図示した拡大平面図である。
図示したように、多数のリードフレーム１２（または、回路基板）がストリップ状に配置されており、また前記リードフレーム１２には多数の封止部１５が一定距離を離隔して形成されている。ここで、前記１つのリードフレーム１２及びこれを封止する１つの封止部１５を１つの半導体装置１０と定義することができる。
より詳しくは、前記多数の封止部１５は、所定距離を離隔しつつ２列（または、それ以上の列も可能である）に配列されている。また、前記配列された各封止部１５間の所定領域には金型のスルーゲートに該当するスルーゲート封止部２４が形成されても良い。封止材が流入し始める最初の封止部１５にはゲート封止部２３が形成されており、このようなゲート封止部２３は湯路封止部２２と連結されている。また、前記湯路封止部２２はラムポット封止部２１と連結されている。勿論、このようなラムポット封止部２１は金型のラムポットに対応して形成された領域であり、湯路封止部２２は金型の湯路に対応して形成された領域であり、ゲート封止部２３は金型のゲートに対応して形成された領域であり、スルーゲート封止部２４は金型のスルーゲートに対応して形成された領域である。併せて、前記半導体装置１０の封止部１５は金型のキャビティーに対応して形成された領域である。図２ａにおいて矢印は封止材の流れ方向を示すものである。このようにして、本発明は封止材が金型のラムポット、湯路、ゲート及びスルーゲートを通じて各々のキャビティーに充填されることが分かる。ここで、本発明は従来と異なり、封止材が所定のキャビティーを貫通して他のキャビティーに順次に充填される。即ち、１つのキャビティーを中心にして入口の役目をするスルーゲート及び出口の役目をするまた別のスルーゲートが形成され、このようなスルーゲートを通じて全てのキャビティーが相互に連結されている。
このように封止されたリードフレーム１２、つまり前記各々の封止部１５（即ち、各々の半導体装置１０）はトリミングまたはソーイング工程を通じて個々に分離される。また、後述するように、ゲートロックブロックが形成された金型を利用した場合には、前記トリミングまたはソーイング工程でリードフレーム１２のみトリミングまたはソーイングすることにより、トリミング装置のパンチまたはソーイング装置のソーイングブレードの寿命を顕著に増加させることができることになる。
以下、前記のような封止部１５の形態を得るための多様な金型の構造をより具体的に説明する。ここで、説明の便宜上、封止材及び封止部は全て図面符号を１５とする。
図３ａは本発明の一実施形態による金型により封止部が形成される状態を示す横断面図、図３ｂはその縦断面図、そして図３ｃは半導体装置が金型中に収容された状態を示す平面図である。
図３ａ乃至図３ｃに示すように、本発明による金型は、第１金型１１０と、これに結合される第２金型１２０とを備える。前記第１金型１１０には、多数の半導体装置１０をそれぞれ配置できるように所定の深さを有する多数のキャビティー１１１が一定距離離隔しつつ配列されている。また、前記各キャビティー１１１は、それより小さな深さを有するスルーゲート１１２を介して互いに連通されている。前記第２金型１２０は、前記第１金型１１０の上部に密着することによって、前記第１金型１１０のスルーゲート１１２を通じて全てのキャビティー１１１に配置された半導体装置１０に封止材１５が流れ込むようにしている。
ここで、前記第１金型１１０に形成されたキャビティー１１１は、略四角形状に形成されることができる。また、前記第１金型１１０のスルーゲート１１２の深さはキャビティー１１１の深さより小さく形成されることによって、後に形成される封止部１５の外観に与える影響を最小としている。また、前記第１金型１１０のスルーゲート１１２の幅はキャビティー１１１の幅より小さく形成されることができる。勿論、図示してはいないが、前記スルーゲート１１２の幅はキャビティー１１１の幅と同一とすることもできる。さらに、前記スルーゲート１１２はキャビティー１１１の側端に連通されている。勿論、図示してはいないが、前記スルーゲート１１２はキャビティー１１１の側辺の中央に連通されることもできる。
図３において太い矢印は封止材１５の流れ方向を示すものである。図示したように、封止材１５はゲート１１３及び最初のスルーゲート１１２を通じて最初のキャビティー１１１を満たし、次に、２番目のスルーゲート１１２を通じて２番目のキャビティー１１１を満たす。したがって、従来のように封止材１５の方向が湯路１１４からゲート１１３に向かって鋭く曲折していないので、封止材１５の渦流がほとんどなくなる。したがって、キャビティー１１１に完成された封止部１５には未充填領域やボイドはほとんど生成しない。図３ａ中、未説明符号１１４は全てのキャビティー１１１の内側の空気を金型の外部に排出する空気抜き（ａｉｒ ｖｅｎｔ）である。
さらに、封止工程完了後には前記スルーゲート１１２にのみ、廃棄される少量のスルーゲート封止部２４が形成されることによって、従来のように体積の大きい湯路封止部などが形成されなくなる。したがって、封止材１５の使用量を顕著に削減することができる。
図４ａは本発明の他の実施形態による金型のうち、ゲートロックブロックの作動前の封止部の状態を示す横断面図、図４ｂはその縦断面図及び図４ｃは平面図であり、図４ｄはゲートロックブロックの作動後の状態を示す横断面図、図４ｅはその縦断面図及び図４ｆはその平面図である。
まず、図４ａ乃至図４ｃに示すように、本発明による半導体装置製造用金型は、第１金型１１０、第２金型１２０及びゲートロックブロック１３０を備えている。
前記第１金型１１０には、多数の半導体装置１０を配置できるように所定の深さを有する多数のキャビティー１１１が一定の距離を離隔しつつ配列されている。前記各キャビティー１１１は所定深さを有するスルーゲート１１２に連通されている。勿論、封止材１５が流入し始める最初のスルーゲート１１２には、極めて短い長さのゲート１１３が形成されており、最後のキャビティー１１１（図面において右側終端のキャビティー１１１）にはキャビティー１１１の空気を外部に排出する空気抜き１１４が形成されている。
また、前記第２金型１２０は、前記第１金型１１０に密着することによって、前記第１金型１１０のスルーゲート１１２を通じて全てのキャビティー１１１に配置された半導体装置１０に封止材１５が容易に流れ込むことができるようになっている。
併せて、前記ゲートロックブロック１３０は、前記第１金型１１０のスルーゲート１１２に対応する位置に、第２金型１２０を貫通して設置されている。また前記ゲートロックブロック１３０の上段にはそのゲートロックブロック１３０が上下方向に動くことができるように、ブロック移動部材１３２が更に設置されている。このようなブロック移動部材１３２は空圧シリンダ、油圧シリンダ、モータまたはその等価物の中から選択された、いずれか１つであってよく、本発明においてそのブロック移動部材１３２の種類を限るものではない。
このようなゲートロックブロック１３０は、図４ａ乃至図４ｃに示すように、封止工程中には前記スルーゲート１１２を完全に開放させる。したがって、封止材１５は最初のスルーゲート１１２を通じて最初のキャビティー１１１に容易に流れ込み、また２番目のスルーゲート１１２を通じて２番目のキャビティー１１１に容易に流れて込む。勿論、前記封止材１５はその後のスルーゲート１１２及びキャビティー１１１を通じて続けて流れ込みながら全てのキャビティー１１１に充填される。
一方、前記第１金型１１０に形成されたキャビティー１１１は略四角形状に形成されることが好ましいが、このような形状に限られるものではない。また、前記第１金型１１０に形成されたスルーゲート１１２の深さはキャビティー１１１の深さより小さくなっている。併せて、前記第１金型１１０に形成されたスルーゲート１１２の幅はキャビティー１１１の幅以下であると共に、ゲートロックブロック１３０の幅と等しくなっている。したがって、前記ゲートロックブロック１３０はスルーゲート１１２を完全に閉鎖することができる、またはスルーゲート１１２の開放空間を格段に狭めることができる。さらに、前記スルーゲート１１２は、キャビティー１１１の側辺の終端または中央に連通されるのが好ましいが、このようなキャビティー１１１とスルーゲート１１２の連通位置に本発明を限るものではない。
一方、図４ｄ乃至４ｆに示すように、全てのキャビティー１１１に封止材１５が充填された後、前記したゲートロックブロック１３０が動作する。即ち、ゲートロックブロック１３０が移動部材１３２により所定距離を下降することによって、全てのスルーゲート１１２を完全に閉鎖される、またはその開放空間はかなり狭められる。したがって、前記スルーゲート１１２と対応する領域にはスルーゲート封止部が形成されない。勿論、このようなゲートロックブロック１３０は封止材１５が硬化する前に動作しなければならない。
このようにして、半導体装置１０のスルーゲート１１２に対応する領域にはスルーゲート封止部が形成されない。または、スルーゲート封止部が形成されても従来とは異なり、非常に薄い厚さで形成される。即ち、ほとんどキャビティー１１１と対応する領域のみに封止部１５が形成される。したがって、使われる封止材１５の量を最小化することができる。さらに、前述したように、封止材１５は隣り合うキャビティー１１１同士の間に形成されたスルーゲート１１２を通じて各キャビティー１１１に充填されることにより、封止材１５の渦流が最小化される。したがって、封止工程完了後、封止部１５の内側にボイドがほとんど形成されないだけでなく、封止材の未充填も発生しない。併せて、封止工程完了後、半導体装置１０のトリミングまたはソーイング工程でトリムパンチまたはソーイングブレードは唯リードフレーム１２（または、回路基板）のみをトリムまたはソーイングすることになる。または、極めて薄い厚さのスルーゲート封止部及びリードフレームをトリムまたはソーイングすることになる。即ち、トリムパンチまたはソーイングブレードは硬化した封止部１５によってほとんど損傷を受けない。したがって、本発明によれば、トリムパンチまたはソーイングブレードの寿命を延長することができる。勿論、トリムまたはソーイング工程において、リードフレーム１２（または、回路基板）のみをトリムまたはソーイングすることにより、封止部１５の概観もほとんど損傷を受けない。
図５ａは本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図、図５ｂはその縦断面図及び図５ｃは平面図であり、図５ｄはゲートロックブロックの作動後の状態を示す横断面図、図５ｅはその縦断面図及び図５ｆはその平面図である。図示したように、このような金型は前述した金型と類似の構造をなすのでその差異点のみを説明する。
図５ａ乃至図５ｃに示すように、本発明の他の実施形態による金型もまた第１金型１１０、第２金型１２０及びゲートロックブロック１３０を備えることができる。勿論、前記第１金型１１０には半導体装置１０が配置される多数のキャビティー１１１が２列（または、それ以上の列も可能である）に形成されており、各列のキャビティー１１１はスルーゲート１１２に連通されている。ここで、前記２列のスルーゲート１１２は可能な限り近くに配置されるとともに、互いに水平方向に延びている。さらに、前記第２金型１２０に取り付けられたゲートロックブロック１３０は、封止工程中においては前記各々のスルーゲート１１２を開放している状態にある。
一方、図５ｄ乃至図５ｆに示すように、封止工程が完了した後には、前記ゲートロックブロック１３０が動作することによって、全てのスルーゲート１１２は完全に閉鎖した、またはその開放空間をかなり狭めた状態にすることができる。したがって、前記スルーゲート１１２と対応する領域にはスルーゲート封止部がほとんど形成されない。勿論、このようなゲートロックブロック１３０は封止材１５が硬化される前に動作しなければならない。
図６ａは本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図、図６ｂはその縦断面図及び図６ｃは平面図であり、図６ｄはゲートロックブロックの作動後の状態を示す横断面図、図６ｅはその縦断面図及び図６ｆはその平面図である。図示したように、このような金型も前述した金型と類似の構造をなすのでその差異点のみを説明する。
図６ａ乃至図６ｃに示すように、本発明の他の実施形態による金型もまた、第１金型１１０、第２金型１２０、及びゲートロックブロック１３０を備えることができる。勿論、前記第１金型１１０には半導体装置１０が配置される多数のキャビティー１１１が２列（または、それ以上の列も可能である）に形成されており、各列のキャビティー１１１はスルーゲート１１２を介して互いに連通している。ここで、前記２列のスルーゲート１１２はできる限り遠くに配置され、互いに水平方向に延びている。さらに、封止工程中には、前記第２金型１２０に取り付けられたゲートロックブロック１３０は、前記各々のスルーゲート１１２を開放している状態である。
一方、図６ｄ乃至図６ｆに示すように、封止工程が完了した後には、前記ゲートロックブロック１３０が動作することによって、全てのスルーゲート１１２を完全に閉鎖する、またはその開放空間をかなり狭めることができる。したがって、前記スルーゲート１１２と対応する領域にはほとんどスルーゲート封止部が形成されない。勿論、このようなゲートロックブロック１３０は封止材１５が硬化する前に動作しなければならない。
図７ａは本発明による金型において、ゲートロックブロックの作動前の封止部の状態を示す平面図、図７ｂはその横断面図であり、図７ｃはゲートロックブロックの作動後の状態を示す横断面図、図７ｄはその平面図である。
まず、図７ａ及び図７ｂに示すように、第１金型１１０の一の側には封止材１５が流入するラムポット１１５が形成されており、前記ラムポット１１５には４つの湯路１１４が所定の長さ及び深さで形成されている。また、前記湯路１１４の終端には所定の深さを有する多数のキャビティー１１１が一定の間隔を置いて４列に形成されている。ここで、前記各列のキャビティー１１１はそれと幅は同一で、かつ、深さは浅いスルーゲート１１２を介して連通されている。勿論、前記スルーゲート１１２を完全に閉鎖し、またはその開放空間を狭めるためのゲートロックブロック１３０の幅も前記スルーゲート１１２の幅と同一である。このようにして、ラムポット１１５から供給された封止材１５は、湯路１１４、ゲート１１３、及び最初のスルーゲート１１２を通じて最初のキャビティー１１１に充填され、続いて、２番目のスルーゲート１１２を通じて２番目のキャビティー１１１に充填される。このような方式により、前記封止材１５は最後のキャビティー１１１まで全てに充填される。さらに、第２金型１２０に取り付けられたゲートロックブロック１３０はこのような封止工程中には動作しないので、全てのスルーゲート１１２が開放されている。
一方、図７ｃ及び図７ｄに示すように、封止工程が完了した後には、ゲートロックブロック１３０が下降することによって、隣り合うキャビティー１１１の間に備えられるスルーゲート１１２は完全に閉鎖され、またはその開放空間をかなり狭められる。したがって、前記スルーゲート１１２に対応する領域にはスルーゲート封止部がほとんど形成されない。勿論、このようなゲートロックブロック１３０は封止材１５が硬化する前に動作しなければならない。
図８ａは本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図、図８ｂはその縦断面図、図８ｃはその平面図であり、図８ｄはゲートロックブロックの作動後の状態を示す横断面図、図８ｅはその平面図、そして図８ｆはその平面図である。
図示したように、本発明の他の形態による金型は、第１金型１１０、第２金型１２０、及び分割ブロック１３０を備える。
前記第１金型１１０には、多数の半導体装置１０を一度に配置できるように所定深さ及び広さを有するキャビティー１１１が形成され、前記キャビティー１１１には所定深さを有する少なくとも１つのゲート１１３が連通されている。前記ゲート１１３は所定深さを有する湯路１１４に連通されており、前記湯路１１４はラムポット１１５に連通されている。
前記第２金型１２０は、前記第１金型１１０に密着すると、前記第１金型１１０のゲート１１３を通じてキャビティー１１１に位置した全ての半導体装置１０に封止材１５が流れ込むようにする。
前記分割ブロック１３０は、前記第１金型１１０に貫通するように設けられ、前記キャビティー１１１まで延ばされ、前記キャビティー１１１の内側の各半導体装置１０を覆って各々分割された封止部１１５が形成されるようにしている。このような分割ブロック１３０は互いに交差する多数の横隔壁１３４と縦隔壁１３６とを備えている。言い換えると、交差する横隔壁１３４と縦隔壁１３６とは前記分割ブロック１３０中に格子状に配置されている。前記横隔壁１３４と縦隔壁１３６に囲まれた長方形の領域によって１つの封止部１５（即ち、１つの半導体装置）が形成されている。また、前記分割ブロック１３０には前記分割ブロック１３０を上下方向に往復動させることができるようにブロック移動部材１３２が更に設置される。このようなブロック移動部材１３２は空圧シリンダ、油圧シリンダ、モータまたはその等価物の中から選択されたいずれか１つであることができるが、このような種類に限られるものではない。
一方、図８ａ乃至図８ｃに示すように、ラムポット１１５、湯路１１４及びゲート１１３を通じてキャビティー１１１に封止材１５を充填する工程中には、前記分割ブロック１３０はキャビティー１１１の内側へ向かって移動しない。即ち、キャビティー１１１の内側の全ての半導体装置１０に封止材１５が到達できるように、前記分割ブロック１３０は前記半導体装置１０から所定の距離を上昇した状態を維持する。即ち、前記キャビティー１１１は完全に開放されている。
しかしながら、図８ｄ乃至図８ｆに示すように、封止工程が完了した後には移動部材１３２の駆動により前記分割ブロック１３０が所定の距離を下降して半導体装置１０の表面に完全に接触し、または隣接した位置に配置される。特に、前記分割ブロック１３０はキャビティー１１１を完全に閉鎖し、または開放空間を実質的に狭め形成される封止部を完全に分割して個々の半導体装置にする。言い換えると、前記分割ブロック１３０が下降することによって、１つの封止部１５はそれぞれの半導体装置１０に形成される。各々の半導体装置１０の間には封止材１５は形成されず、または形成されても従来とは異なり極めて薄い厚さに形成される。
したがって、このような封止工程が完了した後に遂行されるトリミング工程またはソーイング工程において、ソーイングブレードまたはトリミングパンチは、前記封止部１５と接触せずに（または、接触するとしてもそれは極めて薄い）、リードフレーム１２（または、回路基板）に接触し、ソーイングブレードまたはトリミングパンチの寿命が向上する。また、湯路１１４やゲート１１３の長さをできる限り短くすることにより、使われる封止材１５の量も最小化することができる。
図９は、本発明の一実施形態による半導体装置がリードフレームストリップから分離された状態を示す斜視図である。また、図１０ａは本発明の一実施形態の半導体装置のうち、封止部の形成前の状態を示す平面図であり、図１０ｂ及び図１０ｃは封止された半導体装置の横断面図である。
図示したように、本発明による半導体装置１０は、半導体ダイ１１と、前記半導体ダイ１１が搭載されると共に、前記半導体ダイ１１が電気的に連結されるリードフレーム１２と、前記半導体ダイ１１及びリードフレーム１２を封止材で封止して形成された封止部１５とからなる。また、本発明による半導体装置１０には、前記封止部１５の側部の表面にスルーゲートの入口及びスルーゲートの出口の痕跡である少なくとも２つの封止部破断痕跡部１６が形成されている。
より詳しくは、前記封止部１５は、実質的に平坦で所定の面積を有する第１面１５ａと、前記第１面１５ａとは反対側の面である第２面と、前記第１面１５ａと第２面１５ｂとの間にそれらの端に沿って伸びる長方形状で、かつ前記第１面１５ａまたは第２面１５ｂの幅より小さな幅を有する４つの第３面１５ｃを備える。ここで、前記リードフレーム１２は、前記４つの第３面１５ｃのうち、いずれか一面から所定の長さを外部に突出し、よって前記リードフレーム１２は外部装置に容易に接続できるようになっている。
一方、前記２つの封止部破断痕跡部１６は、前記封止部１５に備えられた４つの第３面１５ｃのうち、互いに平行な２つの第３面１５ｃの対称領域に形成されることができる。言い換えると、前記２つの封止部破断痕跡部１６は、前記リードフレーム１２が突出した第３面１５ｃと垂直であると共に、互いに水平な他の２つの第３面１５ｃの対称領域に各々形成されることができる。また、前記２つの封止部破断痕跡部１６は、前記封止部１５から所定の長さが突出した突起形態をなすことができる。勿論、１つの第３面１５ｃの封止部破断痕跡部１６は、封止材のスルーゲートの入口の痕跡であり、他の第３面１５ｃの封止部破断痕跡部１６は封止材のスルーゲートの出口の痕跡でありうる。図面中、未説明符号１３は半導体ダイ１１とリードフレーム１２とを電気的に接続する導電性ワイヤーであり、１４は半導体ダイとリードフレーム１２とを接続する銀ペースト１４（Ａｇ ｐａｓｔｅ）またはソルダーペースト（Ｓｏｌｄｅｒ ｐａｓｔｅ）である。
ここで、前述の２つの封止部破断痕跡部１６は、金型内でキャビティーを中心にして、その両側にスルーゲートが形成されているために形成されたものであることができる。即ち、スルーゲートには封止工程完了後、スルーゲート封止部が形成され、このスルーゲート封止部は、個片化工程により本発明で定義した封止部破断痕跡部となる。図面では、前記封止部破断痕跡部１６が前記封止部１５から過多に突出した形態で図示されているが、実際には、前記封止部破断痕跡部１６の突出長さは数ｎｍと非常に小さく形成される。勿論、場合によっては、前記封止部破断痕跡部１６が前記封止部１５の第３面１５ｃと同一平面をなして、単にその痕跡のみを残すこともできる。併せて、このような封止部破断痕跡部１６は、封止部１５のソーイングまたはパンチング工程により形成されたものであることができる。
図１１ａは及び図１１ｂは、本発明による半導体装置に形成される封止部破断痕跡部の形成可能位置を示す平面図及び側面図である。
図１１ａに示すように、本発明による半導体装置１０は封止部１５に形成された突起形状（または、突起でない単純な封止部の破断痕跡になることができる）の封止部破断痕跡部１６をａ−ａ’、ａ−ｂ’、ａ−ｃ’、ｂ−ａ’、ｂ−ｂ’、ｂ−ｃ’、ｃ−ａ’、ｃ−ｂ’またはｃ−ｃ’の位置に形成されることができる。即ち、前記封止部破断痕跡部１６は、封止部１５の対向する各第３面１５ｃのうち、互いに対称な領域に形成され、または互いに対称ではない位置に形成されることができる。併せて、前記封止部破断痕跡部１６は、ａ、ｂ、およびｃの位置中、少なくとも２つの位置に形成されることができ、またａ’、ｂ’、ｃ’の位置中、少なくとも２つの位置に形成されることができる。
また図１１ｂに示すように、封止部破断痕跡部１６は、ａ位置の他にも、ｄ、ｅ、ｆ、ｇまたはｈの位置に形成されることができ、本発明は、いずれか１つの第３面１５ｃに形成された封止部破断痕跡部１６の位置及び個数によって限定されるものではない。
さらに、図１１ｂでは封止部破断痕跡部１６の形状が長方形状となっているが、本発明はこれに限られるものではない。即ち、前記封止部破断痕跡部１６は、台形、半円型、円形、その他の多様な形状を取りえる。勿論、このような封止部破断痕跡部１６の形状は単にキャビティーの両側に形成されるスルーゲートの断面形状に依存する。
図１２ａはゲートロックブロックの作動前の状態を示す拡大図であり、図１２ｂはゲートロックブロックの作動後の状態を示す拡大図である。
図１２ａに示すように、封止工程中、スルーゲートと対応する部分には封止部１５と連結されたスルーゲート封止部２４が形成されることができ、これは硬化される前にゲートロックブロック１３０により除去される。ところが、このようなゲートロックブロック１３０には位置誤差が存在する。即ち、ゲートロックブロック１３０と第２金型１２０との結合位置誤差、ゲートロックブロック１３０とキャビティー１１１との位置誤差、ゲートロックブロック１３０とスルーゲート１１２との位置誤差などが発生する。したがって、図８ｂに示すように、封止部１５の一面（第３面）には突起形態の封止部破断痕跡部１６が形成されるが、封止部１５の他面（第３面）には凹溝形態の封止部破断痕跡部１６が形成されることがある。
したがって、本発明による半導体装置１０は、封止部１５の第３面１５ｃに形成された封止部破断痕跡部１６が、一方の側は突起形態で、他方の側は凹溝形態で形成されることがありえる。勿論、ゲートロックブロック１３０に位置誤差がほとんどないならば、前記封止部１５の第３面１５ｃとほとんど平たい封止部破断痕跡部１６が形成される。しかしながら、このようなゲートロックブロック１３０により形成された封止部破断痕跡部１６は視覚的に十分に認識できる。
図１３は、本発明の一実施形態による半導体装置を示す斜視図である。
前述したように、ゲートロックブロック１３０に位置誤差が発生することになれば、図１３に示すように、半導体装置１０のうち、一方の側の第３面１５ｃには突起形態の封止部破断痕跡部１６が形成され、他方の側の第３面１５ｃには凹溝形態の封止部破断痕跡部１６が形成されることがありえる。したがって、本発明による半導体装置１０は封止部１５の両側に備えられた第３面１５ｃにそれぞれ突起及び凹溝形状の封止部破断痕跡部１６がそれぞれ形成されることがありえる。
図１４は、本発明の他の実施形態による半導体装置を示す斜視図である。
前述したように、ゲートロックブロック１３０に位置誤差が発生することによって、図１４に示すように、半導体装置１０のうち、一方の側の第３面１５ｃに凹溝形態の封止部破断痕跡部１６が形成されることがありえる。勿論、その反対方向の第３面１５ｃにも凹溝形態の封止部破断痕跡部１６が形成されることがありえる。さらに、図示してはいないが、前記封止部破断痕跡部１６は両側の第３面１５ｃに突起形態で形成されることができる。さらに、前記封止部破断痕跡部１６は、一方の側の第３面１５ｃでは突起形状で、他方の側の第３面１５ｃには凹溝形状で形成されることもありえる。最後に、両側の第３面１５ｃに形成される前記封止部破断痕跡部１６は、全て第３面１５ｃと同一平面で形成されることができる。また、このような封止部破断痕跡部１６は、その長さが前記第３面１５ｃの長さとほとんど等しいか、若干小さいことができる。しかしながら、本発明は、前記封止部破断痕跡部１６の長さを限定するものではない。
図１５は、本発明の他の実施形態による半導体装置を示す斜視図である。
図１５に示すように、大型半導体装置１０の場合、封止部１５のうち、第３面１５ｃのうち、いずれか一面のみに封止部破断痕跡部１６が形成されることができる。即ち、大型半導体装置１０の場合には、１つのリードフレームストリップに多数の封止部１５が形成されないので、スルーゲートタイプで封止部１５を形成することは困難である。しかしながら、このような場合にも本発明に開示されたゲートロックブロック１３０を十分に適用することができる。即ち、キャビティー１１１に連結されたゲートに対応する領域にゲートロックブロック１３０を形成することによって、完成された半導体装置においては封止部の一側のみに封止部破断痕跡部１６が形成されることがありえる。勿論、このような封止部破断痕跡部１６はやはり凹溝形態で所定の深さ陥没されていたり、封止部１５の表面と同一平面をなしたり、または封止部の外側に所定の長さを突出した突起形状でありうる。このような大型半導体装置１０の製造においてもゲートロックブロック１３０を適用することによって、金型のゲートに対応する部分にゲート封止部が形成されず、または、形成されたとしても極めて薄く、封止材の使用量を削減できる。
従来の半導体装置製造用金型により半導体装置が封止された状態を示す平面図である。 図１ａの所定の領域を拡大図示した拡大平面図である。 本発明による半導体装置製造用金型により半導体装置が封止された状態を示す平面図である。 図２ａの所定領域を拡大図示した拡大平面図である。 本発明の一実施形態による金型により封止される状態を示す横断面図である。 本発明の一実施形態による金型により封止される状態を示す縦断面図である。 半導体装置が収容された状態を示す平面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す縦断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す平面図である。 ゲートロックブロックの作動後の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す縦断面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す縦断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す平面図である。 ゲートロックブロックの作動後の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す縦断面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す縦断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示すは平面図である。 ゲートロックブロックの作動後の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す縦断面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 本発明による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 本発明による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す横断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す縦断面図である。 本発明の他の実施形態による金型において、ゲートロックブロックの作動前の封止部の状態を示す平面図である。 ゲートロックブロックの作動後の状態を示す横断面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 ゲートロックブロックの作動後の状態を示す平面図である。 本発明の一実施形態による半導体装置がリードフレームストリップから分離した状態を示す斜視図である。 本発明の一実施形態による半導体装置の、封止部の形成前の状態を示す平面図である。 本発明の一実施形態による半導体装置の、封止部の形成前の状態を示す横断面図である。 本発明の一実施形態による半導体装置の、封止部の形成前の状態を示す横断面図である。 本発明による半導体装置の、封止部破断痕跡部の形成可能位置を示す平面図である。 本発明による半導体装置の、封止部破断痕跡部の形成可能位置を示す側面図である。 ゲートロックブロックの作動前の状態を示す拡大図である。 ゲートロックブロックの作動後の状態を示す拡大図である。 本発明の他の実施形態による半導体装置を示す斜視図である。 本発明の他の実施形態による半導体装置を示す斜視図である。 本発明の他の実施形態による半導体装置を示す斜視図である。
符号の説明
１０ 半導体装置
１２ リードフレーム
１３ ワイヤー
１５ 封止材
１６ 封止部破断痕跡部
１１０ 第１金型
１１１ キャビティー
１１２ スルーゲート
１１３ ゲート
１１４ 空気抜き
１２０ 第２金型
１３０ ゲートロックブロック
１３２ 移動部材
１３４ 横隔壁
１３６ 縦隔壁

Claims (22)

  1. 多数の半導体装置が一以上の列に配置されるように、所定の深さを有する多数のキャビティーが、それぞれの列において互いに一定の距離を離隔しつつ、一以上の列に配列され、前記各キャビティーはそのキャビティーの深さより小さな深さを有するスルーゲートを通じて互いに連通されている第１金型と、
    前記第１金型に密着すると共に、前記第１金型のスルーゲートを通じて全てのキャビティーに配置された半導体装置に順次に封止材が流れ込むことができるようにする第２金型と、
    を備えてなることを特徴とする半導体装置製造用金型。
  2. 前記第１金型に形成された前記スルーゲートの幅は前記キャビティーの幅と同一、もしくはそれ以下であることを特徴とする請求項１に記載の半導体装置製造用金型。
  3. 前記スルーゲートは、前記キャビティーが有するいずれか一辺の終端または中央に連通されることを特徴とする請求項２に記載の半導体装置製造用金型。
  4. 多数の半導体装置が一以上の列に配置されるように、所定の深さを有する多数のキャビティーが、それぞれの列において互いに一定の距離を離隔しつつ、一以上の列に配列され、前記各キャビティーはそのキャビティーの深さより小さい深さを有するスルーゲートを通じて互いに連通されている第１金型と、
    前記第１金型に密着すると共に、前記第１金型のスルーゲートを通じて全てのキャビティーに配置された半導体装置に順次に封止材が流れ込むことができるようにする第２金型と、
    前記第１金型のスルーゲートに対応する前記第２金型の領域に、貫通するように設置された多数のゲートロックブロックとを備え、
    前記ゲートロックブロックは、封止工程中は前記スルーゲートを開放させて、封止工程完了後には前記スルーゲートを閉鎖させ、またはその開放空間を狭めることを特徴とする半導体装置製造用金型。
  5. 前記ゲートロックブロックの幅は前記スルーゲートの幅と同一であり、前記スルーゲートの幅は前記キャビティーの幅と同一又はそれ以下であることを特徴とする、請求項４に記載の半導体装置製造用金型。
  6. 前記スルーゲートは、前記キャビティーが有するいずれか一辺の終端または中央に連通されることを特徴とする請求項４に記載の半導体装置製造用金型。
  7. 前記ゲートロックブロックには、前記ゲートロックブロックを直線方向に往復動させるブロック移動部材が更に備えられることを特徴とする請求項４に記載の半導体装置製造用金型。
  8. 前記ブロック移動部材は、空圧シリンダ、油圧シリンダまたはモータの中から選択された、いずれか１つであることを特徴とする請求項７に記載の半導体装置製造用金型。
  9. 所定の深さを有するキャビティーが形成され、前記キャビティーには所定の深さを有する少なくとも１つのゲートが連通されている第１金型と、
    前記第１金型に密着すると共に、前記第１金型のゲートを通じて前記キャビティーに配置された全ての半導体装置に封止材が流れ込むことができるようにする第２金型と、
    前記第１金型に前記キャビティーまで貫通して設置され、前記キャビティーの内側の前記各半導体装置に各々分割された封止部が形成されるようにする分割ブロックとを備え、
    前記分割ブロックは、封止工程中には封止材が円滑に流れることができるように前記キャビティーを完全に開放させ、封止工程完了後には前記各半導体装置の前記封止部が互いに分割されるように前記各半導体装置に接触し、または近接することを特徴とする半導体装置製造用金型。
  10. 前記分割ブロックは、互いに交差する多数の横隔壁と縦隔壁とからなることを特徴とする請求項９に記載の半導体装置製造用金型。
  11. ２つの前記横隔壁と２つの前記縦隔壁とによって囲まれた一の領域に一の封止部が形成されることを特徴とする請求項１０に記載の半導体装置製造用金型。
  12. 前記分割ブロックには、前記分割ブロックを直線方向に往復動させるブロック移動部材が更に設置されることを特徴とする請求項９に記載の半導体装置製造用金型。
  13. 前記ブロック移動部材は、空圧シリンダ、油圧シリンダまたはモータの中から選択された、いずれか１つであることを特徴とする請求項１２に記載の半導体装置製造用金型。
  14. 半導体ダイと、
    前記半導体ダイが搭載されると共に、前記半導体ダイが電気的に接続されるリードフレームと、
    前記半導体ダイ及び前記リードフレームを封止材で封止して形成された封止部と、を備え、
    前記封止部の表面には封止工程中の封止材の入口または出口に対応する少なくとも１つの封止部破断痕跡部が形成されることを特徴とする半導体装置。
  15. 前記封止部は平坦で、かつ、所定の面積を有する第１面と、
    前記第１面とは反対側の面である第２面と、
    前記第１面と前記第２面との周端の間にそれらに沿って長方形状に配置され、前記第１面または前記第２面の幅より小さな幅を有する４つの第３面と、を備えてなることを特徴とする請求項１４に記載の半導体装置。
  16. 前記封止部破断痕跡部は、前記４つの第３面のうち、互いに対向しつつ平行な２つの第３面に、対称な位置に形成されることを特徴とする、請求項１５に記載の半導体装置。
  17. 前記封止部破断痕跡部は、前記４つの第３面にうち、互いに対向しつつ平行な２つの第３面に、非対称な位置に形成されることを特徴とする、請求項１５に記載の半導体装置。
  18. 前記リードフレームは、前記４つの第３面のうち、いずれか一面から所定の長さで外方に突出することを特徴とする請求項１５に記載の半導体装置。
  19. 前記封止部破断痕跡部は、前記リードフレームが突出する第３面と垂直をなすと共に、互いに平行な２つの第３面の対称な位置に形成されることを特徴とする請求項１８に記載の半導体装置。
  20. 前記封止部破断痕跡部は、前記リードフレームが突出する第３面と垂直をなすと共に、互いに平行な２つの第３面の非対称な位置に形成されることを特徴とする、請求項１８に記載の半導体装置。
  21. 前記封止部破断痕跡部は、前記封止部から所定長さ突出し、前記封止部の内側に所定深さ陥没し、または、前記封止部の表面と同一表面に形成されることを特徴とする請求項１４に記載の半導体装置。
  22. 前記封止部破断痕跡部の幅は、前記封止部の第３面の幅と同一またはそれ以下であることを特徴とする請求項１５に記載の半導体装置。
JP2006152055A 2005-06-02 2006-05-31 半導体装置製造用金型及びこれを利用した半導体装置 Pending JP2006339649A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050047428A KR100714884B1 (ko) 2005-06-02 2005-06-02 반도체 장치 제조용 금형
KR1020060022126A KR100640556B1 (ko) 2006-03-09 2006-03-09 반도체 장치
KR1020060039577A KR100767194B1 (ko) 2006-05-02 2006-05-02 반도체 장치

Publications (1)

Publication Number Publication Date
JP2006339649A true JP2006339649A (ja) 2006-12-14

Family

ID=37481821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006152055A Pending JP2006339649A (ja) 2005-06-02 2006-05-31 半導体装置製造用金型及びこれを利用した半導体装置

Country Status (2)

Country Link
JP (1) JP2006339649A (ja)
WO (1) WO2006129926A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109315A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2014132688A (ja) * 2014-03-25 2014-07-17 Apic Yamada Corp Ｌｅｄパッケージ用基板、ｌｅｄパッケージ用基板の製造方法、及び、ｌｅｄパッケージの製造方法
JP2022074514A (ja) * 2020-11-04 2022-05-18 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203532A (en) * 1981-06-10 1982-12-13 Toshiba Chem Corp Mold for molding thermosetting resin
JPH08217313A (ja) * 1994-12-14 1996-08-27 Canon Inc 画像形成装置のカール修正装置
JP3149409B2 (ja) * 1999-06-28 2001-03-26 株式会社日立製作所 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109315A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010109314A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2014132688A (ja) * 2014-03-25 2014-07-17 Apic Yamada Corp Ｌｅｄパッケージ用基板、ｌｅｄパッケージ用基板の製造方法、及び、ｌｅｄパッケージの製造方法
JP2022074514A (ja) * 2020-11-04 2022-05-18 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
JP7360374B2 (ja) 2020-11-04 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法

Also Published As

Publication number Publication date
WO2006129926A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
US7008825B1 (en) Leadframe strip having enhanced testability
US6800507B2 (en) Semiconductor device and a method of manufacturing the same
US7507603B1 (en) Etch singulated semiconductor package
JP2009267398A (ja) スタンピング加工を用いて形成される形状を有する半導体素子パッケージ
JP2006339649A (ja) 半導体装置製造用金型及びこれを利用した半導体装置
JPH09298256A (ja) 電子部品とその製造方法及びそれに用いるリードフレームと金型
JP2010021374A (ja) 半導体パッケージ
KR100714884B1 (ko) 반도체 장치 제조용 금형
JP2007294715A (ja) 半導体装置の製造方法
JP4413054B2 (ja) 混成集積回路装置の製造方法
JP2003031855A (ja) 半導体装置の製造方法および半導体装置
US20200235043A1 (en) Siderail with mold compound relief
KR100640556B1 (ko) 반도체 장치
KR100767194B1 (ko) 반도체 장치
JP2015133363A (ja) 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、光半導体パッケージ並びに光半導体装置
JP4079874B2 (ja) 半導体装置の製造方法
JP5684632B2 (ja) Ｌｅｄパッケージ用基板の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6852574B1 (en) Method of forming a leadframe for a semiconductor package
JP3708871B2 (ja) 半導体パッケージ集合物
JP4763554B2 (ja) 半導体装置の製造方法
KR100351921B1 (ko) 반도체 패키지 제조용 리드프레임
US20240055275A1 (en) Moving blade cavity technology for high dense units per strip design
CN218498065U (zh) 半导体器件
JP2007081153A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630