JP3708871B2 - 半導体パッケージ集合物 - Google Patents
半導体パッケージ集合物 Download PDFInfo
- Publication number
- JP3708871B2 JP3708871B2 JP2001388033A JP2001388033A JP3708871B2 JP 3708871 B2 JP3708871 B2 JP 3708871B2 JP 2001388033 A JP2001388033 A JP 2001388033A JP 2001388033 A JP2001388033 A JP 2001388033A JP 3708871 B2 JP3708871 B2 JP 3708871B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- package assembly
- semiconductor
- base material
- partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は、半導体パッケージの集合基材上に多数の半導体素子を配列し、その上を樹脂材で封止してなる半導体パッケージ集合物に関するものである。
【0002】
【従来の技術】
従来、図8に示すような個々の半導体パッケージ1は、図9に示すような集合基材2に電極部4及び半導体素子3を複数配列形成した後、これらを樹脂材5で全体を封止し、個々の半導体素子3毎の領域に分ける境界線(X軸,Y軸)上に沿って切断することで分割形成されている。前記集合基材2は、半導体素子3が数個から数十個単位で一定間隔ごとに配列される大きさのガラスエポキシ基板が使用され、細長いスルーホール6がX軸方向に沿って一定間隔ごとに形成されている。電極部4は前記スルーホール6から延設形成されている。半導体素子3は前記形成された電極部4の間に載置され、ボンディングワイヤ7によって各電極部4の一端と電気的に接続される。そして、前記集合基材2上に複数の半導体素子3及び電極部4を覆う金型を装着し、この金型内に樹脂材5を充填して樹脂封止する。最後に、ダイシング装置等を用いて集合基材2上のX軸及びY軸の境界線上に沿って切断し、個々の半導体パッケージ1に分割する。
【0003】
【発明が解決しようとする課題】
しかしながら、前記集合基材2の境界線上に沿ってダイシングを行う際に、集合基材2及びこの上に形成した樹脂材5の厚みによってダイシング用の切断刃に掛かる負荷が大きなものとなっている。特に、サイズの大きな集合基材の上に多数の半導体素子を形成する場合は、切断回数や切断時間が多くなるため、それだけダイシング用の切断刃に掛かる負荷が大きくなり、切断刃自体の寿命も低下する。このため、短いサイクルで切断刃の交換作業を行わなければならなかった。
【0004】
また、個々の半導体パッケージ1に分割する際に、ダイシング装置の切断刃を正確に境界線(X軸,Y軸)上にセットしないと、分割された後の個々の半導体パッケージ1の寸法精度にバラツキが生じるといった問題があった。
【0005】
そこで、本発明の第1の目的は、複数の半導体素子が樹脂封止された集合基材及び樹脂材を大きな負荷をかけることなく、個々の半導体パッケージ毎に分割することのできる半導体パッケージ集合物を提供することである。
【0006】
また、本発明の第2の目的は、半導体パッケージのサイズにバラツキが生じないように、精度よく境界線上に沿って切断することのできる半導体パッケージ集合物を提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項1に係る半導体パッケージ集合物は、発光ダイオードからなる半導体素子と、この半導体素子を縦方向及び横方向に実装可能な複数の実装領域を有する集合基材と、この集合基材上を封止し、光を発散させる樹脂材とを備えた半導体パッケージ集合物において、前記集合基材には、前記実装領域を縦方向または横方向のいずれか一方の方向に沿って仕切ると共に、前記それぞれの半導体素子と導通する長溝状のスルーホールが複数設けられ、前記樹脂材の上面には、前記スルーホールと直交する方向に沿って前記実装領域を仕切る仕切溝が設けられていることを特徴とする。
【0008】
この発明によれば、半導体パッケージ集合物が発光ダイオードからなる半導体素子(発光素子)によって構成され、この発光素子を実装する集合基材に長溝状のスルーホールを設けている。また、前記発光素子がこの発光素子から発せられる光を発散させる樹脂材によって封止され、この樹脂材に前記スルーホールと直交する仕切溝が設けられている。このように、集合基材にスルーホール、樹脂材に仕切溝を設けたことによって、ダイシング用の切断刃による切削領域を少なくすることができる。特に、前記光を発散させるための樹脂材は、粘性を有しているため、前記切断刃の通りが悪く、目詰まりを起こしやすいが、仕切溝を設けたことによって、前記切断刃に掛かる負荷が軽減される。これによって、容易に個々の半導体パッケージに分断することができる。また、分断された半導体パッケージの側面が電極となっているので、そのまま半田実装が可能である。また、ダイシングする際に、切断刃の刃先が前記仕切溝にガイドされるため、切断の位置決めが容易であると共に切断方向のずれを防止することができる。したがって、分断された後の半導体パッケージのサイズがばらつくことなく、切断面もきれいに仕上げることができる。
【0009】
例えば、前記半導体パッケージが発光ダイオードのような発光体製品である場合は、半導体素子(発光素子)を封止する樹脂材を通して光が発散することになる。したがって、樹脂材の切断精度がよくないと、発光体製品ごとに発光方向や発光輝度が微妙に異なったものが製造されるおそれがある。その点、本発明の半導体パッケージ集合物のように、切断すべき方向に沿った仕切溝が予め形成され、この仕切溝に沿って精度よく切断されるので、外形寸法が均一で発光輝度ムラの少ない個々の発光体製品を大量に生産することができる。
【0010】
また、前記仕切溝が、集合基材上に樹脂材を形成する際に用いられる金型内に設けた仕切突片に沿ってできるので、従来の製造工程において使用される金型の変更だけで済む。このため、製造が容易で工数及びコストも掛からない。
【0011】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係る半導体パッケージ集合物の実施形態を詳細に説明する。図1は本発明の半導体パッケージ集合物を示す斜視図、図2は前記半導体パッケージ集合物を分割した個々の半導体パッケージを示す斜視図である。
【0012】
図1に示した半導体パッケージ集合物21は、図2に示したような個々の半導体パッケージ22に分割される前工程で製造されるものである。この半導体パッケージ集合物21は、一枚の集合基材23と、多数の半導体素子24と、該半導体素子24を封入する樹脂材25とで構成される。前記集合基材23はガラスエポキシやBTレジン(Bismaleimide Triazine Resin)等が使用され、その表面にスルーホール26と、このスルーホール26から延びる複数の電極部27とを形成したものである。前記スルーホール26は長溝状に形成され、前記集合基材23の表面に一定の間隔をおいて平行に設けられる。電極部27は、前記スルーホール26から分岐するような形でマトリックス状に配設される。半導体素子24は、シリコン結晶を薄くスライスしたものであり、両端に素子電極部(図示せず)を備えている。前記半導体素子24は集合基材23上に対向配設された一対の電極部27間に接着剤等を介して固定され、各素子電極部と電極部27の一端とがボンディングワイヤ28で電気的に接続される。樹脂材25は、スルーホール26によって挟まれた領域ごとに分けて充填成形され、個々の半導体パッケージ22毎の領域に分ける断面V字状の仕切溝29が形成されている。このようにして形成された半導体パッケージ集合物21は、スルーホール26が延びるX軸方向及び前記仕切溝29が延びるY軸方向に沿って切断され、図2に示したような対向する壁面が僅かに内方に傾斜した半導体パッケージ22に分割形成される。
【0013】
前記仕切溝29は、図1に示したように、樹脂材25の上面からV字状に切れ込んでいるが、このように先端部を鋭角にすることによって、ダイシング用の切断刃が真っ直ぐにガイドされ、左右にぶれることなく樹脂材25及び集合基材23を切断することができる。なお、前記仕切溝29の深さは樹脂材25の厚みによって異なるが、集合基材23の上面に近く達するようにすれば、切断時の負荷をより軽減すると共に、バリや削り滓の発生を抑えたきれいな切断面となる。
【0014】
次に、前記半導体パッケージ集合物21の製造方法について説明する。先ず、図3に示すように、ガラスエポキシ等で形成された集合基材23に長溝状のスルーホール26を一定間隔ごと平行に複数列設ける。前記スルーホール26及びこのスルーホール26の長手方向と直交する方向に突出した電極部27をマトリックス状に形成する。前記スルーホール26及び電極部27のパターン形成はエッチング処理によって行う。次に図4に示すように、前記隣接するスルーホール26から延びる一対の電極部27間に半導体素子24を載置し、接着剤等で固定する。そして、図5に示すように、前記集合基材23上に固定された半導体素子24の各素子電極部と電極部27の一端とをボンディングワイヤ28で接続する。続いて、図6に示すように、集合基材23の上に樹脂成形金型30を装着し、エポキシ樹脂等の樹脂材25を充填する。前記樹脂成形金型30には、スルーホール26の長手方向に沿って延びる凹所が形成され、さらに長手方向と直交する方向にはV字状の仕切突片31が形成されている。この仕切突片31は集合基材23のY軸方向の切断ラインに沿って設けられる。前記仕切突片31の深さは、樹脂成形金型30の深さよりやや浅めに設定する。これは、樹脂材25をそれぞれの仕切突片31で仕切られた空間内に均等に充填させるためである。ただし、仕切突片31が浅すぎるとそれだけダイシングする負荷が大きくなるので、樹脂成形金型30の深さの略半分に設定するのが望ましい。また、仕切突片31のV字状に広がる基端部の厚みは後述するダイシング用の切断刃がガイドされる程度になるべく薄くして形成する。あまり厚すぎると成形後の樹脂材25の側面が斜めに傾斜してしまうからである。最後に図7に示すように、前記樹脂成形金型30内に充填した樹脂材25を硬化させた後、集合基材23に装着した樹脂成形金型30を除去する。そして、スルーホール26の長手方向に沿ったX軸方向の切断ラインに沿って集合基材23を切断すると共に、前記樹脂材25に形成された仕切溝29に沿ったY軸方向の切断ラインに沿って個々の半導体パッケージ22毎に分割する。
【0015】
このようにして製造された半導体パッケージ集合物21は、集合基材23に設定された切断ライン上の樹脂材25の厚さが他の箇所より薄く形成されているため、ダイシング装置の切断刃にかかる負荷が軽減される。また、前記仕切溝29が樹脂材25の上面からV字状に切り込まれているので、個々の半導体パッケージ22の領域が明確になると共に、ダイシング装置の切断刃がこの仕切溝によってガイドされて切断方向のずれが抑えられることになる。
【0016】
上記実施形態の半導体パッケージ集合物21は、集合基材23の材料としてガラスエポキシやBTレジン等の積層基板を用いているが、このような高価な基材に限られず、安価で加工も容易なリードフレームを集合基材として用いることができる。このリードフレームは42アロイ(Ni42%のNi−Fe合金)やアルミニウム、銅などの薄い金属板で形成される。この場合、半導体素子との接続はリードフレーム内に形成されたリード部に直接半田バンプを介して行われることになる。また、樹脂材25を充填して樹脂封止するには上記半導体パッケージ集合物21の場合と同様にV字状の仕切突片31が形成された樹脂成形金型30を使用して行う。この樹脂成形に関しては上記半導体パッケージ集合物21の場合と同様にして行われる。
【0017】
なお、上記半導体パッケージ集合物21は電極数が2極構成の半導体素子24に対応したものであるが、3極以上の電極数を備えた半導体素子についても、ガラスエポキシ基板に形成する電極パターンあるいはリードフレームに形成するリード部の本数を増やすことで、多極の電極部を備えた半導体パッケージを形成することができる。
【0018】
【発明の効果】
以上説明したように、本発明に係る半導体パッケージ集合物によれば、個々の半導体パッケージに分割するための仕切溝が樹脂材の上面に予め形成されているので、切断する際の負荷が軽減される。このため、ダイシング装置の切断刃に掛かる負荷が小さくなり、切断刃のメンテナンスに要する工数の低減化が図られる。また、前記仕切溝が刃先をガイドするので、切断部分の位置決めが容易であると共に、切断方向のずれが少ない。したがって、分割された後の個々の半導体パッケージサイズにバラツキが生じることなく、切断面もきれいに仕上げることができる。
【0019】
また、前記仕切溝が、集合基材上に樹脂材を形成する際に用いられる金型内に設けた仕切突片に沿ってできるので、従来の製造工程において使用される金型の変更だけで済む。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージ集合物の斜視図である。
【図2】上記図1の半導体パッケージ集合物を分割した個々の半導体パッケージの斜視図である。
【図3】本発明の半導体パッケージ集合物の土台となる集合基材を示す斜視図である。
【図4】上記集合基材に半導体素子を配列した状態を示す説明図である。
【図5】上記集合基材の電極部と半導体素子とをワイヤボンドした状態を示す説明図である。
【図6】上記集合基材上に樹脂成形金型を装着した状態を示す説明図である。
【図7】完成した半導体パッケージ集合物の斜視図である。
【図8】従来の半導体パッケージの斜視図である。
【図9】上記半導体パッケージに分割される前工程の半導体パッケージ集合物の斜視図である。
【符号の説明】
21 半導体パッケージ集合物
22 半導体パッケージ
23 集合基材
24 半導体素子
25 樹脂材
29 仕切溝
30 樹脂成形金型
31 仕切突片
Claims (2)
- 発光ダイオードからなる半導体素子と、この半導体素子を縦方向及び横方向に実装可能な複数の実装領域を有する集合基材と、この集合基材上を封止し、光を発散させる樹脂材とを備えた半導体パッケージ集合物において、
前記集合基材には、前記実装領域を縦方向または横方向のいずれか一方の方向に沿って仕切ると共に、前記それぞれの半導体素子と導通する長溝状のスルーホールが複数設けられ、前記樹脂材の上面には、前記スルーホールと直交する方向に沿って前記実装領域を仕切る仕切溝が設けられていることを特徴とする半導体パッケージ集合物。 - 前記仕切溝は、前記樹脂材を形成する際に用いられる金型に設けられた仕切突片に沿って形成される請求項1記載の半導体パッケージ集合物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388033A JP3708871B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体パッケージ集合物 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388033A JP3708871B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体パッケージ集合物 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188199A JP2003188199A (ja) | 2003-07-04 |
JP3708871B2 true JP3708871B2 (ja) | 2005-10-19 |
Family
ID=27596684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001388033A Expired - Fee Related JP3708871B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体パッケージ集合物 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3708871B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5579982B2 (ja) * | 2008-12-15 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の中間構造体及び中間構造体の製造方法 |
JP5115671B1 (ja) * | 2012-05-30 | 2013-01-09 | 富士ゼロックス株式会社 | ウエハ切断装置、半導体素子の製造方法 |
JP5146618B1 (ja) * | 2012-05-30 | 2013-02-20 | 富士ゼロックス株式会社 | 発光素子の製造方法 |
JP2016004831A (ja) * | 2014-06-13 | 2016-01-12 | 株式会社ディスコ | パッケージ基板の切削方法 |
-
2001
- 2001-12-20 JP JP2001388033A patent/JP3708871B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003188199A (ja) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6315540B1 (en) | Molding die for concurrently molding semiconductor chips without voids and wire weep | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
CN107275466B (zh) | 引线架、封装及发光装置、以及其制造方法 | |
JPH11186301A (ja) | 半導体装置の製造方法 | |
US7504735B2 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
TW202025522A (zh) | 導線架、封裝體及發光裝置 | |
KR20120084553A (ko) | 발광소자의 패키지 및 그 제조방법과 리드 프레임 | |
KR100348955B1 (ko) | 반도체 장치의 제조 방법 | |
JP3877409B2 (ja) | 半導体装置の製造方法 | |
JP5180694B2 (ja) | Ledチップ実装用基板の製造方法、ledチップ実装用基板のモールド金型、ledチップ実装用基板、及び、led | |
JP3708871B2 (ja) | 半導体パッケージ集合物 | |
JP2005191148A (ja) | 混成集積回路装置およびその製造方法 | |
JP3831504B2 (ja) | リードフレーム | |
JPH11191562A (ja) | 半導体装置の製造方法 | |
JP4784945B2 (ja) | 半導体装置の製造方法 | |
JPH11176856A (ja) | 半導体装置の製造方法 | |
JPH0793338B2 (ja) | ミニモールド型ledの製造方法 | |
JP2012227254A (ja) | Led素子用リードフレーム基板及びその製造方法 | |
JP5684632B2 (ja) | Ledパッケージ用基板の製造方法 | |
CN218498065U (zh) | 半导体器件 | |
JP4887346B2 (ja) | 半導体装置 | |
JP2000124236A (ja) | 半導体装置の製造方法 | |
JP2005033043A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
JP2009283972A (ja) | 半導体装置の製造方法 | |
KR101161398B1 (ko) | 리드프레임 기판 및 이를 이용한 led 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3708871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |