JP2000124236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000124236A
JP2000124236A JP10298441A JP29844198A JP2000124236A JP 2000124236 A JP2000124236 A JP 2000124236A JP 10298441 A JP10298441 A JP 10298441A JP 29844198 A JP29844198 A JP 29844198A JP 2000124236 A JP2000124236 A JP 2000124236A
Authority
JP
Japan
Prior art keywords
resin layer
common substrate
resin
common
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10298441A
Other languages
English (en)
Other versions
JP3710942B2 (ja
Inventor
Takayuki Tani
孝行 谷
Haruo Hyodo
治雄 兵藤
Takao Shibuya
隆生 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29844198A priority Critical patent/JP3710942B2/ja
Publication of JP2000124236A publication Critical patent/JP2000124236A/ja
Application granted granted Critical
Publication of JP3710942B2 publication Critical patent/JP3710942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 実装面積を縮小した小型のパッケージを得る
と共に、コストダウンが可能な、半導体装置の製造方法
を提供する。 【解決手段】 多数の搭載部２０を有する共通基板２１
を準備する。共通基板２１の周辺部分には金メッキ層に
よってダム部２３を形成する。各搭載部２０毎に半導体
チップ２４を固着し、全体を共通の樹脂層３０で被覆す
る。樹脂層３０表面を平坦化する。樹脂層３０を硬化し
た後、分割ライン２８に沿って樹脂層３０と共通基板２
１とを分割して、個々の半導体装置３３を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にパッケージ外形を縮小し、実装面積を低
減しコストダウンが可能な半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造においては、ウェハか
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
【０００３】図７は、トランスファーモールド工程の状
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
【０００４】この時、図８に示すように、金型３Ｂの表
面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入す
るための樹脂源５と、ランナー６、及びランナー６から
各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート
７とが設けられている。これらは全て金型３Ｂ表面に設
けた溝である。短冊状のリードフレームであれば、１本
のリードフレームに例えば１０個の半導体チップ１が搭
載されており、１本のリードフレームに対応して、１０
個のキャビティ４と１０本のゲート７、及び１本のラン
ナー６が設けられる。そして、金型３表面には例えばリ
ードフレーム２０本分のキャビティ４が設けられる。
【０００５】図９は、上記のトランスファーモールドに
よって製造した半導体装置を示す図である。トランジス
タ等の素子が形成された半導体チップ１がリードフレー
ムのアイランド８上に半田等のろう材９によって固着実
装され、半導体チップ１の電極パッドとリード１０とが
ワイヤ１１で接続され、半導体チップ１の周辺部分が上
記キャビティの形状に合致した樹脂１２で被覆され、樹
脂１２の外部にリード端子１０の先端部分が導出された
ものである。
【０００６】
【発明が解決しようとする課題】従来のパッケージで
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
【０００７】また、従来のトランスファーモールド技術
では、圧力をかけ続けた状態で硬化させることから、ラ
ンナー６とゲート７においても樹脂が硬化し、このラン
ナー６等に残った樹脂は廃棄処分となる。そのため、上
記のリードフレームを用いた手法では、製造すべき半導
体装置個々にゲート７を設けるので、樹脂の利用効率が
悪く、樹脂の量に対して製造できる半導体装置の個数が
少ないという欠点があった。
【０００８】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、半導体チップを固着す
るための複数の搭載部と、該複数個の搭載部を取り囲む
ダム部とを有する共通基板を準備する工程と、前記搭載
部の各々に、半導体チップを固着する工程と、前記共通
基板の上に樹脂を供給して、前記複数個の半導体チップ
を共通の樹脂層で被覆する工程と、前記樹脂層と前記共
通基板とを分割し、前記搭載部を個々に分割する工程と
を具備することを具備することを特徴とするものであ
る。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
【００１０】第１工程：図１参照 まず、図１（Ａ）（Ｂ）に示したような、製造すべき半
導体装置の複数個分、例えば１００個分に対応する搭載
部２０が縦横に配置された大判の共通基板２１を準備す
る。共通基板２１は、セラミックやガラスエポキシ等か
らなる絶縁基板であり、それらが１枚あるいは数枚重ね
合わされて、合計の板厚が２５０〜３５０μｍと製造工
程における機械的強度を維持し得る板厚を有している。
【００１１】搭載部２０表面の各々には、金メッキ層に
よる導電パターン２２が電解あるいは無電解メッキ工程
よって形成されている。導電パターンのパターン形状
は、次工程の説明で明らかにされる。そして、金メッキ
工程で導電パターンと同時的に、共通基板２１の周辺部
分に搭載部２０群を取り囲むダム部２３が設けられてい
る。ダム部２３は、幅が０．２〜０．５ｍｍ、膜厚が５
〜２０μｍで形成されている。
【００１２】第２工程：図２参照 共通基板２１の各搭載部２０毎に、半導体チップ２４を
ダイボンド、ワイヤボンドする。図２（Ｂ）を参照し
て、各搭載部２０の表面には、導電パターン２２によっ
て半導体チップ２４を搭載するためのアイランド部２５
やボンディングワイヤ２６を接続するためのリード部２
７を形成する。この例では、バイポーラトランジスタ、
パワーＭＯＳＦＥＴ等の３端子の半導体チップを搭載し
ている。共通基板２１の裏面側にも金メッキ層によって
導電パターンが形成されており（図示せず）、該裏面側
の導電パターンが外部接続用の端子となる。そして、共
通基板２１表面側の導電パターンと裏面側の導電パター
ンとが、共通基板２１を貫通するスルーホールを介して
電気的に接続されている。各搭載部２０間の間隔が、各
搭載部２０毎の分割ライン２８となる。
【００１３】第３工程：図３参照 共通基板２１の上方に移送したディスペンサ２９から所
定量のエポキシ系液体樹脂を滴下（ポッティング）し、
すべての半導体チップ２４を共通の樹脂層３０で被覆す
る。例えば一枚の共通基板２１に１００個の半導体チッ
プ２４を搭載した場合は、１００個全ての半導体チップ
２４を一括して被覆する。前記液体樹脂として例えばＣ
Ｖ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹
脂は比較的粘性が高く、表面張力を有しているので、そ
の表面が図３（Ａ）に示すように湾曲面を構成する。こ
のとき、共通基板２１の周辺部に形成したダム部２０
は、その膜厚が形成する高さの差によって、樹脂層３０
が過剰に流出することを防止する。樹脂に表面張力があ
るので、金メッキ層のような少しの高さの差でも、その
流出を止めることが可能である。
【００１４】この様にして半導体チップ３９を封止した
後に、１００〜２００度、数時間の熱処理（キュア）に
て樹脂５２を硬化させる。
【００１５】第４工程：図４参照 次に、樹脂層３０の湾曲した表面を削って平坦面を形成
する。ダイシング装置を用い、ダイシングブレード３１
によって樹脂層３０の表面が共通基板２１から一定の高
さに揃うように、樹脂層３０表面を削る。この工程で
は、樹脂層２９の膜厚を０．３〜１．０ｍｍに成形す
る。平坦面は、少なくとも最も外側に位置する半導体チ
ップ２４を個別半導体装置に分離したときに、規格化し
たパッケージサイズの樹脂外形を構成できるように、そ
の端部まで拡張する。前記ブレードには様々な板厚のも
のが準備されており、比較的厚めのブレードを用いて、
切削を複数回繰り返すことで全体を平坦面に形成する。
【００１６】尚、ダイシングブレードの他に砥石による
研磨等でも平坦面を形成することが可能である。また、
樹脂層３０が硬化する前に、表面が平坦なる成形部材を
樹脂層３０表面に押しつけることによっても、平坦面を
形成することができる。
【００１７】第５工程：図５参照 次に、搭載部２０毎に樹脂層３０を切断して各々の半導
体装置３３を分離する。切断にはダイシング装置を用
い、ダイシングブレード３２によって分割ライン２８に
沿って樹脂層３０と共通基板２１とを同時に切断するこ
とにより、搭載部２０毎に分割した半導体装置３３を形
成する。ダイシング工程においては共通基板２１の裏面
側にブルーシート（たとえば、商品名：ＵＶシート、リ
ンテック株式会社製）を貼り付け、前記ダイシングブレ
ードがブルーシートの表面に到達するような切削深さで
切断する。この時には、共通基板２１の表面にあらかじ
め形成した合わせマークをダイシング装置側で自動認識
し、これを位置基準として用いてダイシングする。
【００１８】図６は、上述の工程によって形成された各
半導体装置３３を示す図である。図６（Ａ）が樹脂層３
０側から観測した斜視図（但し樹脂層を点線で示し
た）、図６（Ｂ）が共通基板２１側から観測した斜視図
である。パッケージの周囲４辺には樹脂層３０と共通基
板２１の切断面が露出する。パッケージの上面は平坦化
した樹脂層３０の表面が露出し、パッケージの下面は共
通基板２１の裏面側が露出する。裏面側の金メッキ層に
よる導電パターン２５ａ、２７ａは、各々がアイランド
部２５、リード部２７に電気的に接続されている。バイ
ポーラトランジスタを封止した場合であれは、導電パタ
ーン２５ａがコレクタ端子となり、導電パターン２７ａ
がベースとエミッタの端子となる。
【００１９】斯かる手法によって形成した半導体装置
は、以下のメリットを有する。
【００２０】多数個の素子をまとめて樹脂でパッケージ
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。
【００２１】リードフレームを用いないので、従来のト
ランスファーモールド手法に比べて、パッケージ外形を
大幅に小型化することができる。
【００２２】外部接続用の端子が共通基板２１の裏面に
形成され、パッケージの外形から突出しないので、装置
の実装面積を大幅に小型化できる。
【００２３】ポッティングで樹脂封止するので、従来の
金型３Ａ、３Ｂを不要にできる。これによって、大幅な
コストダウンが可能である 共通基板２１表面にダム部２３を設けることによって、
ポッティング樹脂の過大な流出を止めることができるの
で、製造工程における障害の発生を防止できる。また、
過大な流出を止めることによって、供給した樹脂層３０
の膜厚が安定化し、膜厚不足による外形不良の発生を抑
制できる。さらには、ダム部２３を金メッキ層で形成す
ることにより、ダム部２３を形成するための特別な部材
を不要とすることができる。
【００２４】
【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
【００２５】さらに、キャビティを構成するための金型
３Ａ、３Ｂが不要であるので、大幅なコストダウンが可
能である利点を有する。
【００２６】そして、共通基板２１周辺部にダム部２３
を設けることによって、樹脂層３０の膜厚が安定化し、
製造工程における障害発生を防止し且つ膜厚不足による
外形不良の発生を防止できる利点を有する。
【図面の簡単な説明】
【図１】本発明の第１工程を示す（Ａ）断面図、（Ｂ）
斜視図である。
【図２】本発明の第２工程を示す（Ａ）断面図、（Ｂ）
平面図である。
【図３】本発明の第３工程を示す断面図である。
【図４】本発明の第４工程を示す断面図である。
【図５】本発明の第５工程を示す断面図である。
【図６】本発明の半導体装置を示す斜視図である。
【図７】従来例を説明するための断面図である。
【図８】従来例を説明するための平面図である。
【図９】従来例を説明するための断面図である。
フロントページの続き (72)発明者 渋谷 隆生 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA06 DB07 5F061 AA01 BA03 CA06 CB13

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを固着するための複数の搭
    載部と、該複数個の搭載部を取り囲むダム部とを有する
    共通基板を準備する工程と、 前記搭載部の各々に、半導体チップを固着する工程と、 前記共通基板の上に樹脂を供給して、前記複数個の半導
    体チップを共通の樹脂層で被覆する工程と、 前記樹脂層と前記共通基板とを分割し、前記搭載部を個
    々に分割する工程とを具備することを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 前記共通基板がセラミック基板であるこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記搭載部に金属メッキ層による導電パ
    ターンを具備し、前記ダム部が前記金属メッキ層によっ
    て形成されていることを特徴とする請求項１記載の半導
    体装置の製造方法。
  4. 【請求項４】 前記共通の樹脂層の上面を平坦面に加工
    する工程をさらに具備することを特徴とする請求項１記
    載の半導体装置の製造方法。
JP29844198A 1998-10-20 1998-10-20 半導体装置の製造方法 Expired - Fee Related JP3710942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29844198A JP3710942B2 (ja) 1998-10-20 1998-10-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29844198A JP3710942B2 (ja) 1998-10-20 1998-10-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000124236A true JP2000124236A (ja) 2000-04-28
JP3710942B2 JP3710942B2 (ja) 2005-10-26

Family

ID=17859758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29844198A Expired - Fee Related JP3710942B2 (ja) 1998-10-20 1998-10-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3710942B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299509A (ja) * 2001-03-29 2002-10-11 New Japan Radio Co Ltd 半導体装置用基板及び半導体装置の製造方法
US6495379B2 (en) * 2000-08-03 2002-12-17 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2010021389A (ja) * 2008-07-11 2010-01-28 Murata Mfg Co Ltd 樹脂モールド型電子部品の製造方法。

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495379B2 (en) * 2000-08-03 2002-12-17 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
JP2002299509A (ja) * 2001-03-29 2002-10-11 New Japan Radio Co Ltd 半導体装置用基板及び半導体装置の製造方法
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2010021389A (ja) * 2008-07-11 2010-01-28 Murata Mfg Co Ltd 樹脂モールド型電子部品の製造方法。

Also Published As

Publication number Publication date
JP3710942B2 (ja) 2005-10-26

Similar Documents

Publication Publication Date Title
JP3819574B2 (ja) 半導体装置の製造方法
JP3877454B2 (ja) 半導体装置の製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP4073098B2 (ja) 半導体装置の製造方法
JP3877410B2 (ja) 半導体装置の製造方法
JP3877405B2 (ja) 半導体装置の製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JPH11186481A (ja) リードフレーム
JP5121807B2 (ja) 半導体装置の製造方法
JP3738144B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
JP2000124167A (ja) 半導体装置の製造方法
JP4162303B2 (ja) 半導体装置の製造方法
JP2002050720A (ja) 半導体装置の製造方法
JP3877448B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees