JP2011210893A - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレーム Download PDFInfo
- Publication number
- JP2011210893A JP2011210893A JP2010076324A JP2010076324A JP2011210893A JP 2011210893 A JP2011210893 A JP 2011210893A JP 2010076324 A JP2010076324 A JP 2010076324A JP 2010076324 A JP2010076324 A JP 2010076324A JP 2011210893 A JP2011210893 A JP 2011210893A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die pad
- lead
- width
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 241
- 229920005989 resin Polymers 0.000 claims abstract description 95
- 239000011347 resin Substances 0.000 claims abstract description 95
- 238000007789 sealing Methods 0.000 claims abstract description 90
- 239000000725 suspension Substances 0.000 claims description 156
- 239000000463 material Substances 0.000 description 29
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000000945 filler Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】半導体装置内の部材間の剥離及び封止用樹脂に於けるクラックの発生を防止する。
【解決手段】半導体素子、当該半導体素子の平面寸法よりも小さな平面寸法を有するダイパッド、前記ダイパッドより延在された複数の吊りリード、前記半導体素子、前記ダイパッドならびに前記吊りリードを被覆する封止用樹脂を具備し、前記吊りリードは、前記ダイパッドに於ける半導体素子搭載面に連続する第１の主面の幅が、当該ダイパッドの他方の面に連続する第２の主面の幅よりも小とされてなることにより、半導体素子と吊りリードの接触時の接触面積を小さくして両者間の剥離を防止すると共に、加熱下で生じる応力の集中を回避して封止用樹脂に於けるクラックの発生を防止する。
【選択図】図３
【解決手段】半導体素子、当該半導体素子の平面寸法よりも小さな平面寸法を有するダイパッド、前記ダイパッドより延在された複数の吊りリード、前記半導体素子、前記ダイパッドならびに前記吊りリードを被覆する封止用樹脂を具備し、前記吊りリードは、前記ダイパッドに於ける半導体素子搭載面に連続する第１の主面の幅が、当該ダイパッドの他方の面に連続する第２の主面の幅よりも小とされてなることにより、半導体素子と吊りリードの接触時の接触面積を小さくして両者間の剥離を防止すると共に、加熱下で生じる応力の集中を回避して封止用樹脂に於けるクラックの発生を防止する。
【選択図】図３
Description
本発明は、樹脂封止構造を有する半導体装置ならびに当該半導体装置に適用されるリードフレームに関する。
半導体装置として、リードフレームのダイパッド（ダイステージ）に、ダイス付け材（ダイボンド材）を用いて半導体素子（半導体チップ）が搭載・固着され、当該半導体素子の電極端子とリードフレームのインナーリードとの間がボンディングワイヤにより接続され、更に半導体素子、ボンディングワイヤ、ダイパッドならびにインナーリードなどが封止用樹脂により被覆されてなる所謂樹脂封止型半導体装置が知られている。
当該樹脂封止型半導体装置に於いては、半導体素子の種類、外形寸法、ならびにリードフレームの外部接続用端子部（アウターリード）の導出構造・配置構成などに応じて、種々の形態のリードフレームが適用される。
かかるリードフレームの構成として、一つに、搭載される半導体素子の平面外形寸法よりも大きい平面寸法を有するダイパッド、所謂標準ダイパッド構造を有するリードフレームが知られている。
一方、搭載される半導体素子の平面外形寸法よりも小さな平面寸法を有するダイパッドを、吊りリードによって支持する、所謂小ダイパッド構造のリードフレームも周知である。
前記標準ダイパッド構造のリードフレームを用いた半導体装置にあっては、その試験時或いは基板実装時の加熱条件によっては、当該半導体装置内に於いて、ダイパッド部とダイス付け材との間、或いはダイパッド部と封止用樹脂との間に、剥離を生ずる場合がある。
当該剥離は、ダイパッド、ダイス付け材、ならびに封止用樹脂の材質の相違、或いは当該ダイパッドとダイス付け材との接触面積、ダイパッド部と封止用樹脂との接触面積などに基づく、各部材間の密着性の低下により発生するとされている。
これに対し、小面積のダイパッドを具備する構造（以下小ダイパッド構造）のリードフレームを用いた場合には、当該ダイパッドを設けることにより、ダイパッドとダイス付け材との接触面積、ならびにダイパッドと封止用樹脂との接触面積を低減することができ、比較的密着性が良いとされる封止用樹脂と半導体素子との接触面積を増加させることができる。
従って、前述の如き標準ダイパッド構造のリードフレームを用いた場合などに生ずる剥離の防止に対して効果が得られる。
しかしながら、当該小ダイパッド構造を適用した場合であっても、小ダイパッドのサイズや小ダイパッド下面の樹脂厚によっては、当該半導体装置内の封止用樹脂に於けるクラックの発生を招来してしまう。
しかしながら、当該小ダイパッド構造を適用した場合であっても、小ダイパッドのサイズや小ダイパッド下面の樹脂厚によっては、当該半導体装置内の封止用樹脂に於けるクラックの発生を招来してしまう。
かかる小ダイパッド構造を採用した樹脂封止型半導体装置の一例を、半導体装置５００として、図１０及び図１１に示す。
図１０は、当該半導体装置５００を、ダイパッド（ダイステージ）側から透視的に示すものであり、且つ封止用樹脂の一部を除いた状態を示している。また、図１１（Ａ）は、図１０に於ける線Ｘ５−Ｘ５に於ける断面を示し、図１１（Ｂ）は、図１０に於ける線Ｙ５−Ｙ５に於ける断面を示している。更に、図１１（Ｃ）は、図１０に於ける線Ｚ５−Ｚ５に於ける断面を示している。
図１０は、当該半導体装置５００を、ダイパッド（ダイステージ）側から透視的に示すものであり、且つ封止用樹脂の一部を除いた状態を示している。また、図１１（Ａ）は、図１０に於ける線Ｘ５−Ｘ５に於ける断面を示し、図１１（Ｂ）は、図１０に於ける線Ｙ５−Ｙ５に於ける断面を示している。更に、図１１（Ｃ）は、図１０に於ける線Ｚ５−Ｚ５に於ける断面を示している。
当該半導体装置５００にあっては、ダイパッド（ダイステージ）１１上に、ダイス付け材（ダイボンド材）２１を用いて半導体素子（半導体チップ）３１が搭載・固着されており、当該半導体素子３１に於ける複数の電極端子３２は、ボンディングワイヤ４１を介してリード端子１３のインナーリード１３ａに接続されている。前記ダイパッド１１からは、４本の吊りリード１２が延在している。
そして、当該ダイパッド１１、半導体素子３１、ボンディングワイヤ４１、リード端子１３のインナーリード１３ａ、ならびに吊りリード１２などが、封止用樹脂５１により被覆されている。
リード端子１３のアウターリード１３ｂは、当該半導体装置５００の外部接続用端子を構成する。
当該半導体装置５００に於いては、ダイパッド１１から延在された前記４本の吊りリード１２は、それぞれ比較的広い幅（幅Ｗ７）を有し、当該ダイパッド１１から互いに９０°異なる方向に延在して配設されている。
当該半導体装置５００に於いては、ダイパッド１１から延在された前記４本の吊りリード１２は、それぞれ比較的広い幅（幅Ｗ７）を有し、当該ダイパッド１１から互いに９０°異なる方向に延在して配設されている。
また、当該半導体装置５００にあっては、ダイパッド１１上に、半導体素子３１が平行に、即ち平坦に搭載されない場合、或いは樹脂封止処理の際にダイパッド１１に変形（浮き沈み）が生じた場合などには、吊りリード１２が半導体素子３１に接触する状態が生じてしまう。かかる状態を図１１（Ｂ）に示す。
円６１により囲繞された部分が、半導体素子３１と吊りリード１２とが接触した部位を示している。
この様な接触を生ずると、吊りリード１２が幅広であることから、当該吊りリード１２と半導体素子３１との接触面積も比較的大きく、また当該接触部位の近傍に於いては、封止用樹脂５１が充填されない空間が生じてしまう。
この様な接触を生ずると、吊りリード１２が幅広であることから、当該吊りリード１２と半導体素子３１との接触面積も比較的大きく、また当該接触部位の近傍に於いては、封止用樹脂５１が充填されない空間が生じてしまう。
この様な空間に於いては、封止用樹脂５１中に含まれる水分が集合する一方、当該封止用樹脂５１を介しての半導体素子３１と吊りリード１２と間の密着力も低下する。
この為、当該半導体装置５００を、電子機器に於ける配線基板（マザーボード）上に実装する際などに、はんだ材の再溶融（リフロー）処理の為の高温状態に晒すと、前記接触部位の近傍に於いて、半導体素子３１と吊りリード１２との間に剥離を生じてしまう。
この為、当該半導体装置５００を、電子機器に於ける配線基板（マザーボード）上に実装する際などに、はんだ材の再溶融（リフロー）処理の為の高温状態に晒すと、前記接触部位の近傍に於いて、半導体素子３１と吊りリード１２との間に剥離を生じてしまう。
即ち、高温状態に晒されることにより、前記水分が膨張して、密着力が低下している半導体素子３１と吊りリード１２との間を更に押し広げ、広範囲にわたる剥離を生じてしまう。図１０に於いて、部位６１が、当該剥離部を示す。
当該半導体装置５００を、配線基板（マザーボード）上に実装する際に適用されるはんだ材が所謂鉛（Ｐｂ）フリーはんだである場合には、その再溶融（リフロー）処理温度がより高いことから、水分の膨張に伴う半導体素子３１と吊りリード１２との間の押し広げ、これによる剥離はより容易に、且つ広範囲に及んでしまう。
一方、かかる小ダイパッド構造を採用した半導体装置にあって、より幅の狭い吊りリードを備えたリードフレームを適用した樹脂封止型半導体装置を、半導体装置６００として、図１２及び図１３に示す。
図１２は、当該半導体装置６００を、ダイパッド（ダイステージ）側から透視的に示すものであり、且つ封止用樹脂の一部を除いた状態を示している。また、図１３（Ａ）は、図１２の線Ｘ６−Ｘ６に於ける断面を示し、図１３（Ｂ）は、図１２の線Ｙ６−Ｙ６に於ける断面を示す。更に、図１３（Ｃ）は、図１２の線に於けるＺ６−Ｚ６断面を示している。
当該半導体装置６００にあっても、リードフレームのダイパッド１１上に、ダイス付け材（ダイボンド材）２１を用いて半導体素子（半導体チップ）３１が搭載・固着されており、当該半導体素子３１の複数の電極端子３２は、リード端子１３のインナーリード１３ａに対してボンディングワイヤ４１により接続されている。そして、ダイパッド１１からは、４本の吊りリード１２が延在している。
そして、当該ダイパッド１１、半導体素子３１、ボンディングワイヤ４１、リード端子１３のインナーリード１３ａ、ならびに吊りリード１２などが、封止用樹脂５１により被覆されている。
リード端子１３のアウターリード１３ｂは、当該半導体装置６００の外部接続用端子を構成する。
当該半導体装置６００に於いては、ダイパッド１１から延在された４本の吊りリード１２は、前述の半導体装置５００に於ける吊りリード１２よりも狭い幅（幅Ｗ８）を有し、当該ダイパッド１１から互いに９０°異なる方向に延在して配設されている。
当該半導体装置６００に於いては、ダイパッド１１から延在された４本の吊りリード１２は、前述の半導体装置５００に於ける吊りリード１２よりも狭い幅（幅Ｗ８）を有し、当該ダイパッド１１から互いに９０°異なる方向に延在して配設されている。
当該吊りリード１２の幅が狭いことから、かかる吊りリード１２と半導体素子３１との接触面積は小さく、またその接触部位近傍に於いて、封止用樹脂５１が充填されない空間が生じたとしても、その容積は極めて小さい（図示せず）。
この為、封止用樹脂５１の中に含まれる水分の膨張を生じたとしても、吊りリード端子１３と半導体素子３１との間を押し広げる力は、前記半導体装置５００の場合に比べ小さい。
従って、当該接触界面周辺の半導体素子３１と封止用樹脂５１との密着は維持され、広範囲にわたる剥離の発生は防止される。
しかしながら、かかる構成にあっては、温度サイクル試験後に於いて、前記ダイパッド１１の周縁部に於ける封止用樹脂５１にクラック（割れ）を生じてしまう場合がある。
しかしながら、かかる構成にあっては、温度サイクル試験後に於いて、前記ダイパッド１１の周縁部に於ける封止用樹脂５１にクラック（割れ）を生じてしまう場合がある。
かかる状態を図１３（Ａ）に示す。部位７１が、封止用樹脂５１に於いて生じたクラックである。
即ち、封止用樹脂５１に於けるクラックは、半導体装置６００に対する加熱或いは冷却の際に、当該封止用樹脂５１も熱膨張・収縮するが、この時生ずる応力が半導体装置の中央部に集中し易いことにより生ずる。
即ち、封止用樹脂５１に於けるクラックは、半導体装置６００に対する加熱或いは冷却の際に、当該封止用樹脂５１も熱膨張・収縮するが、この時生ずる応力が半導体装置の中央部に集中し易いことにより生ずる。
当該応力が、封止用樹脂５１の剪断応力程に大きくなると、半導体装置６００の中央部に位置するダイパッド１１の近傍に於いて、当該封止用樹脂５１に、其処を起点とするクラック７１が生じてしまう。
当該応力は、吊りリード１２の幅が広い場合には分散され易いが、当該吊りリード１２の幅が狭い場合にはその分散が効果的に行われず、当該応力の集中を抑制・防止することが困難である。
この為、前述の如く、封止用樹脂５１中に、クラック７１を生じ易い。
前述の如く、小ダイパッド構造を採用した樹脂封止型半導体装置にあっては、標準ダイパッド構造に於いて生じ易い封止用樹脂と吊りリードとの間の剥離を防止・抑制することができる。
前述の如く、小ダイパッド構造を採用した樹脂封止型半導体装置にあっては、標準ダイパッド構造に於いて生じ易い封止用樹脂と吊りリードとの間の剥離を防止・抑制することができる。
しかしながら、温度サイクルが印可された場合に生ずる応力を吸収することができず、ダイパッドの周囲近傍に於いて、封止用樹脂にクラックを生じてしまう。
本発明は、半導体素子が搭載・固着されるダイパッドに連続するところの吊りリードの幅方向に於ける断面構成を検討し、半導体素子と吊りリードとの接触、封止用樹脂とリードフレームとの間の剥離、ならびに当該封止用樹脂に於けるクラックの発生を防止・低減することができる半導体装置を得ようとするものである。
本発明は、半導体素子が搭載・固着されるダイパッドに連続するところの吊りリードの幅方向に於ける断面構成を検討し、半導体素子と吊りリードとの接触、封止用樹脂とリードフレームとの間の剥離、ならびに当該封止用樹脂に於けるクラックの発生を防止・低減することができる半導体装置を得ようとするものである。
本発明の一観点によれば、半導体素子、当該半導体素子の平面寸法よりも小さな平面寸法を有するダイパッド、前記ダイパッドより延在された複数の吊りリード、前記半導体素子、前記ダイパッドならびに前記吊りリードを被覆する封止用樹脂を具備し、前記吊りリードは、前記ダイパッドに於ける半導体素子搭載面に連続する第１の主面の幅が、当該ダイパッドの他方の面に連続する第２の主面の幅よりも小とされてなることを特徴とする半導体装置が提供される。
また、本発明の他の観点によれば、半導体素子搭載用ダイパッド、前記ダイパッドより延在された複数の吊りリードを具備し、前記吊りリードは、前記ダイパッドの半導体素子搭載面に連続する第１の主面の幅が、当該ダイパッドの他方の主面に連続する第２の主面の幅よりも小とされてなることを特徴とするリードフレームが提供される。
開示の半導体装置によれば、樹脂封止部内に於ける部材間の剥離、及びクラックの発生を抑え、半導体装置の品質及び信頼性の向上を図ることが可能となる。
以下、本発明による半導体装置について、実施の形態をもって説明する。
（第１の実施の形態）
本発明の第１の実施の形態に於けるリードフレーム８０を、図１に示す。
（第１の実施の形態）
本発明の第１の実施の形態に於けるリードフレーム８０を、図１に示す。
当該図１には、銅（Ｃｕ）板からなる金属板に対するプレス加工などにより形成された、一つのリードフレーム８０が示されている。
図１は、当該リードフレーム８０に於ける、半導体素子が搭載・固着される主面側を表している。
図１は、当該リードフレーム８０に於ける、半導体素子が搭載・固着される主面側を表している。
図示される一つのリードフレーム８０は、一個の樹脂封止型半導体装置の形成に適用される。
そして、当該リードフレーム８０には枠部１１１が存在し、他の半導体装置形成用リードフレームが形成されている（図示せず）。
そして、当該リードフレーム８０には枠部１１１が存在し、他の半導体装置形成用リードフレームが形成されている（図示せず）。
当該リードフレーム８０は、ダイパッド（ダイステージ）１１２、当該ダイパッド１１２から互いに異なる方向に延在する４本の吊りリード１１３を具備している。
そして、当該吊りリード１１３の間に配置され、ダムバー（タイバー）１１４をもって相互に接続され、且つ略同一平面に配置された、複数本のリード端子１１５を具備している。
そして、当該吊りリード１１３の間に配置され、ダムバー（タイバー）１１４をもって相互に接続され、且つ略同一平面に配置された、複数本のリード端子１１５を具備している。
ここで、当該ダイパッド１１２は、平面形状が円形であって、同図に破線をもって示される矩形状の半導体素子１２１の外形寸法よりも小さな平面外形寸法を有している。
また、４本の吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在している。
また、４本の吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在している。
当該吊りリード１１３は、その長さ方向に沿って、前記ダイパッド１１２の上面、即ち半導体素子１２１の搭載・固着面と同一の平面を有し、且つある幅Ｗ１を有する第１の部位と、当該ダイパッド１１２の下面（裏面）と同一の平面を有し、且つ前記第１の部位よりも大なる幅Ｗ２を有する第２の部位を具備している。
即ち、前記第１の部位が、半導体素子１２１の裏面に対向して、近接することとなる。
一方、前記リード端子１１５のそれぞれは、ダムバー（タイバー）１１４を境として、内側（ダイパッド１１２側）がインナーリード１１５ａと称され、外側（枠部１１１側）がアウターリード１１５ｂと称される。
一方、前記リード端子１１５のそれぞれは、ダムバー（タイバー）１１４を境として、内側（ダイパッド１１２側）がインナーリード１１５ａと称され、外側（枠部１１１側）がアウターリード１１５ｂと称される。
当該ダムバー１１４は、それぞれ前記吊りリード１１３の延長部にまで到達して配設され、一体化されている。
そして、当該リードフレーム８０を用いた樹脂封止型半導体装置の製造工程にあっては、先ず前記ダイパッド１１２上に、銀（Ａｇ）ペーストなどのダイス付け材（ダイボンド材、図示せず）を介して半導体素子１２１が搭載・固着される。
そして、当該リードフレーム８０を用いた樹脂封止型半導体装置の製造工程にあっては、先ず前記ダイパッド１１２上に、銀（Ａｇ）ペーストなどのダイス付け材（ダイボンド材、図示せず）を介して半導体素子１２１が搭載・固着される。
当該半導体素子１２１は、ダイパッド１１２よりも大きな平面外形寸法を有する。
当該ダイパッド１１２上に固着された半導体素子１２１の電極端子（図示せず）は、金（Ａｕ）線などのボンディングワイヤ（図示せず）を介して、対応する前記インナーリード１１５ａに接続される。
当該ダイパッド１１２上に固着された半導体素子１２１の電極端子（図示せず）は、金（Ａｕ）線などのボンディングワイヤ（図示せず）を介して、対応する前記インナーリード１１５ａに接続される。
次いで、当該半導体素子１２１、ボンディングワイヤ、インナーリード１１５ａ、ならびにダイパッド１１２及び吊りリード１１３は、エポキシ系樹脂からなる封止用樹脂（図示せず）により封止される。樹脂封止方法としては、所謂トランスファモールド法が適用される。
この時、溶融状態にある封止用樹脂は、前記ダムバー１１４によって、アウターリード１１５ｂ側への流動が阻止される。
樹脂封止の後、当該リードフレーム８０は、図１に於ける点線Ｌ１に沿って、即ちリード端子１１５のアウターリード１１５ｂの外端部と枠部１１１との間に於いて切断され、形成された半導体装置は、枠部１１１から分離される。
樹脂封止の後、当該リードフレーム８０は、図１に於ける点線Ｌ１に沿って、即ちリード端子１１５のアウターリード１１５ｂの外端部と枠部１１１との間に於いて切断され、形成された半導体装置は、枠部１１１から分離される。
この時、リード端子１１５の相互間、ならびに当該リード端子１１５と吊りリード１１３との間に在るダムバー１１４も同時に切断除去されて、各リード端子１１５は独立したものとされる。
そして、必要であれば、当該リード端子１１５の曲げ加工も同時に行われ、その形状が整えられる。
これにより、樹脂封止部の平面形状が矩形状を有する樹脂封止型半導体装置が形成される。
これにより、樹脂封止部の平面形状が矩形状を有する樹脂封止型半導体装置が形成される。
かかる半導体装置に於いて、前記ダイパッド１１３は、樹脂封止型半導体装置のほぼ中央部に位置している。
尚、前記リードフレーム８０の材料としては、前記銅（Ｃｕ）の他、当該銅（Ｃｕ）を含む合金、或いは鉄（Ｆｅ）及びニッケル（Ｎｉ）を含む合金（所謂４２アロイ）などの金属材料を適用することができる。
尚、前記リードフレーム８０の材料としては、前記銅（Ｃｕ）の他、当該銅（Ｃｕ）を含む合金、或いは鉄（Ｆｅ）及びニッケル（Ｎｉ）を含む合金（所謂４２アロイ）などの金属材料を適用することができる。
また、当該リードフレーム８０の形成法としては、前記プレス加工の他、エッチング加工を適用することもできる。
何れの方法にあっても、通常は、１枚の短冊状の板材に、複数個の半導体装置形成部を配置する。
何れの方法にあっても、通常は、１枚の短冊状の板材に、複数個の半導体装置形成部を配置する。
そして、各半導体装置形成部に於けるダイパッド（ダイステージ）に半導体素子が搭載・固着されて、樹脂封止型半導体装置の製造が行われる。
本実施の形態にあっては、この様なリードフレーム８０に於ける吊りリード１１３の構成、特に当該吊りリード１１３の断面構造について、特徴的構成を有する。
本実施の形態にあっては、この様なリードフレーム８０に於ける吊りリード１１３の構成、特に当該吊りリード１１３の断面構造について、特徴的構成を有する。
本実施の形態に於けるリードフレーム８０の、吊りリード１１３の断面構造を、図２（Ａ）に示す。
当該断面は、図１に於ける線Ｚ１−Ｚ１に於ける断面である。
当該断面は、図１に於ける線Ｚ１−Ｚ１に於ける断面である。
尚、長方形ＳＣは、当該リードフレーム８０上に搭載・固着される半導体素子１２１を模式的に示している。
図１ならびに図２（Ａ）に示される如く、当該吊りリード１１３は、前記ダイパッド（ダイステージ）１１２の上面、即ち半導体素子１２１の搭載・固着面と同一の平面に於いて、幅Ｗ１を有する第１の部位１７１と、当該ダイパッド１１２の下面（裏面）と同一の平面に於いて前記第１の部位１７１よりも大なる幅Ｗ２を有する第２の部位１７２を具備している。
図１ならびに図２（Ａ）に示される如く、当該吊りリード１１３は、前記ダイパッド（ダイステージ）１１２の上面、即ち半導体素子１２１の搭載・固着面と同一の平面に於いて、幅Ｗ１を有する第１の部位１７１と、当該ダイパッド１１２の下面（裏面）と同一の平面に於いて前記第１の部位１７１よりも大なる幅Ｗ２を有する第２の部位１７２を具備している。
即ち、吊りリード１１３に於ける、ダイパッド１１２の半導体素子搭載側の主面（上面）に連続する主面の幅Ｗ１は、当該ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）の幅Ｗ２よりも小とされている。
当該第１の部位１７１は、当該吊りリード１１３の幅方向のほぼ中央に位置している。
そして、前記第２の部位１７２の幅Ｗ２が当該第１の部位１７１の幅Ｗ１よりも大であることから、当該吊りリード１１３の延在する方向に沿って、第１の部位１７１の両側には幅Ｗ１０、深さ（高さ）ｄ１を有する段差部１７３が存在する。
そして、前記第２の部位１７２の幅Ｗ２が当該第１の部位１７１の幅Ｗ１よりも大であることから、当該吊りリード１１３の延在する方向に沿って、第１の部位１７１の両側には幅Ｗ１０、深さ（高さ）ｄ１を有する段差部１７３が存在する。
当該段差部１７３は、前記第１の部位１７１が略垂直に立ち上がる形状を有している。
従って、当該段差部１７３を除いて吊りリード１１３のほぼ中央部に於ける第１の部位１７１は、リードフレーム８０と等しい厚さを有する。
従って、当該段差部１７３を除いて吊りリード１１３のほぼ中央部に於ける第１の部位１７１は、リードフレーム８０と等しい厚さを有する。
かかる吊りリード１１３に於ける、前記第１の部位１７１の設定、即ち段差部１７３の形成は、前述の如く、プレス加工或いはエッチング加工により形成されたリードフレーム８０に対し、再度プレス加工を施すことにより行うことができる。
即ち、プレス加工或いはエッチング加工により幅Ｗ２をもって形成された吊りリード１１３に対し、その半導体素子の搭載・固着面側の面に再度プレス加工を施すことにより、段差部１７３ならびに幅Ｗ１を有する第１の部位１７１を形成する。
尚、該吊りリード１１３に於いて、ダイパッド１１２の半導体素子搭載側の主面（上面）に連続する主面の幅Ｗ１を、当該ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）の幅Ｗ２よりも小とするための手段としては、プレス加工の他、面取り加工或いはエッチング処理を適用することもできる。
即ち、金属板材に対するプレス加工により、所定の幅（例えば、幅Ｗ２）をもって断面矩形状の吊りリード１１３を形成した後、その一方の主面（上面）側の角部に対して、面取り加工を行うことにより、直線状傾斜部１７４を形成する。
面取り加工法によれば、吊りリード内に生じる加工歪みを抑制することができる。
当該面取り加工により整形された吊りリード１１３の断面を、図２（Ｂ）に示す。
尚、此処に於いても、当該ダイパッド１１２に搭載・固着される半導体素子１２１を、長方形ＳＣをもって模式的に示している。
当該面取り加工により整形された吊りリード１１３の断面を、図２（Ｂ）に示す。
尚、此処に於いても、当該ダイパッド１１２に搭載・固着される半導体素子１２１を、長方形ＳＣをもって模式的に示している。
即ち、当該吊りリード１１３は、その側面から一方の主面（上面）に対して、直線状に連続する傾斜部１７４を有している。当該傾斜部１７４は、当該吊りリード１１３の両側面に配設される。
この為、当該一方の主面（上面）１７１は、他方の主面（下面）１７２の幅Ｗ２よりも小である幅Ｗ１を有する。
そして、当該一方の主面（上面）１７１から、深さｄ１をもって、直線状傾斜部１７４が形成されている。
そして、当該一方の主面（上面）１７１から、深さｄ１をもって、直線状傾斜部１７４が形成されている。
一方、エッチング加工を適用する場合には、金属板材に対するプレス加工により、所定の幅（例えば、幅Ｗ２）をもって断面矩形状の吊りリード１１３を形成した後、当該吊りリード１１３の両主面に幅の異なるエッチングマスク層を配設する。
当該吊りリード１１３の一方の主面（上面、ダイパッド１１２の半導体素子搭載側の主面に連続する面）に配設されるエッチングマスク層の幅は、他方の主面（下面）に配設されるエッチングマスク層の幅よりも小とされる。
そして、当該吊りリード１１３の両面から、等方性エッチングを施すことにより、その側面部に円弧状の傾斜部１７５ａ，１７５ｂを形成する。
当該エッチング加工により整形された吊りリード１１３の断面を、図２（Ｃ）に示す。
当該エッチング加工により整形された吊りリード１１３の断面を、図２（Ｃ）に示す。
尚、此処に於いても、当該ダイパッド１１２に搭載・固着される半導体素子１２１を、長方形ＳＣをもって模式的に示している。
即ち、当該吊りリード１１３は、その側面から一方の主面（上面）に対して円弧状に連続する第１の傾斜部１７５ａ、ならびに側面から他方の主面（下面）に対して円弧状に連続する第２の傾斜部１７５ｂを有している。当該傾斜部１７５ａならびに１７５ｂは、当該吊りリード１１３の両側面に配設される。
即ち、当該吊りリード１１３は、その側面から一方の主面（上面）に対して円弧状に連続する第１の傾斜部１７５ａ、ならびに側面から他方の主面（下面）に対して円弧状に連続する第２の傾斜部１７５ｂを有している。当該傾斜部１７５ａならびに１７５ｂは、当該吊りリード１１３の両側面に配設される。
第１の傾斜部１７５ａは、第２の傾斜部１７５ｂよりも、当該吊りリード１１３の厚さ方向に深く、深さｄ１をもって形成されており、当該吊りリード１１３の一方の主面（上面）は、他方の主面（下面）の幅Ｗ２よりも小である幅Ｗ１を有する。
前記リードフレーム８０を適用して形成された半導体装置１００を、図３に示す。尚、吊りリード１１３は、前記図２（Ａ）に示す断面形状を有する。
図３（Ａ）は、当該半導体装置１００を、半導体素子１２１側から透視的に見た状態を示し、図３（Ｂ）は、当該半導体装置１００を、ダイパッド側１１２から透視的に見た状態を示す。
図３（Ａ）は、当該半導体装置１００を、半導体素子１２１側から透視的に見た状態を示し、図３（Ｂ）は、当該半導体装置１００を、ダイパッド側１１２から透視的に見た状態を示す。
尚、当該図３（Ａ），図３（Ｂ）では、封止用樹脂の一部を取り除いた状態を示している。
また、当該図３（Ｂ）に於ける線Ｘ２−Ｘ２に沿う断面を図４（Ａ）に、線Ｙ２−Ｙ２に沿う断面を図４（Ｂ）に、更に線Ｚ２−Ｚ２に沿う断面を図４（Ｃ）に示している。
また、当該図３（Ｂ）に於ける線Ｘ２−Ｘ２に沿う断面を図４（Ａ）に、線Ｙ２−Ｙ２に沿う断面を図４（Ｂ）に、更に線Ｚ２−Ｚ２に沿う断面を図４（Ｃ）に示している。
即ち、被搭載半導体素子１２１の平面外形寸法よりも小さな平面寸法を有するダイパッド（ダイステージ）１１２上に、ダイス付け材（ダイボンド材）１３１を介して半導体素子１２１が搭載・固着されている。
当該半導体素子１２１の電極端子１２２は、ボンディングワイヤ１４１を介してインナーリード１１５ａに接続されている。
そして、当該半導体素子１２１、ボンディングワイヤ１４１、ダイパッド１１２、吊りリード１１３、ならびにインナーリード１１５ａは、封止用樹脂１５１より被覆されている。
そして、当該半導体素子１２１、ボンディングワイヤ１４１、ダイパッド１１２、吊りリード１１３、ならびにインナーリード１１５ａは、封止用樹脂１５１より被覆されている。
当該封止用樹脂１５１の平面外形は矩形状を有し、その４辺から、それぞれ複数のアウターリード１１５ｂが導出され、外部接続用端子を構成している。
当該半導体装置１００にあっては、ダイパッド１１２上に配置されたダイス付け材１３１の存在により、ダイパッド１１２から延在された吊りリード１１３の上面と半導体素子１２１の裏面との間には、当該ダイス付け材１３１の厚さにほぼ相当する隙間部Ｄが形成されている。
当該半導体装置１００にあっては、ダイパッド１１２上に配置されたダイス付け材１３１の存在により、ダイパッド１１２から延在された吊りリード１１３の上面と半導体素子１２１の裏面との間には、当該ダイス付け材１３１の厚さにほぼ相当する隙間部Ｄが形成されている。
吊りリード１１３は、ダイパッド１１２の下面（裏面）と同一の平面に於いて幅広部Ｗ２を有することからその機械的強度は大きく、半導体素子１２１との間の隙間部Ｄは、当該吊りリード１１３の延在する方向に沿って維持される。
従って、半導体素子１２１と吊りリード１１３との対向部である当該隙間部Ｄには、封止用樹脂１５１が容易に充填され、当該隙間部Ｄに封止用樹脂１５１の未充填部は生じない。
この時、当該封止用樹脂１５１は、吊りリード１１３に於ける段差部１７３と半導体素子１２１の裏面との間にも充填される。
即ち、当該半導体素子１２１の裏面は、吊りリード１１３との間に於いて、当該吊りリード１１３に於ける段差部１７３に充填された封止用樹脂１５１とは、広い領域をもって接触することができる。
即ち、当該半導体素子１２１の裏面は、吊りリード１１３との間に於いて、当該吊りリード１１３に於ける段差部１７３に充填された封止用樹脂１５１とは、広い領域をもって接触することができる。
これにより、当該半導体素子１２１と封止用樹脂１５１との間は、強固に一体化される。
当該段差部１７３の寸法（幅Ｗ１０、深さｄ１）は、封止用樹脂１５１の材料、特性などに基づいて、設定される。
当該段差部１７３の寸法（幅Ｗ１０、深さｄ１）は、封止用樹脂１５１の材料、特性などに基づいて、設定される。
即ち、当該封止用樹脂１５１の粘性、当該封止用樹脂１５１中に含まれるフィラーのサイズ（粒径）などを考慮して、樹脂封止処理の際、封止用樹脂１５１の樹脂成分ならびにフィラーが、半導体素子１２１と段差部１７３との間に進入できる寸法を選択する。
例えば、フィラーの平均サイズ（平均粒径）が５０μｍ程度であれば、段差部１７３の深さ方向の寸法ｄ１は、５０μｍ〜８０μｍ程に設定される。
この様に、当該段差部１７３の深さｄ１を、所定粒径のフィラーが進入可能な寸法とすれば、封止用樹脂１５１の樹脂成分は、少なくとも当該フィラーの粒径と同等の厚さをもって半導体素子１２１の裏面に接することになる。
この様に、当該段差部１７３の深さｄ１を、所定粒径のフィラーが進入可能な寸法とすれば、封止用樹脂１５１の樹脂成分は、少なくとも当該フィラーの粒径と同等の厚さをもって半導体素子１２１の裏面に接することになる。
これにより、当該封止用樹脂１５１と半導体素子１２１との間は強固に接続され、吊りリード１１３と半導体素子１２１との間もより強固に固着される。
上述の如く、当該段差部１７３の深さｄ１を、平均サイズ（平均粒径）が５０μｍ程のフィラーが進入できる深さとすれば、かかる効果は発揮される。
上述の如く、当該段差部１７３の深さｄ１を、平均サイズ（平均粒径）が５０μｍ程のフィラーが進入できる深さとすれば、かかる効果は発揮される。
尚、当該段差部１７３の深さ方向の寸法ｄ１は、吊りリード１１３の全厚さの１／２〜２／３程に設定することが好ましい。
かかる範囲を超えると、当該段差部１７３の幅Ｗ１０にも関連するが、吊りリード１１３の機械的強度が低下し、樹脂封止の際、ダイパッド１１２の平坦性の低下、ならびに吊りリード１１３と半導体素子１２１との接触を生じ易い。
かかる範囲を超えると、当該段差部１７３の幅Ｗ１０にも関連するが、吊りリード１１３の機械的強度が低下し、樹脂封止の際、ダイパッド１１２の平坦性の低下、ならびに吊りリード１１３と半導体素子１２１との接触を生じ易い。
一例として、段差部１７３を設けた吊りリード１１３は、当該吊りリード１１３の厚さを１２５μｍとした場合、表面側の幅Ｗ１を５００μｍ、裏面側の幅Ｗ２を１６００μｍ、段差部１７３の幅Ｗ１０を４５０μｍ、段差部１７３の深さｄ１を６０μｍとすることができる。
かかる段差部１７３の配設による効果は、前記図２（Ｂ）或いは図２（Ｃ）に示されるところの、傾斜部１７４或いは１７５ａ，１７５ｂを配設した吊りリード１１３に於いても同様に発揮される。
即ち、当該吊りリード１１３にあっても、幅広部がＷ２を有することからその機械的強度は大きく、半導体素子１２１との間の隙間部Ｄは、当該吊りリード１１３の延在する方向に維持される。
従って、半導体素子１２１と吊りリード１１３との対向部である隙間部Ｄには、封止用樹脂１５１が容易に充填され、当該隙間部Ｄに封止用樹脂１５１の未充填部は生じない。
この時、当該封止用樹脂１５１は、図５（Ａ）ならびに図５（Ｂ）に示される様に、吊りリード１１３に於ける傾斜部１７４或いは傾斜部１７５ａと半導体素子１２１の裏面との間にも充填される。
この時、当該封止用樹脂１５１は、図５（Ａ）ならびに図５（Ｂ）に示される様に、吊りリード１１３に於ける傾斜部１７４或いは傾斜部１７５ａと半導体素子１２１の裏面との間にも充填される。
即ち、当該半導体素子１２１の裏面は、吊りリード１１３との間に於いて、当該吊りリード１１３に於ける傾斜部１７４或いは傾斜部１７５ａに充填された封止用樹脂１５１とは、広い領域をもって接触することができる。
これにより、当該半導体素子１２１と封止用樹脂１５１との間は強固に一体化される。
当該傾斜部１７４或いは傾斜部１７５ａ，１７５ｂの形態（傾斜角、曲率など）についても、封止用樹脂の材料、特性などに基づいて設定される。
当該傾斜部１７４或いは傾斜部１７５ａ，１７５ｂの形態（傾斜角、曲率など）についても、封止用樹脂の材料、特性などに基づいて設定される。
但し、当該傾斜部１７４或いは傾斜部１７５ａ，１７５ｂを配設する際にも、その深さ方向の寸法ｄ１は、吊りリード１１３の全厚さの１／２〜２／３程に設定することが好ましい。
かかる範囲を超えると、当該傾斜部の幅Ｗ１０にも関連するが、吊りリードの機械的強度が低下してしまい、樹脂封止の際、ダイパッドの浮き沈み、ならびに吊りリードと半導体素子との接触を生じ易い。
直線状の傾斜部１７４を設けた吊りリード１１３は、当該吊りリード１１３の厚みを例えば１２５μｍとした場合、表面側の幅Ｗ１を６００μｍ、裏面側の幅Ｗ２を１３００μｍ、傾斜部１７４の幅Ｗ１０を３５０μｍ、深さｄ１を８０μｍとすることができる。
湾曲状の傾斜部１７５ａ，１７５ｂを設けた吊りリード１１３の寸法は、当該吊りリード１１３の厚みを例えば１２５μｍとした場合、表面側の幅Ｗ１を６００μｍ、裏面側の幅Ｗ２を１０００μｍ、湾曲状の傾斜部１７５ａの幅Ｗ１０を２００μｍ、湾曲状の傾斜部１７５ａの深さｄ１を８０μｍとすることができる。
前述の如く、本実施の形態に於ける半導体装置１００にあっては、吊りリード１１３に於いて、ダイパッド（ダイステージ）１１２の半導体素子搭載側の主面（上面）に連続する主面の幅Ｗ１が、当該ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）の幅Ｗ２よりも小さく、狭い。
当該吊りリード１１３は、幅Ｗ１もって半導体素子１２１に対向することから、仮に当該半導体素子１２１と接触する状態を生じた場合であっても、その接触面積は極めて限られる。
この為、加熱された際に、封止用樹脂１５１中の水分が気化したとしても、吊りリード１１３と半導体素子１２１との接触界面を押し広げる力が抑えられ、半導体素子１２１と封止用樹脂１５１との間に於ける剥離の発生、拡大が抑制・防止される。
即ち、接触面積が小さくなることに加え、接触部以外での封止用樹脂１５１による被覆が強固なことにより、剥離現象は効果的に防止・抑制される。
一方、当該吊りリード１１３は、ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）が、大きな幅Ｗ２を有することから、加熱された際に封止用樹脂１５１に発生する応力を分散させることができる。
一方、当該吊りリード１１３は、ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）が、大きな幅Ｗ２を有することから、加熱された際に封止用樹脂１５１に発生する応力を分散させることができる。
これより、ダイパッド１１２の縁部近傍への応力の集中を緩和することができ、当該縁部近傍の封止用樹脂１５１に於けるクラックの発生が抑制・防止される。
即ち、本実施の態様にあっては、半導体素子１２１と封止用樹脂１５１との間の剥離、ならびに当該封止用樹脂１５１に於けるクラックの発生が効果的に抑制・防止されて、高い信頼性を有する樹脂封止型半導体装置を実現することができる。
即ち、本実施の態様にあっては、半導体素子１２１と封止用樹脂１５１との間の剥離、ならびに当該封止用樹脂１５１に於けるクラックの発生が効果的に抑制・防止されて、高い信頼性を有する樹脂封止型半導体装置を実現することができる。
加えて、当該吊りリード１１３は、その幅方向の中央部に於いて、前記ダイパッド１１２と同じ厚さを有している。従って、その機械的強度は維持されている。
更に、当該吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在していることから、当該ダイパッド１１２、ならびに当該ダイパッド１１２に載置される半導体素子１２１に傾きを生ずることなく、これらを支持する。
更に、当該吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在していることから、当該ダイパッド１１２、ならびに当該ダイパッド１１２に載置される半導体素子１２１に傾きを生ずることなく、これらを支持する。
尚、本実施の形態にあっては、前記図４に示される様に、半導体装置１００は、ダイパッド１１２上面、即ち半導体素子１２１の搭載面の高さが、インナーリード１１５ａの上面、即ちボンディングワイヤ１４１が接続される面の高さよりも低くされている。
この様な形態は、リードフレームに対して折り曲げ加工（ダウンセット加工）を施し、前記吊りリード１１３を湾曲させることにより形成される。
当該折り曲げ加工（ダウンセット加工）により、ダイパッド１１２に載置された半導体素子１２１の上面が、インナーリード１１５ａの上面と同等の高さに位置することが可能となる。
当該折り曲げ加工（ダウンセット加工）により、ダイパッド１１２に載置された半導体素子１２１の上面が、インナーリード１１５ａの上面と同等の高さに位置することが可能となる。
従って、当該半導体素子１２１の電極端子１２２とインナーリード１１５ａとの間を、ボンディングワイヤ１４１により接続する際、その接続信頼性を高めることができる。
また、ダイパッド１１２の上面の高さが、インナーリード１１５ａの上面の高さよりも低くされていることにより、当該ダイパッド１１２に載置された半導体素子１２１は、樹脂封止用金型に於けるキャビティ空間の、高さ方向のほぼ中央部に位置することとなる。
また、ダイパッド１１２の上面の高さが、インナーリード１１５ａの上面の高さよりも低くされていることにより、当該ダイパッド１１２に載置された半導体素子１２１は、樹脂封止用金型に於けるキャビティ空間の、高さ方向のほぼ中央部に位置することとなる。
従って、当該キャビティ内に注入されて流動する封止用樹脂１５１は、半導体素子１２１の上面側ならびに下面側をほぼ等しい流速をもって流れ、当該封止用樹脂内に於けるボイドの発生、或いはダイパッドの撓みの発生などを防止・抑制することができる。
（第２の実施の形態）
本発明の第２の実施の形態に於けるリードフレーム８５を、図６に示す。
（第２の実施の形態）
本発明の第２の実施の形態に於けるリードフレーム８５を、図６に示す。
当該図６には、銅（Ｃｕ）板からなる金属板に対するプレス加工などにより形成された、一つのリードフレーム８５が示されている。
図６は、当該リードフレーム８５に於ける、半導体素子が搭載・固着される主面側を表している。
図６は、当該リードフレーム８５に於ける、半導体素子が搭載・固着される主面側を表している。
図示される一つのリードフレーム８５は、一個の樹脂封止型半導体装置の形成に適用される。
そして、当該リードフレーム８５には枠部１１１が存在し、他の半導体装置形成用リードフレームが形成されている（図示せず）。
そして、当該リードフレーム８５には枠部１１１が存在し、他の半導体装置形成用リードフレームが形成されている（図示せず）。
当該リードフレーム８５は、ダイパッド（ダイステージ）１１２、当該ダイパッドから互いに異なる方向に延在する４本の吊りリード１１３、ならびに当該吊りリード１１３間に、ダムバー（タイバー）１１４をもって相互に接続され、且つ略同一平面に配置された、複数本のリード端子１１５を具備している。
ここで、ダイパッド１１２は、平面形状が円形であって、同図に破線をもって示される矩形状の半導体素子１２１の外形寸法よりも小さな平面外形寸法を有している。
また、４本の吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在している。
また、４本の吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在している。
当該図６に於ける線Ｚ３ａ−Ｚ３ａに沿う断面を図７（Ａ）に、また図６に於ける線Ｚ３ｂ−Ｚ３ｂに沿う断面を図７（Ｂ）に示す。尚、当該リードフレーム８５上に搭載・固着される半導体素子１２１を、長方形ＳＣをもって模式的に示している。
図示される如く、本実施の態様に於ける吊りリード１１３は、ダイパッド１１２の近傍に位置して当該ダイパッド１１２に連続する部位１１３Ａと、半導体素子１２１の隅部（コーナー部）近傍に位置する部位１１３Ｂとの幅が異なっている。
即ち、吊りリード１１３は、ダイパッド１１２の近傍に位置して当該ダイパッド１１２に連続する部位１１３Ａから、半導体素子１２１の隅部近傍に位置する部位１１３Ｂに向かい、その最大幅が漸次減少している。
そして、当該吊りリード１１３に於けるダイパッド１１２の半導体素子非搭載面に連続する主面（下面）の、当該ダイパッド１１２に連続する部位の幅Ｗ４は、半導体素子１２１の隅部近傍に位置する部位の幅Ｗ６よりも大きい。
そして、当該吊りリード１１３の、ダイパッド１１２の近傍に位置して当該ダイパッド１１２の上面に連続する部位１１３Ａの幅Ｗ３は、半導体素子１２１の隅部近傍に位置する部位１１３Ｂの上面の幅Ｗ５よりも大きい。
即ち、当該幅Ｗ３は幅Ｗ４よりも小であり、また幅Ｗ５は幅Ｗ６よりも小である。
そして、当該吊りリード１１３の、ダイパッド１１２の半導体素子搭載側の主面（上面）に連続する主面と他方の主面（下面）との間、即ち側面部には、深さｄ２を有する直線状の傾斜部１７４が形成されている。
そして、当該吊りリード１１３の、ダイパッド１１２の半導体素子搭載側の主面（上面）に連続する主面と他方の主面（下面）との間、即ち側面部には、深さｄ２を有する直線状の傾斜部１７４が形成されている。
ダイパッド１１２の近傍に位置して当該ダイパッド１１２の上面に連続する部位１１３Ａに於ける傾斜部１７４の幅Ｗ１１は、半導体素子１２１の隅部近傍に位置する部位１１３Ｂに於ける傾斜部１７４の幅Ｗ１２よりも大きい。
尚、当該傾斜部１７４の幅（Ｗ１１，Ｗ１２）、傾斜角、ならびに深さｄ２は、ダイパッド１１２の近傍に位置して当該ダイパッド１１２に連続する部位１１３Ａと、半導体素子１２１の隅部近傍に位置する部位１１３Ｂとに於いて、同一とすることも、異ならしめることもできる。
かかるリードフレーム８５を適用して形成された半導体装置２００を、図８に示す。
図８（Ａ）は、当該半導体装置２００を、半導体素子１２１側から透視的に見た状態を示し、図８（Ｂ）は、当該半導体装置２００を、ダイパッド１１２側から透視的に見た状態を示す。
図８（Ａ）は、当該半導体装置２００を、半導体素子１２１側から透視的に見た状態を示し、図８（Ｂ）は、当該半導体装置２００を、ダイパッド１１２側から透視的に見た状態を示す。
尚、当該図８（Ａ）、図８（Ｂ）では、封止用樹脂１５１の一部を取り除いた状態を示している。
また、当該図８（Ｂ）に於ける線Ｘ４−Ｘ４に沿う断面を図９（Ａ）に、線Ｙ４−Ｙ４に沿う断面を図９（Ｂ）に、線Ｚ４ａ−Ｚ４ａに沿う断面を図９（Ｃ）に、更に線Ｚ４ｂ−Ｚ４ｂに沿う断面を図９（Ｄ）に示している。
また、当該図８（Ｂ）に於ける線Ｘ４−Ｘ４に沿う断面を図９（Ａ）に、線Ｙ４−Ｙ４に沿う断面を図９（Ｂ）に、線Ｚ４ａ−Ｚ４ａに沿う断面を図９（Ｃ）に、更に線Ｚ４ｂ−Ｚ４ｂに沿う断面を図９（Ｄ）に示している。
即ち、被搭載半導体素子の平面外形寸法よりも小さな平面寸法を有するダイパッド１１２上に、ダイス付け材（ダイボンド材）１３１を介して半導体素子１２１が搭載・固着されている。
当該半導体素子１２１の電極端子１２２は、ボンディングワイヤ１４１を介してインナーリード１１５ａに接続されている。
そして、当該半導体素子１２１、ボンディングワイヤ１４１、ダイパッド１１２、吊りリード１１３、ならびにインナーリード１１５ａは、封止用樹脂１５１により被覆されている。
そして、当該半導体素子１２１、ボンディングワイヤ１４１、ダイパッド１１２、吊りリード１１３、ならびにインナーリード１１５ａは、封止用樹脂１５１により被覆されている。
当該封止用樹脂１５１の平面外形は矩形状を有し、その４辺から、それぞれ複数のアウターリード（外部接続用端子）１１５ｂが導出されている。
当該半導体装置２００にあっては、ダイパッド（ダイステージ）１１２上に配置されたダイス付け材１３１の存在により、ダイパッド１１２より延在する吊りリード１１３の上面と半導体素子１２１の裏面との間には、当該ダイス付け材１３１の厚さにほぼ相当する隙間部Ｄが形成されている。
当該半導体装置２００にあっては、ダイパッド（ダイステージ）１１２上に配置されたダイス付け材１３１の存在により、ダイパッド１１２より延在する吊りリード１１３の上面と半導体素子１２１の裏面との間には、当該ダイス付け材１３１の厚さにほぼ相当する隙間部Ｄが形成されている。
当該吊りリード１１３は、ダイパッド１１２の下面（裏面）と同一の平面に於いて幅広部を有することからその機械的強度は大きく、半導体素子１２１との間の隙間部Ｄは、当該吊りリード１１３の延在する方向に沿って維持される。
従って、半導体素子１２１と吊りリード１１３との対向部である当該隙間部Ｄには、封止用樹脂１５１が容易に充填され、当該隙間部Ｄに封止用樹脂１５１の未充填部は生じない。
この時、当該封止用樹脂１５１は、当該吊りリード１１３に於ける傾斜部１７４と半導体素子１２１の裏面との間にも充填される。
即ち、当該半導体素子１２１の裏面は、吊りリード１１３との間に於いて、当該吊りリード１１３に於ける傾斜部１７４に充填された封止用樹脂１５１とは、広い領域をもって接触することができる。
即ち、当該半導体素子１２１の裏面は、吊りリード１１３との間に於いて、当該吊りリード１１３に於ける傾斜部１７４に充填された封止用樹脂１５１とは、広い領域をもって接触することができる。
これにより、当該半導体素子１２１と封止用樹脂１５１との間は強固に一体化される。
当該傾斜部１７４の寸法（幅Ｗ１１，Ｗ１２、深さｄ２）は、封止用樹脂１５１の材料、特性などに基づいて、設定される。
当該傾斜部１７４の寸法（幅Ｗ１１，Ｗ１２、深さｄ２）は、封止用樹脂１５１の材料、特性などに基づいて、設定される。
即ち、当該封止用樹脂１５１の粘性、当該封止用樹脂１５１中に含まれるフィラーのサイズ（粒径）などを考慮して、樹脂封止処理の際、封止用樹脂１５１の樹脂成分ならびにフィラーが、半導体素子１２１と吊りリード１１３に於ける傾斜部１７４との間に進入できる寸法を選択する。
前述の如く、本実施の形態に於ける半導体装置２００にあっては、吊りリード１１３に於いて、ダイパッド１１２の半導体素子搭載側の主面（上面）に連続する主面の幅Ｗ３，Ｗ５が、当該ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）の幅Ｗ４，Ｗ６よりも小さく、狭い。
しかも、吊りリード１１３は、ダイパッド１１２近傍から半導体素子１２１の隅部近傍に、その幅を漸次減じていることから、その半導体素子１２１の搭載側の主面（上面）が当該半導体素子１２１の隅部に対向する面積はより小さい。
即ち、当該吊りリード１１３は、幅Ｗ５もって半導体素子１２１に対向することから、仮に当該半導体素子１２１と接触する状態を生じた場合であっても、その接触面積は極めて限られる。
この為、加熱された際に、封止用樹脂１５１中の水分が気化したとしても、吊りリード１１３と半導体素子１２１との接触界面を押し広げる力が抑えられ、半導体素子１２１と封止用樹脂１５１との間に於ける剥離の発生、拡大が抑制・防止される。
即ち、接触面積が小さくなることに加え、接触部以外での封止用樹脂１５１による被覆が強固なことにより、剥離現象は効果的に抑えられる。
一方、当該吊りリード１１３は、ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）が大きな幅を有することから、加熱された際に発生する応力を分散させることができる。
一方、当該吊りリード１１３は、ダイパッド１１２の半導体素子非搭載面に連続する他方の主面（裏面）が大きな幅を有することから、加熱された際に発生する応力を分散させることができる。
これより、ダイパッド１１２の縁部近傍への応力の集中を緩和することができ、当該縁部近傍に位置する封止用樹脂１５１に於けるクラックの発生を防止・抑制することができる。
即ち、本実施の態様にあっても、半導体素子１２１と封止用樹脂１５１との間の剥離、ならびに封止用樹脂１５１に於けるクラックの発生が効果的に防止・抑制されて、高い信頼性を有する樹脂封止型半導体装置を実現することができる。
加えて、当該吊りリード１１３は、その幅方向の中央部に於いて、前記ダイパッド１１２と同じ厚さを有している。従って、その機械的強度は維持されている。
更に、当該吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在していることから、当該ダイパッド１１２、ならびに当該ダイパッド１１２に載置される半導体素子１２１に傾きを生ずることなく、これらを支持することができる。
更に、当該吊りリード１１３は、ダイパッド１１２の主面と平行な平面に於いて、互いに９０°異なる方向に、そして前記半導体素子１２１の四隅にほぼ対応して延在していることから、当該ダイパッド１１２、ならびに当該ダイパッド１１２に載置される半導体素子１２１に傾きを生ずることなく、これらを支持することができる。
尚、当該吊りリード１１３に形成される直線状の傾斜部１７４は、他の形態に置き換えることができる。
即ち、前記第１の実施形態に於いて示した、段差部、或いは両面円弧状傾斜部とすることができる。
即ち、前記第１の実施形態に於いて示した、段差部、或いは両面円弧状傾斜部とすることができる。
また、前記ダイパッド１１２の近傍に位置して当該ダイパッド１１２に連続する部位から、半導体素子１２１の隅部近傍に位置する部位に向かいその幅を、段階的に（ステップ状に）減少させることも可能である。
尚、本発明に於いて、前記吊りリード１１３は、その数を４本に限定されるものではない。必要とされる半導体装置の構造に対応して、当該吊りリード１１３の数は選択される。
また、当該吊りリード１１３に配設される段差部は、フィラーの流動を可能とする範囲に於いて、当該吊りリード１１３の幅方向に沿って、階段状とするか、或いは複数の列状としてもよい。
更に、当該吊りリード１１３に配設される段差部又は傾斜部は、当該吊りリードが半導体素子と対向する領域の全長にわたり配設することを要しない。
半導体装置内部に於ける剥離及び／或いはクラックの発生の防止・抑制に効果を得ることができるのであれば、該吊りリードが半導体素子と対向する領域に対し、選択的に段差部又は傾斜部を配設することとしてもよい。
半導体装置内部に於ける剥離及び／或いはクラックの発生の防止・抑制に効果を得ることができるのであれば、該吊りリードが半導体素子と対向する領域に対し、選択的に段差部又は傾斜部を配設することとしてもよい。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 半導体素子と、
前記半導体素子が搭載され、前記半導体素子の平面寸法より小さい平面サイズを有するダイパッドと、前記ダイパッドから延在された複数の吊りリードとを含むリードフレームと、
前記半導体素子、前記ダイパッド及び前記吊りリードを封止する樹脂と、
を有し、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とする半導体装置。
（付記１） 半導体素子と、
前記半導体素子が搭載され、前記半導体素子の平面寸法より小さい平面サイズを有するダイパッドと、前記ダイパッドから延在された複数の吊りリードとを含むリードフレームと、
前記半導体素子、前記ダイパッド及び前記吊りリードを封止する樹脂と、
を有し、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とする半導体装置。
（付記２） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、段差が設けられていることを特徴とする付記１記載の半導体装置。
（付記３） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、直線状の傾斜面が設けられていることを特徴とする付記１記載の半導体装置。
（付記３） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、直線状の傾斜面が設けられていることを特徴とする付記１記載の半導体装置。
（付記４） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、円弧状の傾斜面が設けられていることを特徴とする付記１記載の半導体装置。
（付記５） 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする付記１記載の半導体装置。
（付記５） 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする付記１記載の半導体装置。
（付記６） 前記吊りリードは、前記半導体素子の４隅部に対応して、前記ダイパッドから４方向に位置することを特徴とする付記１記載の半導体装置。
（付記７） 前記半導体素子は、前記ダイパッドに、接合部材を介して搭載されていることを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記７） 前記半導体素子は、前記ダイパッドに、接合部材を介して搭載されていることを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記８） 前記リードフレームは、アウターリードとインナーリードからなる複数のリードを有し、
前記半導体素子の電極パッドと、前記インナーリードとは、ワイヤにより電気的に接続されていることを特徴とする付記１乃至７のいずれかに記載の半導体装置。
前記半導体素子の電極パッドと、前記インナーリードとは、ワイヤにより電気的に接続されていることを特徴とする付記１乃至７のいずれかに記載の半導体装置。
（付記９） 半導体素子が搭載されるダイパッドと、
前記ダイパッドより延在された複数の吊りリードと、
を含み、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とするリードフレーム。
前記ダイパッドより延在された複数の吊りリードと、
を含み、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とするリードフレーム。
（付記１０） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、段差が設けられていることを特徴とする付記９記載のリードフレーム。
（付記１１） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、直線状の傾斜面が設けられていることを特徴とする付記９記載のリードフレーム。
（付記１１） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、直線状の傾斜面が設けられていることを特徴とする付記９記載のリードフレーム。
（付記１２） 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、円弧状の傾斜面が設けられていることを特徴とする付記９記載のリードフレーム。
（付記１３） 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする付記９記載のリードフレーム。
（付記１３） 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする付記９記載のリードフレーム。
８０，８５ リードフレーム
１１１ 枠部
１１２，１１ ダイパッド
１１３，１２ 吊りリード
１１４ ダムバー（タイバー）
１１５，１３ リード端子
１２１，３１ 半導体素子
１２２，３２ 電極端子
１４１，４１ ボンディングワイヤ
１５１，５１ 封止用樹脂
１７３ 段差部
１７４，１７５ａ，１７５ｂ 傾斜部
１００，２００, ５００，６００ 半導体装置
６１ 剥離部
７１ クラック
１１１ 枠部
１１２，１１ ダイパッド
１１３，１２ 吊りリード
１１４ ダムバー（タイバー）
１１５，１３ リード端子
１２１，３１ 半導体素子
１２２，３２ 電極端子
１４１，４１ ボンディングワイヤ
１５１，５１ 封止用樹脂
１７３ 段差部
１７４，１７５ａ，１７５ｂ 傾斜部
１００，２００, ５００，６００ 半導体装置
６１ 剥離部
７１ クラック
Claims (8)
- 半導体素子と、
前記半導体素子が搭載され、前記半導体素子の平面寸法より小さい平面サイズを有するダイパッドと、前記ダイパッドから延在された複数の吊りリードとを含むリードフレームと、
前記半導体素子、前記ダイパッド及び前記吊りリードを封止する樹脂と、
を有し、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とする半導体装置。 - 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、段差が設けられていることを特徴とする請求項１記載の半導体装置。
- 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、直線状の傾斜面が設けられていることを特徴とする請求項１記載の半導体装置。
- 前記吊りリードの前記第１面と前記第２面との間に於ける側面には、円弧状の傾斜面が設けられていることを特徴とする請求項１記載の半導体装置。
- 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする請求項１記載の半導体装置。
- 前記吊りリードは、前記半導体素子の４隅部に対応して、前記ダイパッドから４方向に位置することを特徴とする請求項１記載の半導体装置。
- 半導体素子が搭載されるダイパッドと、
前記ダイパッドより延在された複数の吊りリードと、
を含み、
前記ダイパッドの前記半導体素子と接する面に連続する前記吊りリードの第１面の幅は、前記第１面の裏面の第２面の幅より狭いことを特徴とするリードフレーム。 - 前記吊りリードは、前記ダイパッドから延在する方向に沿って、その幅が狭くなっていることを特徴とする請求項７記載のリードフレーム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076324A JP5569097B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置及びリードフレーム |
| US13/025,753 US8791555B2 (en) | 2010-03-29 | 2011-02-11 | Semiconductor device and lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076324A JP5569097B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置及びリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011210893A true JP2011210893A (ja) | 2011-10-20 |
| JP5569097B2 JP5569097B2 (ja) | 2014-08-13 |
Family
ID=44655418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010076324A Expired - Fee Related JP5569097B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置及びリードフレーム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8791555B2 (ja) |
| JP (1) | JP5569097B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001676A1 (ja) * | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080013298A1 (en) * | 2006-07-14 | 2008-01-17 | Nirmal Sharma | Methods and apparatus for passive attachment of components for integrated circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870562A (ja) * | 1981-08-28 | 1983-04-27 | Hitachi Ltd | リ−ドフレ−ムの製造方法 |
| JPH0645496A (ja) * | 1992-07-24 | 1994-02-18 | Fujitsu Ltd | 半導体装置及び実装方法 |
| JP2004096134A (ja) * | 2003-12-24 | 2004-03-25 | Renesas Technology Corp | 樹脂封止型半導体装置 |
| JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576678B2 (ja) | 1990-09-27 | 1997-01-29 | 日本電気株式会社 | 半導体装置用リードフレーム |
| JPH04258156A (ja) * | 1991-02-13 | 1992-09-14 | Sharp Corp | 半導体装置 |
| KR100552353B1 (ko) | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| EP0617464B1 (en) | 1993-03-22 | 2002-05-22 | Motorola, Inc. | Semiconductor device having X-shaped die support member and method for making the same |
| JPH08162596A (ja) | 1994-12-07 | 1996-06-21 | Hitachi Ltd | リードフレーム及び半導体装置 |
| JPH09153586A (ja) | 1995-12-01 | 1997-06-10 | Texas Instr Japan Ltd | 半導体装置、その製造方法、及びリードフレーム |
| US6291273B1 (en) | 1996-12-26 | 2001-09-18 | Hitachi, Ltd. | Plastic molded type semiconductor device and fabrication process thereof |
| JP3493113B2 (ja) | 1997-03-21 | 2004-02-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法およびリードフレーム |
| JP3664045B2 (ja) * | 2000-06-01 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6850685B2 (en) * | 2002-03-27 | 2005-02-01 | Adc Telecommunications, Inc. | Termination panel with pivoting bulkhead and cable management |
| US7570861B2 (en) * | 2007-01-19 | 2009-08-04 | Adc Telecommunications, Inc. | Adapter panel with lateral sliding adapter arrays |
-
2010
- 2010-03-29 JP JP2010076324A patent/JP5569097B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-11 US US13/025,753 patent/US8791555B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870562A (ja) * | 1981-08-28 | 1983-04-27 | Hitachi Ltd | リ−ドフレ−ムの製造方法 |
| JPH0645496A (ja) * | 1992-07-24 | 1994-02-18 | Fujitsu Ltd | 半導体装置及び実装方法 |
| JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2004096134A (ja) * | 2003-12-24 | 2004-03-25 | Renesas Technology Corp | 樹脂封止型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015001676A1 (ja) * | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9607940B2 (en) | 2013-07-05 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device |
| US9922905B2 (en) | 2013-07-05 | 2018-03-20 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US8791555B2 (en) | 2014-07-29 |
| US20110233738A1 (en) | 2011-09-29 |
| JP5569097B2 (ja) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI311807B (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
| US20170309547A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| JP5569097B2 (ja) | 半導体装置及びリードフレーム | |
| JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP2006210941A (ja) | 半導体装置 | |
| JP2021027211A (ja) | 電子装置 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| US20220077052A1 (en) | Qfn semiconductor package, semiconductor package and lead frame | |
| JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
| JP4695672B2 (ja) | 半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| CN115023804A (zh) | 电子器件和电子器件的制造方法 | |
| JP2001127234A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5569097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |