JP2576678B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP2576678B2
JP2576678B2 JP2257794A JP25779490A JP2576678B2 JP 2576678 B2 JP2576678 B2 JP 2576678B2 JP 2257794 A JP2257794 A JP 2257794A JP 25779490 A JP25779490 A JP 25779490A JP 2576678 B2 JP2576678 B2 JP 2576678B2
Authority
JP
Japan
Prior art keywords
lead
island
wire
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2257794A
Other languages
English (en)
Other versions
JPH04134853A (ja
Inventor
義裕 岩瀬
安久 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2257794A priority Critical patent/JP2576678B2/ja
Publication of JPH04134853A publication Critical patent/JPH04134853A/ja
Application granted granted Critical
Publication of JP2576678B2 publication Critical patent/JP2576678B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関し、特に樹
脂封止型半導体装置用リードフレームの構造に関する。
〔従来の技術〕
従来この種のリードフレームは第4図(a),(b)
に示すように、吊りリードに保持され半導体素子6を搭
載するアイランド1と、このアイランド1の周囲に設け
られ外部リード3と一体的に形成された内部リード4と
から主に構成されていた。そして、このアイランド1上
に半導体素子6を搭載後、この半導体素子6のボンディ
ングパッドと内部リード4とを導電性のワイヤー5にて
接続したのち、絶縁性のの樹脂にて封止するのが一般的
である。
しかしながら近年素子が高集積化し、この為半導体素
子が小さくなるので半導体素子と内部リード4を接続す
るワイヤー5は長くなる傾向にあった。その反面外部接
続用のリードの数は年々増加する傾向にあるが、内部リ
ード4の先端はワイヤー5の接続の為に最低限の幅を必
要とする為、半導体素子6の1辺当りの長さと、その辺
に対向してワイヤーが接続される内部リード4の先端の
総数の幅は、かなり広くなる傾向にあった。その為増々
アイランド1と内部リード4の先端との間隔が大きくな
るので、結果的にはワイヤー5の長さが長くなる傾向に
あった。
また、半導体素子6と内部リード4をワイヤー5にて
接続した場合、半導体素子のコーナー部に位置するワイ
ヤーは半導体素子のコーナー部を挟むようになるので、
他の位置のワイヤに比べワイヤー間隔が広くなる。半導
体素子を樹脂封止した場合は、アイランドの上部の樹脂
が早く充填されるため、樹脂はワイヤー5、内部リード
4及びアイランド1のすき間より矢印のように下部に流
れる。この時、ワイヤー間隔が広い程ワイヤー間に流れ
こむ樹脂量が大くなる為、ワイヤーは変形しやすくな
る。従ってワイヤー間隔が広い半導体素子6のコーナー
部に位置するワイヤー5は変形しやすい傾向にあった。
このように近年の高集積化と外部リードの多リード化
によりワイヤー長は長くなり、またワイヤー間隔と樹脂
流動によるワイヤー変形の関係から、半導体素子のコー
ナー部のワイヤーは変形しやすく、電気的にショートが
発生しやすいという傾向にあった。
〔発明が解決しようとする課題〕
上述したように従来の半導体装置用のリードフレーム
は、半導体素子の高集積化と外部リード本数の多数ピン
化により、接続されたワイヤーが長くなると共に、ワイ
ヤー間隔と樹脂の流動によるワイヤー変形の関係から、
半導体素子のコーナー部のワイヤーは変形しやすく、ワ
イヤーが切断したり、電気的にショートしたりして歩留
りが低下するという問題があった。また、ワイヤー変形
によりワイヤー間隔が極端に狭くなった場合、半導体装
置を使用中にワイヤーが電気的にショートすることもあ
り、信頼性上問題があった。
〔課題を解決するための手段〕
本発明の半導体装置用リードフレームは、半導体チッ
プを搭載するアイランドと、このアイランドをコーナー
部で保持する吊りリードと、前記アイランドの周辺に設
けられ外部リードと一体的に形成された内部リードとを
有する半導体装置用リードフレームにおいて、少くとも
2本の前記吊りリードの幅は前記内部リードの先端から
前記アイランド間のみで他の部分より広く形成されてい
るものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の平面図である。
第1図においてリードフレームは、半導体チップを搭
載するアイランド1と、このアイランド1をコーナー部
で保持する吊りリード2と、アイランド1の周辺に設け
られ外部リード3と一体的に形成された内部4とから主
に構成されているが、特に内部リード4の先端部からア
イランド1間の吊りリードのうち、樹脂注入方向を横切
る吊りリードを他の部分より幅の広い吊りリード2Aとし
てある。
このように構成された第1の実施例によれば、第2図
に示すように、アイランド1に半導体素子6を搭載し、
その後導電性のワイヤー5にて半導体素子6と内部リー
ド4を接続した場合、半導体素子6のコーナー部に位置
する2本のワイヤーa,bおよびc,dの間隙を覆うように幅
の広い吊りリード2Aが位置するので、樹脂封止した場合
にこの2本のワイヤー間に流動する樹脂量を低減させる
ことができる。従ってワイヤーの変形が防止される。
第3図は本発明の第2実施例の平面図である。
第3図に示したように第2の実施例では、4方向の吊
りリードについて内部リード4の先端より内側に位置す
る部分の吊りリード2の幅を広くしたものである。本第
2の実施例によれば、半導体素子の4つのコーナー部に
位置するワイヤーの変形を抑制できるという利点があ
る。
〔発明の効果〕
以上説明したように本発明は、内部リードより内側の
吊りリードの幅を広くすることにより、樹脂封止した場
合半導体素子のコーナー部のワイヤー間に流動する樹脂
量を低減させることができるので、樹脂の流動によるワ
イヤー変形を従来より低減できるという効果がある。こ
のため半導体装置の信頼性及び歩留りを向上させること
ができる。
【図面の簡単な説明】
第1図及び第2図は本発明の第1の実施例の平面図及び
半導体素子を搭載した場合の平面図、第3図は本発明の
第2の実施例の平面図、第4図(a),(b)は従来の
半導体装置用リードフレームに半導体素子を搭載した場
合の平面図及びA−A線断面図である。 1……アイランド、2……吊りリード、2A……幅の広い
吊りリード、3……外部リード、4……内部リード、5
……ワイヤー、6……半導体素子。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体チップを搭載するアイランドと、こ
    のアイランドをコーナー部で保持する吊りリードと、前
    記アイランドの周辺に設けられ外部リードと一体的に形
    成された内部リードとを有する半導体装置用リードフレ
    ームにおいて、少くとも2本の前記吊りリードの幅は前
    記内部リードの先端から前記アイランド間のみで他の部
    分より広く形成されていることを特徴とする半導体装置
    用リードフレーム。
JP2257794A 1990-09-27 1990-09-27 半導体装置用リードフレーム Expired - Fee Related JP2576678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2257794A JP2576678B2 (ja) 1990-09-27 1990-09-27 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257794A JP2576678B2 (ja) 1990-09-27 1990-09-27 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH04134853A JPH04134853A (ja) 1992-05-08
JP2576678B2 true JP2576678B2 (ja) 1997-01-29

Family

ID=17311202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257794A Expired - Fee Related JP2576678B2 (ja) 1990-09-27 1990-09-27 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2576678B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
JP5569097B2 (ja) 2010-03-29 2014-08-13 富士通セミコンダクター株式会社 半導体装置及びリードフレーム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176260A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置用リ−ドフレ−ムの製造方法
JPH02142545U (ja) * 1989-05-02 1990-12-04

Also Published As

Publication number Publication date
JPH04134853A (ja) 1992-05-08

Similar Documents

Publication Publication Date Title
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH06105721B2 (ja) 半導体装置
US5121300A (en) Lead frame and electronic device employing the same
JPH0399445A (ja) 樹脂封止型半導体装置
JP2576678B2 (ja) 半導体装置用リードフレーム
JPS63202948A (ja) リ−ドフレ−ム
KR0135890Y1 (ko) 리드온칩 패키지
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPS6384143A (ja) 半導体装置
JPH05114685A (ja) 半導体装置
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
JP2906753B2 (ja) リードフレーム
JPS61137334A (ja) 半導体装置
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JP2520612Y2 (ja) 樹脂封止型半導体装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR930011190A (ko) 반도체 리드 프레임
JPH048446U (ja)
JPS62183547A (ja) リ−ドフレ−ム
JP2963952B2 (ja) 半導体装置
JPH03169057A (ja) 半導体装置
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム
JPS63181362A (ja) リ−ドフレ−ム
JPH0837269A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees