JPS60176260A - 半導体装置用リ−ドフレ−ムの製造方法 - Google Patents

半導体装置用リ−ドフレ−ムの製造方法

Info

Publication number
JPS60176260A
JPS60176260A JP3283284A JP3283284A JPS60176260A JP S60176260 A JPS60176260 A JP S60176260A JP 3283284 A JP3283284 A JP 3283284A JP 3283284 A JP3283284 A JP 3283284A JP S60176260 A JPS60176260 A JP S60176260A
Authority
JP
Japan
Prior art keywords
lead
plating process
sections
supported
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3283284A
Other languages
English (en)
Inventor
Kunio Furuya
古矢 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3283284A priority Critical patent/JPS60176260A/ja
Publication of JPS60176260A publication Critical patent/JPS60176260A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置用リードフレームを製造する方法の
改良に関する。
〔発明の技術的背景〕
ICやLSI等の半導体装置を製造する工程には、半導
体チップを外囲器内にパッケージジグするためのアセン
ブリ一工程が含まれており、例えば樹脂封圧型半導体装
置のアセンブリ一工程においては第1図、第2図あるい
は第3図に示すようなリードフレームが用いられる。こ
れらのリードフレームは銅、Ni/Fe合金等の導電性
金属からなる薄板を、プレス加工やエツチング加工等に
より所定のパターン形状とした後、所定部分に必要なメ
ッキを施したものである。
第1図のリードフレームについて説明すると、このリー
ドフレームユはDIR(デュアル・イン・リード・パッ
ケージ)型の半導体装置に用いられるものである。同図
において、11はリードフレームの外枠である。このリ
ードフレームでは外枠11により3つの領域に区画され
、夫々の領域内に同一のパターンが形成されている。即
ち、各領域の略中火にはベッド部12が配置され、該ベ
ッド部12はツリピン131を介して外枠11に連結さ
れ、支持されている。ベッド部12の周囲には多数のリ
ード14・・・がベッド部を取囲んで配設され、これら
のリード14・・・は夫々外枠11に連結されている。
また、同じ方向に延出されたリード14はタイバー13
2により相互に連結され、該タイバー132は外枠11
に連結されている。このタイバー132を境にして、リ
ード14・・・は内部リード141と外部リード142
とに分けられている。
上記第1図のリードフレームを用いて半導体チップのア
センブリーを行なうに際しては、まず半導体チップをベ
ッド部12上にマウントし、続いてワイヤボンディング
を行なって半導体チップの内部端子と内部リード14s
の先端部とを接続する。次いで、第1図における右端の
単位パターンに示すように所定領域を樹脂モールド層1
5で封止する。その後、ツリビン131及びタイバー1
32を切除すると共に外部リード142を外枠11から
切り離し、更に分離された夫々の外部り一ド142・・
・を所定方向に折曲げることによってDIP型の樹脂封
止型半導体装置が得られる。
第2図はフラットパッケージタイプの樹脂封止型半導体
装置に用いられるリードフレームの1単位パターンを示
しており、実際のリードフレームではこの単位パターン
が横方向に複数連続している。
また、第3図−は5IP(シングル・イン・り一ド・パ
ッケージ)タイプの樹脂封止型半導体装置に用いられる
リードフレームを示している。
ところで、上記第1図〜第3図の何れのリードフレーム
についても、これを製造する方法としては、先ず導電性
金属の薄板をエツチング加工やプレスによる打抜き加工
により所定のパターン形状とし、然る後にメッキ工程に
送って所要部分に必要なメッキを施す方法が従来採用さ
れている。
〔背景技術の問題点〕
ところが、第1図〜第3図に示したようtl微細なパタ
ーンに加工された薄板は、特にリードの部分の強度が低
下しているため、このように加工した後にメッキを施す
従来の製造方法では次のような問題が発生していた。
即ち、自動メツキラインによるメッキ工程での送り時、
また手作業によるメッキ工程でのハンドリング時等にお
いて、強度の最も弱い内部リードの先端が変形してしま
う。更に、インナーリードの先端はメッキ液の噴射圧力
によってさえ垂直方向の変形を生じてしまうという問題
があった。このようなインナーリードの変形が生じると
、ワイヤボンディング時の際にボンディングミスを生じ
易くなってしまう。
上記のようにインナーリードの先端部で変形が発生し易
い理由は、第1図〜第3図から明らかなように、インナ
ーリードが片持梁で支持されているため強度が弱いから
である。特に、最近のように多ビン化してリードの寸法
が小さくなり、更にリードのスパンが長くなると強度の
低下が著しくなるから小さな力でも容易に変形を生じ、
リードフレーム製造におけや歩留低下の大きな要素とな
っている。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、インナーリ
ード先端部の変形を防止して製造歩留の向上を図ること
を可能とした半導体装置用リードフレームの製造方法を
提供するものである。
〔発明の概要〕
本発明による半導体装置用リードフレームの製造方法は
、導電性金属からなる薄板にエツチング加工あるいはプ
レス加工を施すことにより、外枠で囲まれた領域内に配
置されると共にツリビンを介して外枠に連結支持された
ベッド部と、前記外枠から前記ベッド部の周囲に延設さ
れた複数のリード部と、該複数のリード部の先端部を相
互に連結する支持帯とを形成した後、必要な部分にメッ
キを施し、次いで前記複数のリード部先端を相互に連結
している支持帯を切除することにより、前記複数のリー
ド部の先端を相互に切離すことを特徴とするものである
上記本発明の製造方法では、従来のようにリード部が片
持梁で支持された状態ではなく、複数のリード部の先端
が前記支持帯で相互に連結された状態でメッキ工程を行
なう。従って、メッキ工程中におけるリード先端部の強
度は従来の製造方法に比べて遥かに骨化されているから
、従来メッキ工程で発生していたリード先端部の変形を
防止することができる。
〔発明の実施例〕
以下第4図を参照して、本発明を第3図のリードフレー
ムの製造に適用した一実施例を説明する。
実施例 まず、金属性薄板をエツチング加工またはプレス加工す
ることにより、ベッド部の周囲については第4図に示す
形状に加工すると共に、それ以外の部分については第3
図と同様のパターン形状に加工する。第4図において、
21はベッド部であり、22はベッド部を図示しないリ
ードフレームの外枠に連結しているツリビン、23・・
・はベッド部の周囲を取囲んで配置されたインナーリー
ド部である。図示のように、この段階においてはインナ
ーリード部23・・・の先端が支持帯24で相互に連結
されており、更に該支持帯24は連結帯25を介してベ
ッド部21に連結支持されている。
次いで、この状態でメッキ工程を行ない、所要部分に銀
′メッキ等の必要なメッキを施す。この場合、インナー
リード部23・・・の先端は支持帯24で支持されてい
るから、従来メッキ工程中に発生していたこの部分の変
形は略完全に防止される。
こうして第4図の状態でメッキ工程を終了した後、第4
図に1点鎖線で示す領域をプレスで打扱くことにより、
前記支持帯24、連結帯25、インナーリード部23・
・・の一部先端を切除する。これにより、各インナーリ
ード部23・・・の先端が夫々独立に分離され、第3図
と全く同じパターン形状のリードフレームが得られる。
上記実施例の製造方法によって第3図のリードフレーム
を製造したところ、インナーリード先端部の変形による
不良品の発生率は、従来の方法に比べて10〜20%減
少した。
尚、上記実施例では支持帯とベッド部とを連結帯で接続
したが、この連結帯を設けず、リード部の先端を支持帯
で相互に連結するだけでもよい。
また、本発明は第3図のリードフレームだけでなく、第
1図あるいは第2図のリードフレームの製造にも同様に
適用できることは言うまでもない。
〔発明の効果〕
以上詳述したように、本発明によるリードフレームの製
造方法では、メッキ工程中にインナーリード先端部が変
形するのを防止して製造歩留を向上することができ、ま
たメッキ工程時のハンドリングにさほどの注意を必要と
しないため作業性が向上する等、顕著な効果が得られる
ものである。
【図面の簡単な説明】
第1図、第2図および第3図は夫々半導体装置用リード
フレームの例を示す平面図、第4図は本発明による製造
方法の要点を説明するための部分平面図である。 21・・・ベッド部、22・・・ツリピン、23・・・
インナーリード部、24・・・支持帯、25・・・連結
帯。 出願人代理人 弁理士 鈴江武彦 第3図 第4図 フ2

Claims (1)

    【特許請求の範囲】
  1. 導電性金属からなる薄板にエツチング加工あるいはプレ
    ス加工を施すことにより、外枠で囲まれた領域内に配置
    されると共にツリピンを介して外枠に連結支持されたベ
    ッド部と、前記外枠から前記ベッド部の周囲に延設され
    た複数のリード部と、該複数のリード部の先端部を相互
    に連結する支持帯とを形成した後、必要な部分にメッキ
    を施し、次いで前記複数のリード部先端を相互に連結し
    ている支持帯を切除することにより、前記複数のリード
    部の先端を相互に切離すことを特徴とする半導体装置用
    リードフレームの製造方法。
JP3283284A 1984-02-23 1984-02-23 半導体装置用リ−ドフレ−ムの製造方法 Pending JPS60176260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3283284A JPS60176260A (ja) 1984-02-23 1984-02-23 半導体装置用リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3283284A JPS60176260A (ja) 1984-02-23 1984-02-23 半導体装置用リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS60176260A true JPS60176260A (ja) 1985-09-10

Family

ID=12369794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3283284A Pending JPS60176260A (ja) 1984-02-23 1984-02-23 半導体装置用リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS60176260A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185855A (ja) * 1989-12-15 1991-08-13 Mitsui High Tec Inc リードフレームの製造方法
JPH04134853A (ja) * 1990-09-27 1992-05-08 Nec Corp 半導体装置用リードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116654A (en) * 1980-02-20 1981-09-12 Nec Corp Manufacturing of lead frame for semiconductor device
JPS587355B2 (ja) * 1975-05-30 1983-02-09 カブシキガイシヤ コサカケンキユウシヨ フユウユノブンリカイシユウソウチ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587355B2 (ja) * 1975-05-30 1983-02-09 カブシキガイシヤ コサカケンキユウシヨ フユウユノブンリカイシユウソウチ
JPS56116654A (en) * 1980-02-20 1981-09-12 Nec Corp Manufacturing of lead frame for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185855A (ja) * 1989-12-15 1991-08-13 Mitsui High Tec Inc リードフレームの製造方法
JPH04134853A (ja) * 1990-09-27 1992-05-08 Nec Corp 半導体装置用リードフレーム

Similar Documents

Publication Publication Date Title
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2000294711A (ja) リードフレーム
JP3036498B2 (ja) 半導体パッケージ
JPS60176260A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH04299851A (ja) 半導体装置用リードフレーム
JPS61125161A (ja) リ−ドフレ−ムの製造方法
JPH11121680A (ja) リードフレームおよび半導体装置
JPH02197158A (ja) リードフレームの製造方法
JPH03123063A (ja) 半導体装置用リードフレーム及びその製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS59129451A (ja) リ−ドフレ−ム
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
CN107993942B (zh) 引线框架的制造工艺
EP0279683A2 (en) Semiconductor device and method of its manufacture
JP2923012B2 (ja) プリント配線板
KR100254271B1 (ko) 다층 도금 리이드 프레임
JPS60244052A (ja) 半導体装置用リ−ドフレ−ム
JP3422276B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2986787B1 (ja) ターミナルランドフレームおよびその製造方法
JP2557732B2 (ja) リードフレームおよびその製造方法
JPH03245560A (ja) リードフレーム
JPH0290662A (ja) リードフレームのインナーリード
JP3242176B2 (ja) 半導体装置の製造方法
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム