JP3242176B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3242176B2 JP3242176B2 JP945193A JP945193A JP3242176B2 JP 3242176 B2 JP3242176 B2 JP 3242176B2 JP 945193 A JP945193 A JP 945193A JP 945193 A JP945193 A JP 945193A JP 3242176 B2 JP3242176 B2 JP 3242176B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- semiconductor chip
- lead frame
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ，ＬＳＩ，ＶＬＳ
Ｉ等の高集積化が進む半導体チップをリードフレームに
実装して成る半導体装置の製造方法に係り、特に半導体
チップとリードフレームとの接続を確実に行なえ、また
半導体チップの回路あるいは内部への電気的なダメージ
による半導体チップの損傷を防止し得るようにした半導
体装置の製造方法に関するものである。
Ｉ等の高集積化が進む半導体チップをリードフレームに
実装して成る半導体装置の製造方法に係り、特に半導体
チップとリードフレームとの接続を確実に行なえ、また
半導体チップの回路あるいは内部への電気的なダメージ
による半導体チップの損傷を防止し得るようにした半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】一般に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
導体チップの実装には、リードフレームが多く用いられ
ている。このリードフレームは、通常、中心部に形成さ
れたアイランドと、アイランドの周囲に形成されたイン
ナーリードとから成っており、半導体チップはアイラン
ド上にダイボンディングされる。
【０００３】そういう中で、最近では、アイランドに相
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるＬＯＣ（Ｌ
ｅａｄ ｏｎ ｃｈｉｐ）あるいはＣＯＬ（ｃｈｉｐ
ｏｎ Ｌｅａｄ）構造のリードフレームを備えた半導体
装置が開発されてきている。このＬＯＣあるいはＣＯＬ
構造にすることの長所としては、多様なパッケージへの
製品展開、高速動作や多ビット版同時出力時の雑音対
策、半導体チップの大形化への対応、リードフレーム設
計時間の短縮化等があり、最先端の半導体チップを造り
出す上での多くの問題点を解決することに、多大な効果
が期待できるものである。
当する部分がなく、リードフレーム表面の下方もしくは
上方に半導体チップが設けられる、いわゆるＬＯＣ（Ｌ
ｅａｄ ｏｎ ｃｈｉｐ）あるいはＣＯＬ（ｃｈｉｐ
ｏｎ Ｌｅａｄ）構造のリードフレームを備えた半導体
装置が開発されてきている。このＬＯＣあるいはＣＯＬ
構造にすることの長所としては、多様なパッケージへの
製品展開、高速動作や多ビット版同時出力時の雑音対
策、半導体チップの大形化への対応、リードフレーム設
計時間の短縮化等があり、最先端の半導体チップを造り
出す上での多くの問題点を解決することに、多大な効果
が期待できるものである。
【０００４】図３はこの種のＬＯＣ構造のリードフレー
ムを備えた半導体装置の構成例を示す平面図、図４
（ａ）および（ｂ）は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図である。
図３および図４において、半導体チップ１の上に、導電
性材料（４２合金、または銅合金、あるいは銅材をその
両面から４２合金で挟んでなるもの等）からなるリード
フレーム２が載置され、このリードフレーム２の各イン
ナーリード３の先端は、半導体チップ１の各電極（アル
ミニウム電極等）４に対して位置決め（アライメント）
され、さらに各インナーリード３の先端と半導体チップ
１の各電極４とが、ボンディングワイヤ（Ａｕワイヤや
Ａｌワイヤ等）５によりワイヤボンディングして、それ
ぞれ接続されている。
ムを備えた半導体装置の構成例を示す平面図、図４
（ａ）および（ｂ）は同半導体装置のインナーリード部
分の構成例を拡大して示す平面図および断面図である。
図３および図４において、半導体チップ１の上に、導電
性材料（４２合金、または銅合金、あるいは銅材をその
両面から４２合金で挟んでなるもの等）からなるリード
フレーム２が載置され、このリードフレーム２の各イン
ナーリード３の先端は、半導体チップ１の各電極（アル
ミニウム電極等）４に対して位置決め（アライメント）
され、さらに各インナーリード３の先端と半導体チップ
１の各電極４とが、ボンディングワイヤ（Ａｕワイヤや
Ａｌワイヤ等）５によりワイヤボンディングして、それ
ぞれ接続されている。
【０００５】ここで、各インナーリード３の先端と半導
体チップ１の各電極４との位置決めは、ワイヤボンディ
ングを行なう前に、半導体チップ１とインナーリード３
とを、両面接着テープ６により仮止めすることによって
行なわれる。また、両面接着テープ６としては、例えば
アクリル系接着剤を用いた両面テープを用いることがで
きる。
体チップ１の各電極４との位置決めは、ワイヤボンディ
ングを行なう前に、半導体チップ１とインナーリード３
とを、両面接着テープ６により仮止めすることによって
行なわれる。また、両面接着テープ６としては、例えば
アクリル系接着剤を用いた両面テープを用いることがで
きる。
【０００６】ところで、このようなワイヤボンディング
による接続は、使用するボンディング用キャピラリィ
（針）の外形により、隣接するボンディングワイヤ５間
の最短距離が制約され、半導体チップ１上の電極４間距
離を約１００μｍ程度以下に縮小することは困難であ
る。
による接続は、使用するボンディング用キャピラリィ
（針）の外形により、隣接するボンディングワイヤ５間
の最短距離が制約され、半導体チップ１上の電極４間距
離を約１００μｍ程度以下に縮小することは困難であ
る。
【０００７】また、ＡｕワイヤやＡｌワイヤと半導体チ
ップ１上のアルミニウム電極４との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としては電極４下の半導体チップ１そのものにダ
メージを与えることがある。
ップ１上のアルミニウム電極４との金属接続のため、加
熱、加圧、超音波振動等の物理的負荷を加える必要があ
り、時としては電極４下の半導体チップ１そのものにダ
メージを与えることがある。
【０００８】そこで、上記のような問題点を解消するた
めに、最近では、例えば“特開平４−３７１４９号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
めに、最近では、例えば“特開平４−３７１４９号公
報”に開示されるようなものが提案されてきている。す
なわち、ここに示されているものは、リードフレームの
インナーリードと半導体チップの電極との接続を、金属
メッキ、もしくは導電性の接着剤と金属メッキとの併用
によって行なうものである。
【０００９】しかしながら、このような接続による半導
体装置では、次のような問題点がある。
体装置では、次のような問題点がある。
【００１０】すなわち、半導体チップ１とリードフレー
ム２とを、両面接着テープ６により接着して固定してい
るので、メッキによって両者間の間隔を埋めることがで
きない。また、仮に、間隔を埋めることができたとして
も、メッキ皮膜が等方性に成長する（下方に１００μ
ｍ、左右にも１００μｍ程度成長する）ので、電極４方
向に成長し接続するだけのメッキを施すと、インナーリ
ード３相互間が接触して短絡してしまう。従って、半導
体チップ１の電極４とリードフレーム２のインナーリー
ド３との未接触部分が発生して、半導体チップ１とリー
ドフレーム２との接続が確実に行なわれず、多ピン化、
高密度化に対応する上で問題がある。この半導体チップ
１の電極４とリードフレーム２のインナーリード３とが
未接触で、半導体チップ１とリードフレーム２との十分
な接続強度が得られないと、モールド、その他の加工時
に剥離が発生してしまう。
ム２とを、両面接着テープ６により接着して固定してい
るので、メッキによって両者間の間隔を埋めることがで
きない。また、仮に、間隔を埋めることができたとして
も、メッキ皮膜が等方性に成長する（下方に１００μ
ｍ、左右にも１００μｍ程度成長する）ので、電極４方
向に成長し接続するだけのメッキを施すと、インナーリ
ード３相互間が接触して短絡してしまう。従って、半導
体チップ１の電極４とリードフレーム２のインナーリー
ド３との未接触部分が発生して、半導体チップ１とリー
ドフレーム２との接続が確実に行なわれず、多ピン化、
高密度化に対応する上で問題がある。この半導体チップ
１の電極４とリードフレーム２のインナーリード３とが
未接触で、半導体チップ１とリードフレーム２との十分
な接続強度が得られないと、モールド、その他の加工時
に剥離が発生してしまう。
【００１１】また、前述したように、半導体装置を製造
する場合に、高速メッキを行なう際に高電圧がかかる
と、半導体チップ１への電気的なダメージによって、半
導体チップ１が破壊する。これに伴って、半導体装置の
製造の高速化に対応できなくなる。
する場合に、高速メッキを行なう際に高電圧がかかる
と、半導体チップ１への電気的なダメージによって、半
導体チップ１が破壊する。これに伴って、半導体装置の
製造の高速化に対応できなくなる。
【００１２】さらに、全面メッキを行なうと、後加工
（モールド）の際に金型の寸法に合わないというトラブ
ルが発生するばかりでなく、その分だけコストが高くな
り、またメッキ面積が大きいために負荷電圧も大きくな
ってしまい、半導体チップ１の損傷を招くことになる。
（モールド）の際に金型の寸法に合わないというトラブ
ルが発生するばかりでなく、その分だけコストが高くな
り、またメッキ面積が大きいために負荷電圧も大きくな
ってしまい、半導体チップ１の損傷を招くことになる。
【００１３】
【発明が解決しようとする課題】以上のように、従来の
半導体装置においては、半導体チップとリードフレーム
との接続を確実に行なえないばかりでなく、メッキを行
なう際の電気的なダメージにより、半導体チップが破壊
してしまい、さらに後加工の際に金型との寸法ずれが発
生するという問題があった。
半導体装置においては、半導体チップとリードフレーム
との接続を確実に行なえないばかりでなく、メッキを行
なう際の電気的なダメージにより、半導体チップが破壊
してしまい、さらに後加工の際に金型との寸法ずれが発
生するという問題があった。
【００１４】本発明は、上記のような問題点を解決する
ために成されたものであり、その目的は、半導体チップ
とリードフレームとの接続を確実に行なえ、また半導体
チップの回路あるいは内部への電気的なダメージによる
半導体チップの破壊を防止でき、さらに後加工時の金型
との寸法ずれの発生も防止することが可能な極めて信頼
性の高い半導体装置の製造方法を提供することにある。
ために成されたものであり、その目的は、半導体チップ
とリードフレームとの接続を確実に行なえ、また半導体
チップの回路あるいは内部への電気的なダメージによる
半導体チップの破壊を防止でき、さらに後加工時の金型
との寸法ずれの発生も防止することが可能な極めて信頼
性の高い半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに、表面に電極が形成された半導体チップの電極と、
導電性材料からなるリードフレームのインナーリードと
をメッキにより接続して構成される半導体装置の製造方
法において、まず、請求項１に記載の発明では、インナ
ーリードの先端をあらかじめ半導体チップの電極と接触
させ、次に半導体チップとインナーリードとの間に、両
面接着テープを介在させて熱圧着により両者をあらかじ
め仮止めし、次に所定部分にメッキ液供給用の開口部を
一方に有する２枚のメッキマスクにより、仮止めした半
導体チップおよびインナーリードを挟んで両側から押さ
え付け、しかる後にメッキマスクの開口部からメッキ液
を供給して、半導体チップの電極とインナーリードとを
メッキ処理により接続するようにしている。
めに、表面に電極が形成された半導体チップの電極と、
導電性材料からなるリードフレームのインナーリードと
をメッキにより接続して構成される半導体装置の製造方
法において、まず、請求項１に記載の発明では、インナ
ーリードの先端をあらかじめ半導体チップの電極と接触
させ、次に半導体チップとインナーリードとの間に、両
面接着テープを介在させて熱圧着により両者をあらかじ
め仮止めし、次に所定部分にメッキ液供給用の開口部を
一方に有する２枚のメッキマスクにより、仮止めした半
導体チップおよびインナーリードを挟んで両側から押さ
え付け、しかる後にメッキマスクの開口部からメッキ液
を供給して、半導体チップの電極とインナーリードとを
メッキ処理により接続するようにしている。
【００１６】また、請求項２に記載の発明では、上記請
求項１に記載の発明において、メッキマスクの反リード
フレーム側に、陰極となるリードフレームに対応した陽
極を設けてメッキ処理を行なうようにしている。
求項１に記載の発明において、メッキマスクの反リード
フレーム側に、陰極となるリードフレームに対応した陽
極を設けてメッキ処理を行なうようにしている。
【００１７】ここで、特に上記メッキマスクにより、リ
ードフレームのインナーリード先端部分以外の全体部分
を押さえるようにしている。
ードフレームのインナーリード先端部分以外の全体部分
を押さえるようにしている。
【００１８】また、上記メッキマスクにより、リードフ
レームのアウターリード側よりの部分を押さえるように
している。
レームのアウターリード側よりの部分を押さえるように
している。
【００１９】さらに、上記メッキ処理としては、吹上げ
式メッキ法により行なうようにしている。
式メッキ法により行なうようにしている。
【００２０】さらにまた、上記メッキ処理時の吹上げ圧
を高くするようにしている。
を高くするようにしている。
【００２１】
【作用】従って、本発明の半導体装置の製造方法におい
ては、メッキマスクを用いて部分メッキ処理を行なう際
にメッキマスクの密閉性を高め、半導体チップが仮止め
してあるリードフレームのインナーリードをメッキマス
クにより挟んで押さえ付けることにより、アライメント
後に押さえ付け方向（Ｚ軸方向）のリードフレームの加
工ずれが生じても補正が可能である。さらに、部分メッ
キとすることにより、後加工時の金型との寸法ずれ等も
防止することができる。これにより、リードフレームの
加工精度に伴うアライメントずれを防止し、半導体チッ
プの電極とリードフレームのインナーリードとの未接触
部分の発生が減少するため、半導体チップとリードフレ
ームとの接続を確実に行なうことができる。
ては、メッキマスクを用いて部分メッキ処理を行なう際
にメッキマスクの密閉性を高め、半導体チップが仮止め
してあるリードフレームのインナーリードをメッキマス
クにより挟んで押さえ付けることにより、アライメント
後に押さえ付け方向（Ｚ軸方向）のリードフレームの加
工ずれが生じても補正が可能である。さらに、部分メッ
キとすることにより、後加工時の金型との寸法ずれ等も
防止することができる。これにより、リードフレームの
加工精度に伴うアライメントずれを防止し、半導体チッ
プの電極とリードフレームのインナーリードとの未接触
部分の発生が減少するため、半導体チップとリードフレ
ームとの接続を確実に行なうことができる。
【００２２】また、メッキマスクの反リードフレーム側
に、陰極となるリードフレームに対応した陽極を設けて
メッキ処理を行ない、また吹上げ圧を高くすることによ
り、電極間距離を小さくして、押さえ付け方向（Ｚ軸方
向）の補正を行ない、なおかつメッキ効率を向上させ、
さらにメッキを行なう際の負荷電圧を下げて、電気的な
ダメージによる半導体チップの破壊を防止する、すなわ
ち半導体チップの耐電圧範囲内での半導体装置の高速製
造が可能となる。
に、陰極となるリードフレームに対応した陽極を設けて
メッキ処理を行ない、また吹上げ圧を高くすることによ
り、電極間距離を小さくして、押さえ付け方向（Ｚ軸方
向）の補正を行ない、なおかつメッキ効率を向上させ、
さらにメッキを行なう際の負荷電圧を下げて、電気的な
ダメージによる半導体チップの破壊を防止する、すなわ
ち半導体チップの耐電圧範囲内での半導体装置の高速製
造が可能となる。
【００２３】
【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【００２４】図１は本発明によるＬＯＣ構造のリードフ
レームを備えた半導体装置の製造方法の概要を示す断面
図であり、図３および図４と同一要素には同一符号を付
して示している。
レームを備えた半導体装置の製造方法の概要を示す断面
図であり、図３および図４と同一要素には同一符号を付
して示している。
【００２５】すなわち、本実施例の半導体装置は、次の
ようにして製造する。
ようにして製造する。
【００２６】まず、インナーリード２の先端を傾げた形
状とする（以下、ディプレス加工と称する）ことによっ
て、インナーリード２の先端をあらかじめ半導体チップ
１の電極４と接触させる。
状とする（以下、ディプレス加工と称する）ことによっ
て、インナーリード２の先端をあらかじめ半導体チップ
１の電極４と接触させる。
【００２７】次に、半導体チップ１とリードフレーム２
のインナーリード３との間に、両面接着テープ６を介在
させて熱圧着により両者をあらかじめ仮止めする。
のインナーリード３との間に、両面接着テープ６を介在
させて熱圧着により両者をあらかじめ仮止めする。
【００２８】次に、図２（ａ）の平面図に示すような、
半導体チップ１の電極４と対応した部分にメッキ液供給
用の開口部７ａを一方に有する２枚のメッキマスク７
１，７２により、上記仮止めした半導体チップ１および
インナーリード３を挟んで両側から押さえ付ける。この
場合、メッキマスク７１，７２により、リードフレーム
２のインナーリード３先端部分以外の全体部分を押さえ
るようにする。
半導体チップ１の電極４と対応した部分にメッキ液供給
用の開口部７ａを一方に有する２枚のメッキマスク７
１，７２により、上記仮止めした半導体チップ１および
インナーリード３を挟んで両側から押さえ付ける。この
場合、メッキマスク７１，７２により、リードフレーム
２のインナーリード３先端部分以外の全体部分を押さえ
るようにする。
【００２９】次に、開口部７ａを有するメッキマスク７
１の反リードフレーム２側の図示部所に、陰極となるリ
ードフレーム２に対応した陽極８を設ける。
１の反リードフレーム２側の図示部所に、陰極となるリ
ードフレーム２に対応した陽極８を設ける。
【００３０】しかる後に、メッキマスク７１の開口部７
ａからメッキ液９を供給して、半導体チップ１の電極４
とインナーリード３とをメッキ処理により接続する。こ
の場合、メッキ処理は例えば吹上げ式メッキ法により行
ない、メッキ処理時の吹上げ圧を高くするようにする。
ａからメッキ液９を供給して、半導体チップ１の電極４
とインナーリード３とをメッキ処理により接続する。こ
の場合、メッキ処理は例えば吹上げ式メッキ法により行
ない、メッキ処理時の吹上げ圧を高くするようにする。
【００３１】ここで、メッキマスク７１，７２として
は、例えばガラスエポキシ板、または塩化ビニールから
なり、リードフレーム２と接する部分にシリコンゴムを
施したものを用いる。
は、例えばガラスエポキシ板、または塩化ビニールから
なり、リードフレーム２と接する部分にシリコンゴムを
施したものを用いる。
【００３２】また、陽極８としては、例えば銅板、白金
板等を用いることができる。
板等を用いることができる。
【００３３】さらに、メッキ液９としては、例えば硫酸
銅液等を用いることができる。
銅液等を用いることができる。
【００３４】次に、以上のような方法により製造した本
実施例の半導体装置においては、メッキマスク７１，７
２を用いて部分メッキ処理を行なう際にメッキマスク７
１，７２の密閉性を高め、半導体チップ１が仮止めして
あるリードフレーム２のインナーリード３をメッキマス
ク７１，７２により挟んで押さえ付けることにより、ア
ライメント後に押さえ付け方向（Ｚ軸方向）のリードフ
レームの加工ずれが生じても補正が可能である。すなわ
ち、例えば押さえ圧が２ｋｇ以上であれば、５μｍ程度
の間隙を補正することが可能である。
実施例の半導体装置においては、メッキマスク７１，７
２を用いて部分メッキ処理を行なう際にメッキマスク７
１，７２の密閉性を高め、半導体チップ１が仮止めして
あるリードフレーム２のインナーリード３をメッキマス
ク７１，７２により挟んで押さえ付けることにより、ア
ライメント後に押さえ付け方向（Ｚ軸方向）のリードフ
レームの加工ずれが生じても補正が可能である。すなわ
ち、例えば押さえ圧が２ｋｇ以上であれば、５μｍ程度
の間隙を補正することが可能である。
【００３５】また、メッキマスク７１の開口部７ａの大
きさを小さくする、すなわちメッキエリアを狭めること
により、より一層低い押さえ圧において押さえ付け方向
（Ｚ軸方向）の補正が可能である。
きさを小さくする、すなわちメッキエリアを狭めること
により、より一層低い押さえ圧において押さえ付け方向
（Ｚ軸方向）の補正が可能である。
【００３６】以上により、リードフレーム２の加工精度
に伴うアライメントずれを防止し、半導体チップ１の各
電極４とリードフレーム２の各インナーリード３との未
接触部分の発生が減少するため、半導体チップ１とリー
ドフレーム２との接続を確実に行なうことができる。
に伴うアライメントずれを防止し、半導体チップ１の各
電極４とリードフレーム２の各インナーリード３との未
接触部分の発生が減少するため、半導体チップ１とリー
ドフレーム２との接続を確実に行なうことができる。
【００３７】この結果、従来のように、電極４方向に成
長し接続するだけのメッキを施す必要がなく、インナー
リード３相互間が接触して短絡してしまうこともないた
め、半導体チップ１とリードフレーム２との接続を確実
に行なって、多ピン化、高密度化に対応することができ
るばかりでなく、半導体チップ１とリードフレーム２と
の十分な接続強度が得られ、モールド、その他の加工時
に剥離が発生するようなこともなくなる。
長し接続するだけのメッキを施す必要がなく、インナー
リード３相互間が接触して短絡してしまうこともないた
め、半導体チップ１とリードフレーム２との接続を確実
に行なって、多ピン化、高密度化に対応することができ
るばかりでなく、半導体チップ１とリードフレーム２と
の十分な接続強度が得られ、モールド、その他の加工時
に剥離が発生するようなこともなくなる。
【００３８】一方、メッキマスク７１の反リードフレー
ム２側に、陰極となるリードフレーム２に対応した陽極
８を設けてメッキ処理を行なうことにより、電極間距離
を小さくして、押さえ付け方向（Ｚ軸方向）の補正を行
ない、なおかつメッキ効率を向上させ、さらにメッキを
行なう際の負電圧を下げて、電気的なダメージによる半
導体チップ１の破壊を防止する、すなわち半導体チップ
１の耐電圧範囲内での半導体装置の高速製造が可能とな
る。
ム２側に、陰極となるリードフレーム２に対応した陽極
８を設けてメッキ処理を行なうことにより、電極間距離
を小さくして、押さえ付け方向（Ｚ軸方向）の補正を行
ない、なおかつメッキ効率を向上させ、さらにメッキを
行なう際の負電圧を下げて、電気的なダメージによる半
導体チップ１の破壊を防止する、すなわち半導体チップ
１の耐電圧範囲内での半導体装置の高速製造が可能とな
る。
【００３９】また、メッキ処理を吹上げ式メッキ法を用
いて行なう場合に、メッキ処理時の吹上げ圧を高くする
ことにより、押さえ付け方向（Ｚ軸方向）の補正を行な
い、なおかつより一層メッキ効率を向上させ、さらに電
気的なダメージによる半導体チップ１の破壊をより確実
に防止することができる。
いて行なう場合に、メッキ処理時の吹上げ圧を高くする
ことにより、押さえ付け方向（Ｚ軸方向）の補正を行な
い、なおかつより一層メッキ効率を向上させ、さらに電
気的なダメージによる半導体チップ１の破壊をより確実
に防止することができる。
【００４０】さらに、メッキマスク７１，７２により、
リードフレーム２のインナーリード３先端部分以外の全
体部分を押さえようにしているので、メッキエリアを狭
くできるため、メッキ処理が短時間で行なえるばかりで
なく、コスト的にも安く、なおかつ負荷電圧も低くな
り、半導体チップ１への電気的なダメージをより一層軽
減することが可能となる。
リードフレーム２のインナーリード３先端部分以外の全
体部分を押さえようにしているので、メッキエリアを狭
くできるため、メッキ処理が短時間で行なえるばかりで
なく、コスト的にも安く、なおかつ負荷電圧も低くな
り、半導体チップ１への電気的なダメージをより一層軽
減することが可能となる。
【００４１】上述したように、本実施例では、表面に電
極４が形成された半導体チップ１の電極４と、導電性材
料からなるリードフレーム２のインナーリード３とをメ
ッキにより接続して構成される半導体装置を製造するに
際して、まずインナーリード２の先端をディプレス加工
することによって、インナーリード２の先端をあらかじ
め半導体チップ１の電極４と接触させ、次に半導体チッ
プ１とリードフレーム２のインナーリード３との間に、
両面接着テープ６を介在させて熱圧着により両者をあら
かじめ仮止めし、次に半導体チップ１の電極４と対応し
た部分にメッキ液供給用の開口部７ａを一方に有する２
枚のメッキマスク７１，７２により、仮止めした半導体
チップ１およびインナーリード３を挟んで、リードフレ
ーム２のインナーリード３先端部分以外の全体部分を両
側から押さえ付け、次に開口部７ａを有するメッキマス
ク７１の反リードフレーム２側に、陰極となるリードフ
レーム２に対応した陽極８を設け、しかる後に、メッキ
マスク７１の開口部７ａからメッキ液９を供給して、半
導体チップ１の電極４とインナーリード３とをメッキ処
理により接続するようにしたものである。
極４が形成された半導体チップ１の電極４と、導電性材
料からなるリードフレーム２のインナーリード３とをメ
ッキにより接続して構成される半導体装置を製造するに
際して、まずインナーリード２の先端をディプレス加工
することによって、インナーリード２の先端をあらかじ
め半導体チップ１の電極４と接触させ、次に半導体チッ
プ１とリードフレーム２のインナーリード３との間に、
両面接着テープ６を介在させて熱圧着により両者をあら
かじめ仮止めし、次に半導体チップ１の電極４と対応し
た部分にメッキ液供給用の開口部７ａを一方に有する２
枚のメッキマスク７１，７２により、仮止めした半導体
チップ１およびインナーリード３を挟んで、リードフレ
ーム２のインナーリード３先端部分以外の全体部分を両
側から押さえ付け、次に開口部７ａを有するメッキマス
ク７１の反リードフレーム２側に、陰極となるリードフ
レーム２に対応した陽極８を設け、しかる後に、メッキ
マスク７１の開口部７ａからメッキ液９を供給して、半
導体チップ１の電極４とインナーリード３とをメッキ処
理により接続するようにしたものである。
【００４２】従って、次のような効果が得られるもので
ある。
ある。
【００４３】（ａ）メッキマスク７１，７２を用いて部
分メッキ処理を行なう際にメッキマスク７１，７２の密
閉性を高め、半導体チップ１が仮止めしてあるリードフ
レーム２のインナーリード３をメッキマスク７１，７２
により挟んで押さえ付けるようにしているので、アライ
メント後に押さえ付け方向（Ｚ軸方向）のリードフレー
ムの加工ずれが生じても補正が可能となる。さらに、部
分メッキとするようにしているので、後加工時の金型と
の寸法ずれ等も防止することが可能となる。
分メッキ処理を行なう際にメッキマスク７１，７２の密
閉性を高め、半導体チップ１が仮止めしてあるリードフ
レーム２のインナーリード３をメッキマスク７１，７２
により挟んで押さえ付けるようにしているので、アライ
メント後に押さえ付け方向（Ｚ軸方向）のリードフレー
ムの加工ずれが生じても補正が可能となる。さらに、部
分メッキとするようにしているので、後加工時の金型と
の寸法ずれ等も防止することが可能となる。
【００４４】これにより、リードフレーム２の加工精度
に伴うアライメントずれを防止し、半導体チップ１の各
電極４とリードフレーム２の各インナーリード３との未
接触部分の発生が減少するため、半導体チップ１とリー
ドフレーム２との接続を確実に行なうことができる。
に伴うアライメントずれを防止し、半導体チップ１の各
電極４とリードフレーム２の各インナーリード３との未
接触部分の発生が減少するため、半導体チップ１とリー
ドフレーム２との接続を確実に行なうことができる。
【００４５】この結果、従来のように、電極４方向に成
長し接続するだけのメッキを施す必要がなく、インナー
リード３相互間が接触して短絡してしまうこともないた
め、半導体チップ１とリードフレーム２との接続を確実
に行なって、多ピン化、高密度化に対応することができ
るばかりでなく、半導体チップ１とリードフレーム２と
の十分な接続強度が得られ、モールド、その他の加工時
に剥離が発生するようなことを防止することができる。
長し接続するだけのメッキを施す必要がなく、インナー
リード３相互間が接触して短絡してしまうこともないた
め、半導体チップ１とリードフレーム２との接続を確実
に行なって、多ピン化、高密度化に対応することができ
るばかりでなく、半導体チップ１とリードフレーム２と
の十分な接続強度が得られ、モールド、その他の加工時
に剥離が発生するようなことを防止することができる。
【００４６】（ｂ）メッキマスク７１の反リードフレー
ム２側に、陰極となるリードフレーム２に対応した陽極
８を設けてメッキ処理を行ない、また吹上げ圧を高くす
るようにしているので、押さえ付け方向（Ｚ軸方向）の
補正を行ない、なおかつメッキ効率を向上させ、さらに
メッキを行なう際の負荷電圧を下げて、電気的なダメー
ジによる半導体チップ１の回路あるいは内部の破壊を防
止する、すなわち半導体チップ１の耐電圧範囲内での半
導体装置の高速製造が可能となる。
ム２側に、陰極となるリードフレーム２に対応した陽極
８を設けてメッキ処理を行ない、また吹上げ圧を高くす
るようにしているので、押さえ付け方向（Ｚ軸方向）の
補正を行ない、なおかつメッキ効率を向上させ、さらに
メッキを行なう際の負荷電圧を下げて、電気的なダメー
ジによる半導体チップ１の回路あるいは内部の破壊を防
止する、すなわち半導体チップ１の耐電圧範囲内での半
導体装置の高速製造が可能となる。
【００４７】尚、本発明は上記実施例に限定されるもの
ではなく、次のようにしても同様に実施できるものであ
る。
ではなく、次のようにしても同様に実施できるものであ
る。
【００４８】（ａ）上記実施例では、メッキマスク７
１，７２としては、ガラスエポキシ板、または塩化ビニ
ールからなり、リードフレーム２と接する部分にシリコ
ンゴムを施したものを用いる場合について説明したが、
何らこれに限られるものではない。
１，７２としては、ガラスエポキシ板、または塩化ビニ
ールからなり、リードフレーム２と接する部分にシリコ
ンゴムを施したものを用いる場合について説明したが、
何らこれに限られるものではない。
【００４９】（ｂ）上記実施例では、陽極８としては、
銅板、白金板を用いる場合について説明したが、これに
限らず、例えばニッケル板等を用いるようにしてもよ
い。
銅板、白金板を用いる場合について説明したが、これに
限らず、例えばニッケル板等を用いるようにしてもよ
い。
【００５０】（ｃ）上記実施例では、メッキ液９として
は、硫酸銅液を用いる場合について説明したが、これに
限らず、例えばスルファミン酸ニッケル液等を用いるよ
うにしてもよい。
は、硫酸銅液を用いる場合について説明したが、これに
限らず、例えばスルファミン酸ニッケル液等を用いるよ
うにしてもよい。
【００５１】（ｄ）上記実施例では、メッキマスク７
１，７２により、リードフレーム２のインナーリード３
先端部分以外の全体部分を押さえる場合について説明し
たが、これに限らず、メッキマスクとして例えば図２
（ｂ）に平面図を示すように、前述の開口部７ａよりも
大きなメッキ液供給用の開口部１０ａを有するものを用
い、このメッキマスク１０により、リードフレーム２の
アウターリード側よりの部分を押さえるようにしてもよ
い。なお、このメッキマスク１０を用いた場合の開口部
１０ａの位置を、図１において破線で示している。
１，７２により、リードフレーム２のインナーリード３
先端部分以外の全体部分を押さえる場合について説明し
たが、これに限らず、メッキマスクとして例えば図２
（ｂ）に平面図を示すように、前述の開口部７ａよりも
大きなメッキ液供給用の開口部１０ａを有するものを用
い、このメッキマスク１０により、リードフレーム２の
アウターリード側よりの部分を押さえるようにしてもよ
い。なお、このメッキマスク１０を用いた場合の開口部
１０ａの位置を、図１において破線で示している。
【００５２】（ｅ）上記実施例では、メッキ処理として
は、吹上げ式メッキ法により行なう場合について説明し
たが、これに限らず、例えば陰極抑動浸漬メッキ等の方
法を用いるようにしてもよい。
は、吹上げ式メッキ法により行なう場合について説明し
たが、これに限らず、例えば陰極抑動浸漬メッキ等の方
法を用いるようにしてもよい。
【００５３】（ｆ）上記実施例では、メッキ処理時に吹
上げ圧を高くする場合について説明したが、これは本発
明に必要不可欠な要件ではない。
上げ圧を高くする場合について説明したが、これは本発
明に必要不可欠な要件ではない。
【００５４】
【発明の効果】以上説明したように本発明によれば、表
面に電極が形成された半導体チップの電極と、導電性材
料からなるリードフレームのインナーリードとをメッキ
により接続して構成される半導体装置の製造方法におい
て、インナーリードの先端をあらかじめ半導体チップの
電極と接触させ、次に半導体チップとインナーリードと
の間に、両面接着テープを介在させて熱圧着により両者
をあらかじめ仮止めし、次に所定部分にメッキ液供給用
の開口部を一方に有する２枚のメッキマスクにより、仮
止めした半導体チップおよびインナーリードを挟んで両
側から押さえ付け、また必要に応じてメッキマスクの反
リードフレーム側に陰極となるリードフレームに対応し
た陽極を設け、しかる後にメッキマスクの開口部からメ
ッキ液を供給して、半導体チップの電極とインナーリー
ドとをメッキ処理により接続するようにしたので、半導
体チップとリードフレームとの接続を確実に行なえ、ま
た半導体チップの回路あるいは内部への電気的なダメー
ジによる半導体チップの破壊を防止でき、さらに後加工
時の金型との寸法ずれの発生も防止することが可能な極
めて信頼性の高い半導体装置の製造方法が提供できる。
面に電極が形成された半導体チップの電極と、導電性材
料からなるリードフレームのインナーリードとをメッキ
により接続して構成される半導体装置の製造方法におい
て、インナーリードの先端をあらかじめ半導体チップの
電極と接触させ、次に半導体チップとインナーリードと
の間に、両面接着テープを介在させて熱圧着により両者
をあらかじめ仮止めし、次に所定部分にメッキ液供給用
の開口部を一方に有する２枚のメッキマスクにより、仮
止めした半導体チップおよびインナーリードを挟んで両
側から押さえ付け、また必要に応じてメッキマスクの反
リードフレーム側に陰極となるリードフレームに対応し
た陽極を設け、しかる後にメッキマスクの開口部からメ
ッキ液を供給して、半導体チップの電極とインナーリー
ドとをメッキ処理により接続するようにしたので、半導
体チップとリードフレームとの接続を確実に行なえ、ま
た半導体チップの回路あるいは内部への電気的なダメー
ジによる半導体チップの破壊を防止でき、さらに後加工
時の金型との寸法ずれの発生も防止することが可能な極
めて信頼性の高い半導体装置の製造方法が提供できる。
【図１】本発明によるＬＯＣ構造の半導体装置の製造方
法の一実施例を示す断面図。
法の一実施例を示す断面図。
【図２】同実施例におけるメッキマスクの構成例を示す
平面図。
平面図。
【図３】従来のＬＯＣ構造の半導体装置の構成例を示す
平面図。
平面図。
【図４】同従来の半導体装置におけるインナーリード部
分の構成例を示す拡大図。
分の構成例を示す拡大図。
１…半導体チップ、２…リードフレーム、３…インナー
リード、４…電極、６…両面接着テープ、７１，７２…
メッキマスク、７ａ…メッキ液供給用開口部、８…陽
極、９…メッキ液、１０…メッキマスク、１０ａ…メッ
キ液供給用開口部。
リード、４…電極、６…両面接着テープ、７１，７２…
メッキマスク、７ａ…メッキ液供給用開口部、８…陽
極、９…メッキ液、１０…メッキマスク、１０ａ…メッ
キ液供給用開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 平４−278548（ＪＰ，Ａ) 特開 平２−14559（ＪＰ，Ａ) 特開 平１−319957（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (6)
- 【請求項１】 表面に電極が形成された半導体チップの
電極と、導電性材料からなるリードフレームのインナー
リードとをメッキにより接続して構成される半導体装置
の製造方法において、 前記インナーリードの先端をあらかじめ前記半導体チッ
プの電極と接触させ、 次に、前記半導体チップとインナーリードとの間に、両
面接着テープを介在させて熱圧着により両者をあらかじ
め仮止めし、 次に、所定部分にメッキ液供給用の開口部を一方に有す
る２枚のメッキマスクにより、前記仮止めした半導体チ
ップおよびインナーリードを挟んで両側から押さえ付
け、 しかる後に、前記メッキマスクの開口部からメッキ液を
供給して、前記半導体チップの電極とインナーリードと
をメッキ処理により接続するようにしたことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、前記メッキマスクの反リードフレーム側に、
陰極となる前記リードフレームに対応した陽極を設けて
メッキ処理を行なうようにした半導体装置の製造方法。 - 【請求項３】 前記メッキマスクにより、リードフレー
ムのインナーリード先端部分以外の全体部分を押さえる
ようにしたことを特徴とする請求項１または２に記載の
半導体装置の製造方法。 - 【請求項４】 前記メッキマスクにより、リードフレー
ムのアウターリード側よりの部分を押さえるようにした
ことを特徴とする請求項１または２に記載の半導体装置
の製造方法。 - 【請求項５】 前記メッキ処理としては、吹上げ式メッ
キ法により行なうようにしたことを特徴とする請求項１
または２に記載の半導体装置の製造方法。 - 【請求項６】 前記メッキ処理時の吹上げ圧を高くする
ようにしたことを特徴とする請求項５に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP945193A JP3242176B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP945193A JP3242176B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224265A JPH06224265A (ja) | 1994-08-12 |
| JP3242176B2 true JP3242176B2 (ja) | 2001-12-25 |
Family
ID=11720659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP945193A Expired - Fee Related JP3242176B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242176B2 (ja) |
-
1993
- 1993-01-22 JP JP945193A patent/JP3242176B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224265A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265762B1 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
| US20060017143A1 (en) | Semiconductor device and its manufacturing method | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| KR20040100997A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3242176B2 (ja) | 半導体装置の製造方法 | |
| US6909179B2 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP3151323B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02197158A (ja) | リードフレームの製造方法 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07335682A (ja) | 半導体装置及びその製造方法 | |
| JP4015118B2 (ja) | 半導体装置 | |
| JPH06224342A (ja) | リードフレーム及びその製造方法 | |
| JPH06104314A (ja) | フィルムキャリア | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| KR100187718B1 (ko) | 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |