JP3422276B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JP3422276B2
JP3422276B2 JP02754299A JP2754299A JP3422276B2 JP 3422276 B2 JP3422276 B2 JP 3422276B2 JP 02754299 A JP02754299 A JP 02754299A JP 2754299 A JP2754299 A JP 2754299A JP 3422276 B2 JP3422276 B2 JP 3422276B2
Authority
JP
Japan
Prior art keywords
land
frame
resin
semiconductor element
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02754299A
Other languages
English (en)
Other versions
JP2000228479A (ja
Inventor
匡紀 南尾
修 安達
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP02754299A priority Critical patent/JP3422276B2/ja
Publication of JP2000228479A publication Critical patent/JP2000228479A/ja
Application granted granted Critical
Publication of JP3422276B2 publication Critical patent/JP3422276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、従来のビーム状の
リードを備えたリードフレームに代えて、外部端子とな
るランド体を備えたフレームであるターミナルランドフ
レームに関するもので、それを用いて半導体素子を搭載
し、外囲を樹脂で封止した樹脂封止型半導体装置および
その製造方法に関するものである。
【0002】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
【0003】以下、従来の樹脂封止型半導体装置に使用
するリードフレームについて説明する。
【0004】図25は、従来のリードフレームの構成を
示す平面図である。図25に示すように、従来のリード
フレームは、フレーム枠1と、そのフレーム枠1内に、
半導体素子が載置される矩形状のダイパッド部2と、ダ
イパッド部2を支持する吊りリード部3と、半導体素子
を載置した場合、その載置した半導体素子と金属細線等
の接続手段により電気的接続するビーム状のインナーリ
ード部4と、そのインナーリード部4と連続して設けら
れ、外部端子との接続のためのアウターリード部5と、
アウターリード部5どうしを連結固定し、樹脂封止の際
の樹脂止めとなるタイバー部6とより構成されていた。
【0005】なお、リードフレームは、図25に示した
構成よりなるパターンが1つではなく、複数個、左右、
上下に連続して配列されたものである。
【0006】次に従来の樹脂封止型半導体装置について
説明する。図26は、図25に示したリードフレームを
用いた樹脂封止型半導体装置を示す断面図である。
【0007】図26に示すように、リードフレームのダ
イパッド部2上に導電性接着剤(図示せず)を介して半
導体素子7が搭載され、その半導体素子7とインナーリ
ード部4とが金属細線8により電気的に接続されてい
る。そしてダイパッド部2上の半導体素子7、インナー
リード部4の外囲は封止樹脂9により封止されている。
封止樹脂9の側面からはアウターリード部5が突出して
設けられ、先端部はベンディングされている。
【0008】従来の樹脂封止型半導体装置の製造方法
は、図27に示すように、リードフレームのダイパッド
部2上に半導体素子7を導電性接着剤により接合した後
(ダイボンド工程)、半導体素子7とインナーリード部
4の先端部とを金属細線8により接続する(ワイヤーボ
ンド工程)。その後、半導体素子7の外囲を封止する
が、封止領域はリードフレームのタイバー部6で包囲さ
れた領域内を封止樹脂9により封止し、アウターリード
部5を外部に突出させて封止する(樹脂封止工程)。そ
してタイバー部6で封止樹脂9の境界部をカッティング
し、各アウターリード部5を分離し、フレーム枠1を除
去するとともに、アウターリード部5の先端部をベンデ
ィングすることにより(タイバーカット・ベンド工
程)、図26に示した構造の樹脂封止型半導体装置を製
造することができる。ここで図27において、破線で示
した領域が封止樹脂9で封止する領域である。
【0009】
【発明が解決しようとする課題】しかしながら従来のリ
ードフレームでは、半導体素子が高集積化し、多ピンと
なった場合、インナーリード部(アウターリード部)の
幅の形成には限界があり、多ピン化に対応しようとする
場合は、インナーリード部(アウターリード部)の数が
多くなるため、リードフレーム自体が大きくなり、結果
として樹脂封止型半導体装置も大きくなり、要望される
小型、薄型の樹脂封止型半導体装置は実現できないとい
う課題があった。また、半導体素子の多ピン対応として
リードフレームのサイズを変更せず、インナーリード部
を増加させる場合は、1本当たりのインナーリード部の
幅を細くしなければならず、リードフレーム形成のエッ
チング等の加工で課題が多くなってしまう。また、従来
はリードフレームは形成する樹脂封止型半導体装置の品
種ごとに設計され、1つのリードフレームからは1品種
の樹脂封止型半導体装置を得るに過ぎなかった。
【0010】また最近は面実装タイプの半導体装置とし
て、底面に外部電極を設けたキャリア(配線基板)上に
半導体素子を搭載し、電気的接続を行った後、そのキャ
リアの上面を樹脂封止した半導体装置であるボール・グ
リッド・アレイ(BGA)タイプやランド・グリッド・
アレイ(LGA)タイプの半導体装置がある。このタイ
プの半導体装置はその底面側でマザー基板と実装する半
導体装置であり、今後、このような面実装タイプの半導
体装置が主流になりつつある。したがって、このような
動向に対応するには、従来のリードフレーム、そのリー
ドフレームを用いた樹脂封止型半導体装置では、対応で
きないという大きな課題が顕在化してきている。
【0011】従来の樹脂封止型半導体装置では、封止樹
脂の側面にアウターリード部よりなる外部リードが設け
られており、その外部リードと基板電極とを接合して実
装するものであるため、BGAタイプ,LGAタイプの
半導体装置に比べて、基板実装の信頼性は低いものとな
ってしまう。また、BGAタイプ,LGAタイプの半導
体装置は、配線基板を用いているため、コスト的に高価
となるという課題がある。
【0012】本発明は前記した従来の課題および今後の
半導体装置の動向に対応できるフレームタイプのパッケ
ージ材を用いた樹脂封止型半導体装置を提供するもので
あり、底面側で基板実装できる半導体装置をフレーム体
を用いて構成することを目的とするものである。そして
従来のリードフレームに着目した発想から転換し、ビー
ム状の「リード」に代え、外部電極となる「ランド」を
フレーム状で形成する点に主眼をおいたターミナルラン
ドフレームとそれを用いた樹脂封止型半導体装置および
その製造方法を提供するものである。さらに本発明は、
従来のようにリードカット工程やリードベンド工程をな
くし、容易に樹脂封止型半導体装置を得ることができ、
樹脂封止型半導体装置を低コストで製造できるものであ
る。
【0013】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の樹脂封止型半導体装置は、金属板よ
りなるフレーム本体と、前記フレーム本体の領域内に配
設されて、薄厚部により前記フレーム本体と接続し、か
つ前記フレーム本体よりも突出して形成された複数のラ
ンド構成体群とよりなり、前記ランド構成体群は前記フ
レーム本体から突出した方向への押圧力により、前記薄
厚部が破断されて前記ランド構成体群が前記フレーム本
体より分離される構成であるターミナルランドフレーム
を用いて形成された樹脂封止型半導体装置であって、前
記ランド構成体群の内、第1のランド構成体群上に搭載
された第1の半導体素子と、第2のランド構成体群上に
搭載された第2の半導体素子と、前記第1,第2の半導
体素子の周辺に配置され、前記第1,第2の半導体素子
と金属細線により電気的に接続された第のランド構成
体群と、前記各ランド構成体群の底面を突出させて前記
第1,第2の半導体素子の外囲を一体封止した封止樹脂
とよりなる樹脂封止型半導体装置である。
【0014】また、金属板よりなるフレーム本体と、前
記フレーム本体の領域内であって、薄厚部により前記フ
レーム本体と接続し、かつ前記フレーム本体よりも突出
して形成され第1の半導体素子が搭載される第1のダイ
パッド部と、前記フレーム本体の領域内であって、薄厚
部により前記フレーム本体と接続し、かつ前記フレーム
本体よりも突出して形成され第2の半導体素子が搭載さ
れる第2のダイパッド部と、前記フレーム本体の領域内
であって前記第1,第2のダイパッド部の周囲に配設さ
れて、薄厚部により前記フレーム本体と接続し、かつ前
記フレーム本体よりも突出して形成された複数のランド
構成体と、前記ランド構成体および第1,第2のダイパ
ッド部は前記フレーム本体から突出した方向への押圧力
により、前記薄厚部が破断されて前記ランド構成体およ
び第1,第2のダイパッド部が前記フレーム本体より分
離される構成であるターミナルランドフレームを用いて
形成された樹脂封止型半導体装置であって、前記第1の
ダイパッド部上に搭載された第1の半導体素子と、前記
第2のダイパッド部上に搭載された第2の半導体素子
と、前記第1,第2の半導体素子の周辺に配置され、前
記第1,第2の半導体素子と金属細線により電気的に接
続されたランド構成体群と、前記ランド構成体群の底面
と第1,第2のダイパッド部の底面とを突出させて前記
第1,第2の半導体素子の外囲を一体封止した封止樹脂
とよりなる樹脂封止型半導体装置である。
【0015】そして第1の半導体素子と第2の半導体素
子とは、機能が異なる種類の半導体素子である樹脂封止
型半導体装置である。
【0016】また本発明の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、前記フレーム
本体の領域内に配設されて、薄厚部により前記フレーム
本体と接続し、かつ前記フレーム本体よりも突出して形
成された複数のランド構成体群とよりなり、前記ランド
構成体群は前記フレーム本体から突出した方向への押圧
力により、前記薄厚部が破断されて前記ランド構成体群
が前記フレーム本体より分離される構成であるターミナ
ルランドフレームを用意する工程と、前記ターミナルラ
ンドフレームの前記ランド構成体群の一部のランド構成
体の突出した側に第1の半導体素子を搭載する工程と、
前記ターミナルランドフレームの前記ランド構成体群の
一部のランド構成体の突出した側に第2の半導体素子を
搭載する工程と、搭載した第1,第2の半導体素子と前
記第1,第2の半導体素子の周囲に配置したランド構成
体とを電気的に接続する工程と、少なくとも前記第1,
第2の半導体素子の外囲を封止樹脂により一体封止し、
樹脂封止型半導体装置を形成する工程と、前記ターミナ
ルランドフレームの前記フレーム本体を固定した状態で
前記フレーム本体の底面側から前記ランド構成体の底面
側に対して押圧力を印加し、ランド構成体群とフレーム
本体とを接続している薄厚部を破断させ、前記フレーム
本体から樹脂封止型半導体装置を分離する工程とを有す
る樹脂封止型半導体装置の製造方法である。
【0017】また、金属板よりなるフレーム本体と、前
記フレーム本体の領域内であって、薄厚部により前記フ
レーム本体と接続し、かつ前記フレーム本体よりも突出
して形成され第1の半導体素子が搭載される第1のダイ
パッド部と、前記フレーム本体の領域内であって、薄厚
部により前記フレーム本体と接続し、かつ前記フレーム
本体よりも突出して形成され第2の半導体素子が搭載さ
れる第2のダイパッド部と、前記フレーム本体の領域内
であって前記第1,第2のダイパッド部の周囲に配設さ
れて、薄厚部により前記フレーム本体と接続し、かつ前
記フレーム本体よりも突出して形成された複数のランド
構成体とよりなり、前記第1,第2のダイパッド部およ
び前記ランド構成体は、前記フレーム本体から突出した
方向への押圧力により、前記薄厚部が破断されて前記ラ
ンド構成体が前記フレーム本体より分離される構成であ
るターミナルランドフレームを用意する工程と、前記タ
ーミナルランドフレームの前記第1のダイパッド部の突
出した側に第1の半導体素子を搭載する工程と、前記タ
ーミナルランドフレームの前記第2のダイパッド部の突
出した側に第2の半導体素子を搭載する工程と、搭載し
た第1,第2の半導体素子と前記第1,第2の半導体素
子の周囲に配置したランド構成体とを電気的に接続する
工程と、少なくとも前記第1,第2の半導体素子の外囲
を封止樹脂により一体封止し、樹脂封止型半導体装置を
形成する工程と、前記ターミナルランドフレームの前記
フレーム本体を固定した状態で前記フレーム本体の底面
側から前記ランド構成体の底面側に対して押圧力を印加
し、ランド構成体群とフレーム本体とを接続している薄
厚部を破断させ、前記フレーム本体から樹脂封止型半導
体装置を分離する工程とを有する樹脂封止型半導体装置
の製造方法である。
【0018】そして第1の半導体素子と第2の半導体素
子とは、機能が異なる種類の半導体素子である樹脂封止
型半導体装置の製造方法である。
【0019】前記構成の通り、本発明のターミナルラン
ドフレームは、樹脂封止型半導体装置を構成した際、そ
の外部電極となるランド構成体を設けたものであり、そ
のランド構成体は、一方向の押圧力、例えば突き上げ力
により、ランド構成体とフレーム本体とを接続している
部分である薄厚部を破断させることにより、フレーム本
体から分離することができるので、リードカット工程や
リードベンド工程をなくし、容易に樹脂封止型半導体装
置を得ることができるものである。これは比較的、精度
が要求された従来のリードフレームにおけるリードカッ
ト工程、リードベンド工程に比べて、工程自体が、突き
上げ処理により樹脂封止型半導体装置をフレームから分
離する、という比較的単純な処理であり、不良、破壊、
変形等が発生することがなくなるため、容易に樹脂封止
型半導体装置を得ることができるものである。
【0020】そして本発明のターミナルランドフレーム
を用いることにより、本発明の樹脂封止型半導体装置の
製造方法においては、半導体素子を搭載し、樹脂封止し
た後、ランド構成体、ダイパッド部分の下方からの突き
上げによりフレーム自体を除去するだけで、樹脂封止型
半導体装置の底面部分に半導体素子と電気的に接続した
ランド電極を配列することができる。また、本発明のタ
ーミナルランドフレームを用いて樹脂封止型半導体装置
を製造する際、樹脂封止時において、ランド底面部分へ
の樹脂バリの進入を防止でき、加えて、ランド電極の外
部電極としてのスタンドオフが確保できるものである。
【0021】そして、分離工程では、ターミナルランド
フレームの底面から配置されたランド構成体やダイパッ
ド部に対して、均一に押圧力を付加することにより、ラ
ンド構成体、ダイパッド部と封止樹脂との間に応力を与
えず、封止樹脂との食い込みを良くして密着性を高めた
状態を維持して信頼性よく、樹脂封止型半導体装置を分
離することができるものである。
【0022】また本発明のターミナルランドフレームを
用いることにより、第1の半導体素子と第2の半導体素
子とを封止樹脂により一体封止し、同一パッケージ内に
複数の半導体素子を有したマルチチップ型の半導体装置
を得ることができるものであり、従来のように半導体素
子の品種の違いによるリードフレームの設計上の規制を
低減し、複数の半導体素子を1つのパッケージ中に有し
たマルチチップ型の半導体装置を容易に実現することが
できるものである。
【0023】
【発明の実施の形態】以下、本発明のターミナルランド
フレームおよびその製造方法ならびに樹脂封止型半導体
装置およびその製造方法の一実施形態について図面を参
照しながら説明する。
【0024】図1は本実施形態のターミナルランドフレ
ームを示す平面図である。図2は本実施形態のターミナ
ルランドフレームを示す断面図であり、図1において、
A−A1箇所の断面を示している。図3は図2における
ランド構成体部分を拡大して示す断面図である。
【0025】図示するように本実施形態のターミナルラ
ンドフレームは、銅材または、42−アロイ等の通常の
リードフレームに用いられている金属板よりなるフレー
ム本体10と、そのフレーム本体10の領域内に格子状
に配設されて、薄厚部11によりフレーム本体10と接
続し、かつフレーム本体10よりも突出して形成された
複数のランド構成体12とよりなるものである。すなわ
ち、フレーム本体10、ランド構成体12および薄厚部
11は同一の金属板より一体で形成されているものであ
る。そしてランド構成体12はフレーム本体10から突
出した方向への押圧力により、薄厚部11が破断されて
ランド構成体12がフレーム本体10より分離される構
成を有するものである。ランド構成体12の格子状の配
列は、千鳥格子状、碁盤の目格子状、またはランダムに
面配置してもよいが、搭載する半導体素子との金属細線
による接続に好適な配置を採用する。
【0026】図3に示すように、ランド構成体12の底
面部分12aに対して、突出した方向への押圧力を印加
することにより、薄厚部11の破線部分で破断されるこ
とになり、フレーム本体10からランド構成体12が分
離するものである。ここで、薄厚部11はフレーム本体
10自体に対して、打ち抜き加工の半切断手段により形
成される「繋ぎ部分」であり、フレーム本体10のラン
ド構成体を形成したい部分をパンチ部材を用いて打ち抜
き加工し、完全に打ち抜かずに、途中、好ましくは半分
程度の打ち抜きで止め、途中まで打ち抜かれた部分がフ
レーム本体10から突出し、その突出した部分がランド
構成体12を構成するとともに、フレーム本体10と切
断されずに接続している繋ぎ部分が薄厚部11を構成す
るものである。したがって、薄厚部11は極薄であり、
ランド構成体12の底面部分12aに対して、突出した
方向への押圧力を印加する程度で、薄厚部11が破断す
る厚みを有するものである。
【0027】また、フレーム本体10よりも突出して形
成されたランド構成体12は、その突出量はフレーム本
体10自体の厚みの過半数以上の突出量を有しており、
ランド構成体12がフレーム本体10から突出した方向
への押圧力により、薄厚部11が破断されてランド構成
体12がフレーム本体10より分離される構成を実現で
きるよう構成されている。例えば本実施形態では、ター
ミナルランドフレーム自体の厚み、すなわちフレーム本
体10の厚みを200[μm]とし、ランド構成体12
の突出量を140[μm]〜180[μm](フレーム
本体10の厚みの70[%]〜90[%])としてい
る。なお、フレーム本体の厚みは、200[μm]に限
定するものではなく、必要に応じて、400[μm]の
厚型のフレームとしてもよい。また、ランド構成体12
の突出量に関しても、実施形態では過半数以上のフレー
ム本体厚みの70[%]〜90[%]の突出量とした
が、半数以下の突出量としてもよく、薄厚部11部分が
破断される範囲で、突出量を設定できるものである。
【0028】また本実施形態のターミナルランドフレー
ムは、その表面がメッキ処理されたものであり、必要に
応じて例えば、ニッケル(Ni),パラジウム(Pd)
および金(Au)などの金属が積層されて適宜メッキさ
れているものである。メッキ処理については、ランド構
成体12を成形した後に行ってもよく、または金属板へ
のランド構成体の成形前に行ってもよい。またターミナ
ルランドフレームの表面粗さについては、極めて平坦で
あって、0.1[μm]以下であり、封止樹脂との剥離
性に影響するものであり、ランド構成体12以外の部分
には無用な凹凸がないようにする必要がある。
【0029】また本実施形態のターミナルランドフレー
ムにおいては、ランド構成体12の突出した上面部分
は、コイニングと称されるプレス成形により、その突出
した上面形状が上面平坦なキノコ状を構成するものであ
る。このコイニングによる形状により、ターミナルラン
ドフレームに対して、半導体素子を搭載し、樹脂封止し
た際、封止樹脂のランド構成体への食いつきを良好に
し、封止樹脂との密着性を向上させ、片面封止であって
も樹脂封止の信頼性を得ることができるものである。ま
た形状は上面平坦なキノコ状に限定されるものではな
く、鍵状等の封止樹脂とのアンカー作用のある上面平坦
な形状であればよい。
【0030】本実施形態のターミナルランドフレームで
は、あえて半導体素子が搭載される部材であるダイパッ
ド部を設けていないが、フレーム本体10の領域内に設
けたランド構成体12の群の内、一部のランド構成体を
ダイパッド部として使用し、半導体素子の支持用のラン
ド構成体とすることができる。このことにより、品種の
違いにより、ターミナルランドフレーム上に搭載する半
導体素子の大きさに差があった場合でも、適宜、ランド
構成体12の群の一部を支持用のランド構成体として使
用し、その他のランド構成体12をその搭載した半導体
素子との電気的な接続用のランド構成体として使用する
ことにより、ターミナルランドフレームを共用すること
ができ、1枚のフレーム中で複数の大きさの異なる半導
体素子を搭載し、樹脂封止型半導体装置を得ることがで
きる。
【0031】なお、ランド構成体12の数は、搭載する
半導体素子のピン数などにより、その数を適宜設定でき
るものである。そして図1に示すように、ランド構成体
12はフレーム本体10の領域に形成するが、左右・上
下に連続して形成できるものである。またランド構成体
12の形状は円形としているが、角形や長方形でもよ
く、また大きさは、ターミナルランドフレーム内ですべ
て同一としてもよいし、樹脂封止型半導体装置を構成
し、ランド電極とした場合、基板実装の際の応力緩和の
ために、周辺部に位置するランド構成体12を大きくす
るようにしてもよい。本実施形態では、ランド構成体1
2の上面の大きさは、半導体素子を搭載し、電気的接続
手段として、金線等の金属細線により接続する際、ボン
ディング可能な大きさであればよく、100[μm]φ
以上の大きさとしている。
【0032】また、本実施形態で示したターミナルラン
ドフレームは、従来のようなインナーリード部、アウタ
ーリード部、ダイパッド部などを有さず、ランド電極と
してランド構成体12を有し、そのランド構成体12を
半導体素子が搭載される面内に格子状、千鳥状に配列す
ることにより、このターミナルランドフレームを用いて
樹脂封止型半導体装置を構成した場合、底面にランド電
極を備えた樹脂封止型半導体装置を実現することができ
る。また従来のように電極となる構成が、ビーム状のリ
ード構成ではなく、ランド構成体12であるため、それ
らを面状に配置することができ、ランド構成体12の配
置の自由度が向上し、多ピン化に対応することができ
る。勿論、搭載する半導体素子のピン数により、ランド
構成体12の配置は設定するものであり、従来のような
一連の配置でもよい。
【0033】次に本実施形態のターミナルランドフレー
ムの製造方法について説明する。
【0034】図4および図5は、ターミナルランドフレ
ームの製造方法を示す断面図であり、ランド構成体部分
を示す断面図である。
【0035】まず図4に示すように、ターミナルランド
フレームのフレーム本体となる金属板13を打ち抜き金
型のダイ部14に載置し、金属板13の上方から押え金
型15により押さえる。ここで図4において、ダイ部1
4には、打ち抜き用の開口部16が設けられている。ま
た、金属板13に対して上方には、パンチ部材17が設
けられており、パンチ部材17により金属板13が押圧
され打ち抜き加工された際、金属板13の押圧された箇
所が開口部16に打ち抜かれる構造を有している。
【0036】次に図5に示すように、ダイ部14上の所
定の位置に固定した金属板13に対して、その上方から
パンチ部材17により押圧による打ち抜き加工を行い、
金属板13の一部をダイ部14側の開口部16側に突出
するように押圧して、金属板13の所定箇所を半切断状
態にし、ランド構成体12を形成する。ここで薄厚部1
1により金属板13と接続されて残存し、かつ金属板1
3の本体部よりも突出して形成されたランド構成体12
を形成するものである。
【0037】本実施形態では、パンチ部材17により金
属板13の一部を打ち抜き加工する際、完全に打ち抜か
ず、途中でパンチ部材17の押圧を停止させることで、
半切断状態を形成し、金属板13の押圧された部分を切
り離すことなく、金属板13の本体に接続させて残存さ
せるものである。また、金属板13のランド構成体12
を形成する部分に接触するパンチ部材17の接触面積は
ダイ部14に設けた開口部16の開口面積よりも小さ
く、そのパンチ部材17により、金属板13の一部を押
圧して金属板13から突出したランド構成体12を形成
する工程においては、金属板13から突出したランド構
成体12の上面部分12bの面積が、金属板13側に接
続したランド構成体12の底面部分12aの面積よりも
大きく、ランド構成体12の突出した側の上面のエッジ
部は抜きダレによる曲面を有しているランド構成体12
を形成するものである。この構造により、形成されたラ
ンド構成体12は、それが突出した方向に対しての押圧
力、すなわちランド構成体12の底面部分12a側から
の押圧力により、容易に分離されるものであり、またそ
れが突出した方向、すなわちランド構成体12の上面部
分12bからの押圧力によっては分離しないものであ
り、一方向からの押圧力にのみ分離する構造となる。
【0038】また、ランド構成体12の突出した上面部
分に対して、コイニングと称されるプレス成形を行うこ
とにより、その突出した上面形状が上面平坦なキノコ状
を構成するようにしてもよい。このコイニングによる形
状により、ターミナルランドフレームに対して、半導体
素子を搭載し、樹脂封止した際、封止樹脂のランド構成
体への食いつきを良好にし、アンカー効果を得て、封止
樹脂との密着性をさらに向上させ、片面封止であっても
樹脂封止の信頼性を得ることができるものである。
【0039】本実施形態において、金属板13に対して
ランド構成体12を形成する際、金属板13の一部を突
出させるその突出量については、金属板13自体の厚み
の過半数以上とし、本実施形態では、200[μm]の
金属板13の厚みに対して、140[μm]〜180
[μm](金属板自体の厚みの70[%]〜90
[%])突出したランド構成体12を形成している。し
たがって、突出して形成されたランド構成体12は、金
属板13の本体に対して、極めて薄い厚みの薄厚部11
により接続されていることになる。本実施形態では、薄
厚部11の厚みとしては、20[μm]〜60[μm]
(金属板自体の厚みの10[%]〜30[%])であ
り、ランド構成体12自体が突出した方向に対しての押
圧力により、容易に分離されるものである。なお、フレ
ーム本体の厚みは、200[μm]に限定するものでは
なく、必要に応じて、400[μm]の厚型のフレーム
としてもよい。また、ランド構成体12の突出量に関し
ても、実施形態では過半数以上の突出量としたが、半数
以下の突出量としてもよく、薄厚部11部分が破断され
る範囲で、突出量を設定できるものである。
【0040】ここで本実施形態のランド構成体12を形
成する際の半切断について説明する。図6は金属板13
に対して押圧し、半切断状態を構成した際のランド構成
体12と金属板13、および薄厚部11の部分の構造図
である。
【0041】図6に示すように、金属板13に対してラ
ンド構成体12を形成した際、金属板13のランド構成
体12部分は、図4,図5に示したパンチ部材17によ
る打ち抜き加工によって発生した抜きダレ部18と、パ
ンチ部材によりせん断されたせん断部19と、ランド構
成体12自体が突出した方向に対しての押圧力により、
容易にランド構成体12が分離した際の破断面となる破
断部20を有している。ランド構成体12の形成として
は、パンチ部材17により打ち抜き加工した際、抜きダ
レ部18、せん断部19、破断部20の順に形成されて
いくものである。破断部20となる部分は薄厚部11で
あり、図面上はモデル的に示している関係上、相当の厚
みを有しているように示されているが、実質的には極め
て薄い状態である。また金属板13の打ち抜き加工にお
いては、理想的な状態は、A:B=1:1であり、パン
チ部材17が金属板13を打ち抜き、金属板13の厚み
の1/2を打ち抜いた時点でパンチ部材17を停止さ
せ、打ち抜きを完了させるものであるが、その条件は適
宜、設定するものである。
【0042】また打ち抜き加工において、クリアランス
の値を変更することにより、せん断部19と破断部20
との長さを操作することができ、クリアランスを小さく
すると、せん断部19を破断部20よりも大きくするこ
とができ、逆にクリアランスを大きくすると、せん断部
19を破断部20よりも小さくすることができる。した
がって、クリアランスをゼロとし、破断部20の長さを
短く抑えることで、金属板13の抜き完了のタイミング
を遅らせ、パンチ部材が金属板13の1/2以上入って
も、抜きが完了しないようにできるものである。ここで
クリアランスは、パンチ部材17の大きさとダイ部14
の開口部16の大きさとの差により形成された隙間の量
を示している。
【0043】次に本発明の樹脂封止型半導体装置の実施
形態について図面を参照しながら説明する。図7,図8
は本実施形態の樹脂封止型半導体装置を示す図であり、
図7は断面図であり、図8は底面図である。なお、図7
の断面図は図8の底面図において、B−B1箇所の断面
を示す図であり、また本実施形態の樹脂封止型半導体装
置を示す平面図については、いわゆる矩形状を示すのみ
であり省略する。
【0044】図7,図8に示すように、本実施形態の樹
脂封止型半導体装置は、前述したようなターミナルラン
ドフレームに対して半導体素子を搭載した半導体装置で
あり、ランド構成体21の内、第1のランド構成体21
a,21b上に銀ペースト等の導電性接着剤22、また
は絶縁性ペーストにより搭載、接合された半導体素子2
3と、その半導体素子23の周辺に配置され、半導体素
子23と金属細線24により電気的に接続された第2の
ランド構成体21c,21d,21e,21fと、各ラ
ンド構成体21の底面を突出させて半導体素子23の外
囲を封止した封止樹脂25とよりなる樹脂封止型半導体
装置である。そして本実施形態において、ランド構成体
21の封止樹脂25からの突出量は、使用したターミナ
ルランドフレーム本体の厚み量からランド構成体21が
そのフレーム本体から突出した量を差し引いた量であ
り、基板実装時のスタンドオフを有しているものであ
る。
【0045】本実施形態では、ランド構成体21の一部
を半導体素子23を支持するダイパッド部として使用し
た構造であり、他のランド構成体21は電極として使用
し、底面配列においては、ランド・グリッド・アレイを
構成しているものである。そして、搭載する半導体素子
の大きさ、ピン数に応じて、半導体素子の支持用のラン
ド構成体21を適宜、設定することができる。また、従
来のリードフレームを用いた樹脂封止型半導体装置とは
異なり、ランド構成体21の面積は、100[μm]以
上のワイヤーボンドができる大きさであればよく、また
高さも140[μm]〜180[μm]程度であるた
め、高密度な電極配列が可能であり、小型・薄型の樹脂
封止型半導体装置を実現できるものである。さらに本実
施形態の構造により、多ピン化に対応でき、高密度面実
装型の樹脂封止型半導体装置を実現できるものであり、
半導体装置自体の厚みとしても、1[mm]以下の50
0[μm]程度の極めて薄型の樹脂封止型半導体装置を
実現できるものである。
【0046】また本実施形態の樹脂封止型半導体装置
は、封止樹脂25に封止された側のランド構成体21の
上面の面積が、封止樹脂25から露出、突出した側のラ
ンド構成体21の底面の面積よりも大きく、封止された
側のランド構成体21の上面のエッジ部は曲面を有して
おり、ランド構成体21は略逆台形状の断面形状を有し
ているものである。この構造により、封止樹脂25とラ
ンド構成体21との食いつきを良好にし、密着性を向上
させることができ、基板実装の際の接続の信頼性を得る
ことができるものである。なお、用いるターミナルラン
ドフレーム自体の板厚を厚く設定することで、ランド構
成体21と封止樹脂25との食いつきエリアを拡大さ
せ、アンカー効果が増大するため、一層の信頼性向上が
図れる。
【0047】次に本発明の樹脂封止型半導体装置の製造
方法の実施形態について図面を参照しながら説明する。
図9(a)〜(f)は本実施形態の樹脂封止型半導体装
置の製造方法を示す工程ごとの断面図である。
【0048】まず図9(a)に示すように、フレーム本
体26と、そのフレーム本体26の領域内に配設され
て、薄厚部27によりフレーム本体26と接続し、かつ
フレーム本体26よりも突出して形成された複数のラン
ド構成体28とよりなり、ランド構成体28はフレーム
本体26からそれが突出した方向への押圧力により、薄
厚部27が破断されてランド構成体28がフレーム本体
26より分離される構成を有するターミナルランドフレ
ームを用意する。
【0049】次に図9(b)に示すように、ターミナル
ランドフレームのランド構成体28が突出した面側であ
って、ランド構成体28の内、所定の第1のランド構成
体28a,28b上に導電性接着剤29、または絶縁性
ペーストにより半導体素子30を載置、接合する。この
工程は半導体装置の組立工程におけるダイボンド工程に
相当する工程であり、ターミナルランドフレームへの導
電性接着剤29の塗布、半導体素子30の載置、加熱処
理により半導体素子30を接合するものである。ここ
で、ターミナルランドフレームは、ランド構成体28が
突出した方向に対しての押圧力、すなわちランド構成体
28の底面部分側からの押圧力により、容易に分離され
るものであるが、それが突出した方向、すなわちランド
構成体28の上面部分からの押圧力によっては分離しな
いものであり、一方向からの押圧力にのみ分離する構造
であるため、半導体素子30を搭載する際、フレームに
対して下方の押圧力が作用しても、ランド構成体28は
分離せず、安定してダイボンドできるものである。
【0050】次に図9(c)に示すように、ターミナル
ランドフレーム上に接合した半導体素子30とランド構
成体28の内、外部ランド電極となる第2のランド構成
体28c,28d,28e,28fとを金属細線31に
より電気的に接続する。したがって、ランド構成体28
は上面の金属細線31が接続される面の面積は100
[μm]以上である。また、この工程においても、ラン
ド構成体28は一方向からの押圧力にのみ分離する構造
であるため、金属細線31をランド構成体28の上面に
接続する際、下方に押圧力が作用しても、ランド構成体
28は分離せず、安定してワイヤーボンドできるもので
ある。
【0051】次に図9(d)に示すように、ターミナル
ランドフレーム上に接合した半導体素子30、および電
気的接続手段である金属細線31の領域を封止樹脂32
により封止する。通常は上下封止金型を用いたトランス
ファーモールドにより片面封止を行う。ここではターミ
ナルランドフレームの半導体素子30が搭載された面の
みが封止樹脂32により封止されるものであり、片面封
止構造となっている。そして各ランド構成体28は突出
して設けられているため、封止樹脂32がその段差構造
に対して、食いつくため片面封止構造であっても、ター
ミナルランドフレームと封止樹脂32との密着性を得る
ことができる。
【0052】次に図9(e)に示すように、ターミナル
ランドフレームを固定した状態、例えばターミナルラン
ドフレームの端部を固定し、封止樹脂32で封止した領
域をフリーにした状態で、ターミナルランドフレームの
下方からランド構成体28の底面に対して、押圧力を印
加する。この場合、ターミナルランドフレームの端部を
固定し、その下方から突き上げピンにより突き上げて押
圧力を印加することにより、ランド構成体28とターミ
ナルランドフレームのフレーム本体26とが分離するも
のである。ランド構成体28とフレーム本体26とを接
続している極薄の薄厚部27が突き上げによる押圧力で
破断されることにより分離されるものである。また、突
き上げる場合は、一部の例えば中央部付近の半導体素子
30の下方に位置するランド構成体28のみを突き上げ
てもよく、または周辺部のランド構成体28を突き上げ
てもよく、またはすべてのランド構成体28を突き上げ
てもよい。ただし、部分的な突き上げによりランド構成
体28が封止樹脂32から剥離しない範囲で突き上げを
行う。また突き上げ以外の手段により、ランド構成体2
8が分離できるものであればよく、例えばフレーム本体
26に対してひねりを加えても分離させることができる
が、信頼性を考慮して行う。
【0053】図9(f)に示すように、ランド構成体2
8とフレーム本体とを接続している極薄の薄厚部27が
突き上げによる押圧力で破断されることにより分離され
て、樹脂封止型半導体装置33を得ることができる。な
お、ここで封止樹脂32とフレーム本体との剥離は、フ
レーム本体のランド構成体28を形成した部分以外の領
域と封止樹脂との密着性が弱く、ランド構成体28が分
離されることにより、樹脂封止型半導体装置を取り出す
ことができるものである。ランド構成体28部分はその
凹凸形状が封止樹脂32に食い込むため、剥離せずに封
止樹脂32内に形成されるものである。図示するよう
に、樹脂封止型半導体装置33は、ランド構成体28が
その底面に配列され、またランド構成体28が封止樹脂
32の底面よりも突出して設けられ、基板実装時のスタ
ンドオフが形成されているものである。ここで樹脂封止
型半導体装置33のランド構成体28の突出量は、フレ
ーム本体の厚み量からランド構成体28が突出した量を
差し引いた量となり、ランド構成体28の外部ランド電
極としてのスタンドオフが形成されるものである。本実
施形態では、200[μm]の厚みのフレーム本体に対
して、ランド構成体28を140[μm]〜180[μ
m](フレーム本体の厚みの70[%]〜90[%])
突出させているため、スタンドオフ高さの量は、20
[μm]〜60[μm](フレーム本体の厚みの10
[%]〜30[%])となり、基板実装時のスタンドオ
フを有したランド電極を得ることができる。
【0054】なお、フレーム本体から樹脂封止型半導体
装置を分離する工法としては、前記したようなランド構
成体28部分に対する突き上げ法の他、フレーム本体自
体を引き剥がすことにより、分離できるものであるが、
製品の信頼性を考慮して分離方法を採用するものであ
る。
【0055】次に本発明のターミナルランドフレームの
別の実施形態について図面を参照しながら説明する。
【0056】図10は本実施形態のターミナルランドフ
レームを示す平面図である。図11は本実施形態のター
ミナルランドフレームを示す断面図であり、図10にお
いて、C−C1箇所の断面を示している。また基本概念
は前記した実施形態のターミナルランドフレームと同様
である。
【0057】図示するように本実施形態のターミナルラ
ンドフレームは、銅材または、42−アロイ等の通常の
リードフレームに用いられている金属板よりなるフレー
ム本体10と、そのフレーム本体10の領域内に配設さ
れて、薄厚部11によりフレーム本体10と接続し、か
つフレーム本体10よりも突出して形成された複数のラ
ンド構成体12と、ダイパッド部34よりなるものであ
る。すなわち、フレーム本体10、ランド構成体12、
ダイパッド部34および薄厚部11は同一の金属板より
一体で形成されているものである。そしてランド構成体
12はフレーム本体10から突出した方向への押圧力に
より、薄厚部11が破断されてランド構成体12がフレ
ーム本体10より分離される構成を有するものである。
【0058】ここで本実施形態のターミナルランドフレ
ームは、前述した図1,図2および図3に示したターミ
ナルランドフレームと同様な構成を有するものの、半導
体素子を搭載するダイパッド部34を設けたものであ
る。
【0059】したがって、ランド構成体12およびダイ
パッド部34の底面部分12a,34aに対して、突出
した方向への押圧力を印加することにより、薄厚部11
の破線部分で破断されることになり、フレーム本体10
からランド構成体12とダイパッド部34とが分離する
ものである。ここで、薄厚部11はフレーム本体10自
体に対して、打ち抜き加工の半切断手段により形成され
る「繋ぎ部分」であり、フレーム本体10のランド構成
体を形成したい部分をパンチ部材を用いて打ち抜き加工
し、完全に打ち抜かずに、途中、好ましくは半分程度の
打ち抜きで止め、途中まで打ち抜かれた部分がフレーム
本体10から突出し、その突出した部分がランド構成体
12を構成するとともに、フレーム本体10と切断され
ずに接続している繋ぎ部分が薄厚部11を構成するもの
である。
【0060】また、フレーム本体10よりも突出して形
成されたランド構成体12、ダイパッド部34は、その
突出量はフレーム本体10自体の厚みの過半数以上の突
出量を有しており、例えば本実施形態では、ターミナル
ランドフレーム自体の厚み、すなわちフレーム本体10
の厚みを200[μm]とし、ランド構成体12、ダイ
パッド部34の突出量を140[μm]〜180[μ
m](フレーム本体の厚みの70[%]〜90[%])
としている。
【0061】また本実施形態のターミナルランドフレー
ムは、必要に応じてメッキ処理されたものであり、ニッ
ケル(Ni),パラジウム(Pd)および金(Au)な
どの金属が積層されて適宜メッキされているものであ
る。
【0062】なお、ランド構成体12の数は、搭載する
半導体素子のピン数などにより、その数を適宜設定でき
るものである。そして図10に示すように、ランド構成
体12はフレーム本体10の領域に形成するが、左右・
上下に連続して形成できるものであり、従来のように個
々の分離は必要なく、またタイバーを設ける必要もな
い。またランド構成体12の形状は円形としているが、
角形や長方形でもよく、また大きさは、ターミナルラン
ドフレーム内ですべて同一としてもよいし、樹脂封止型
半導体装置を構成し、ランド電極とした場合、基板実装
の際の応力緩和のために、周辺部に位置するランド構成
体12を大きくするようにしてもよい。本実施形態で
は、ランド構成体12の上面の大きさは、半導体素子を
搭載し、電気的接続手段として、金線等の金属細線によ
り接続する際、ボンディング可能な大きさであればよ
く、100[μm]φ以上の大きさとしている。
【0063】また、本実施形態で示したターミナルラン
ドフレームは、従来のようなインナーリード部、アウタ
ーリード部を有さず、ランド電極としてランド構成体1
2を有し、そのランド構成体12を半導体素子が搭載さ
れる面内に格子状、千鳥状に配列することにより、この
ターミナルランドフレームを用いて樹脂封止型半導体装
置を構成した場合、底面にランド電極を面配置で備えた
樹脂封止型半導体装置を実現することができる。また従
来のように電極となる構成が、ビーム状のリード構成で
はなく、ランド構成体12であるため、それらを面状に
配置することができ、ランド構成体12の配置の自由度
が向上し、多ピン化に対応することができる。
【0064】次に本実施形態のターミナルランドフレー
ムの製造方法について説明する。製造方法についても前
述したターミナルランドフレームの製造方法と同様であ
り、基本概念は前記した実施形態のターミナルランドフ
レームの製造方法と同様であるが、ランド構成体を形成
すると同時にダイパッド部も形成するものである。
【0065】すなわち、打ち抜き金型のダイ部上の所定
の位置に固定した金属板に対して、その上方からパンチ
部材により押圧による打ち抜き加工を行い、金属板の一
部をダイ部側の開口部側に突出するように押圧して、金
属板の所定箇所を半切断状態にし、ランド構成体および
ダイパッド部を形成する。ここで薄厚部により金属板と
接続されて残存し、かつ金属板の本体部よりも突出して
形成されたランド構成体とダイパッド部とを形成するも
のである。また、金属板のランド構成体およびダイパッ
ド部を形成する部分に接触するパンチ部材の接触面積は
ダイ部に設けた開口部の各開口面積よりも小さく、その
パンチ部材により、金属板の一部を押圧して金属板から
突出したランド構成体とダイパッド部とを形成する工程
においては、金属板から突出したランド構成体、ダイパ
ッド部の各上面部分の面積が、金属板側に接続したラン
ド構成体、ダイパッド部の各底面部分の面積よりも大き
く、ランド構成体の突出した側の上面のエッジ部は抜き
ダレによる曲面を有しているランド構成体、ダイパッド
部を形成するものである。この構造により、形成された
ランド構成体、ダイパッド部は、それらが突出した方向
に対しての押圧力、すなわちランド構成体、ダイパッド
部の各底面部分側からの押圧力により、容易に分離され
るものであり、またそれが突出した方向、すなわちラン
ド構成体、ダイパッド部の各上面部分からの押圧力によ
っては分離しないものであり、一方向からの押圧力にの
み分離する構造となる。
【0066】本実施形態において、金属板に対してラン
ド構成体、ダイパッド部を形成する際、突出させるその
突出量については、金属板自体の厚みの過半数以上と
し、本実施形態では、200[μm]の金属板の厚みに
対して、140[μm]〜180[μm](金属板自体
の厚みの70[%]〜90[%])突出したランド構成
体、ダイパッド部を形成している。したがって、突出し
て形成されたランド構成体、ダイパッド部は、金属板の
本体に対して、極めて薄い厚みの薄厚部により接続され
ていることになる。本実施形態では、薄厚部の厚みとし
ては、20[μm]〜60[μm](金属板自体の厚み
の10[%]〜30[%])であり、ランド構成体、ダ
イパッド部が突出した方向に対しての押圧力により、容
易に分離されるものである。
【0067】次に本実施形態のターミナルランドフレー
ムを用いた樹脂封止型半導体装置について図面を参照し
ながら説明する。図12,図13は本実施形態の樹脂封
止型半導体装置を示す図であり、図12は断面図であ
り、図13は底面図である。なお、図12の断面図は図
13の底面図において、D−D1箇所の断面を示す図で
あり、また本実施形態の樹脂封止型半導体装置を示す平
面図については、いわゆる矩形状を示すのみであり省略
する。また基本概念は前記した実施形態のターミナルラ
ンドフレームを用いた樹脂封止型半導体装置の構造と同
様である。
【0068】図12,図13に示すように、本実施形態
の樹脂封止型半導体装置は、前述したような図10,図
11に示したターミナルランドフレームを用いて、半導
体素子を搭載した半導体装置であり、ダイパッド部35
上に銀ペースト等の導電性接着剤22により搭載、接合
された半導体素子23と、その半導体素子23の周辺に
配置され、半導体素子23と金属細線24により電気的
に接続されたランド構成体21と、各ランド構成体21
の底面を突出させて半導体素子23の外囲を封止した封
止樹脂25とよりなる樹脂封止型半導体装置である。そ
して本実施形態において、ランド構成体21、ダイパッ
ド部35の封止樹脂25からの突出量は、使用したター
ミナルランドフレーム本体の厚み量からランド構成体2
1、ダイパッド部がそのフレーム本体から突出した量を
差し引いた量であり、基板実装時のスタンドオフを有し
ているものである。
【0069】本実施形態では、ダイパッド部35により
半導体素子23を支持する構造であるが、ランド構成体
21は電極として使用し、底面配列においては、ランド
・グリッド・アレイを構成しているものである。
【0070】また本実施形態の樹脂封止型半導体装置
は、封止樹脂25に封止された側のランド構成体21、
ダイパッド部35の上面の面積が、封止樹脂25から露
出、突出した側のランド構成体21、ダイパッド部35
の底面の面積よりも大きく、封止された側のランド構成
体21、ダイパッド部35の上面のエッジ部は曲面を有
しており、略逆台形状の断面形状を有しているものであ
る。この構造により、封止樹脂25とランド構成体2
1、ダイパッド部35との食いつきを良好にし、密着性
を向上させることができ、基板実装の際の接続の信頼性
を得ることができるものである。またこの構造により、
底面側で基板実装することができ、従来のようなビーム
状のリードによる基板実装に比べて、実装の信頼性を向
上させることができ、BGA型半導体装置と同等以上の
信頼性を有するものである。
【0071】次に本発明の樹脂封止型半導体装置の製造
方法の実施形態について図面を参照しながら説明する。
本実施形態においても、基本概念は前記した実施形態の
ターミナルランドフレームを用いた樹脂封止型半導体装
置の製造方法と同様である。図14(a)〜(f)は本
実施形態の樹脂封止型半導体装置の製造方法を示す工程
ごとの断面図である。
【0072】まず図14(a)に示すように、フレーム
本体26と、そのフレーム本体26の領域内に配設され
て、薄厚部27によりフレーム本体26と接続し、かつ
フレーム本体26よりも突出して形成された複数のラン
ド構成体28とダイパッド部36とよりなり、ランド構
成体28、ダイパッド部36はフレーム本体26からそ
れが突出した方向への押圧力により、薄厚部27が破断
されてランド構成体28、ダイパッド部36がフレーム
本体26より分離される構成を有するターミナルランド
フレームを用意する。
【0073】次に図14(b)に示すように、ターミナ
ルランドフレームのランド構成体28、ダイパッド部3
6が突出した面側であって、ダイパッド部36上に導電
性接着剤29により半導体素子30を載置、接合する。
この工程は半導体装置の組立工程におけるダイボンド工
程に相当する工程であり、ターミナルランドフレームへ
の導電性接着剤29の塗布、半導体素子30の載置、加
熱処理により半導体素子30を接合するものである。こ
こで、ターミナルランドフレームは、ダイパッド部36
が突出した方向に対しての押圧力、すなわちダイパッド
部36の底面部分側からの押圧力により、容易に分離さ
れるものであるが、それが突出した方向、すなわちダイ
パッド部36の上面部分からの押圧力によっては分離し
ないものであり、一方向からの押圧力にのみ分離する構
造であるため、半導体素子30を搭載する際、フレーム
に対して下方の押圧力が作用しても、ダイパッド部36
は分離せず、安定してダイボンドできるものである。
【0074】次に図14(c)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子30とランド
構成体28とを金属細線31により電気的に接続する。
したがって、ランド構成体28は上面の金属細線31が
接続される面の面積は100[μm]以上である。ま
た、この工程においても、ランド構成体28は一方向か
らの押圧力にのみ分離する構造であるため、金属細線3
1をランド構成体28の上面に接続する際、下方に押圧
力が作用しても、ランド構成体28は分離せず、安定し
てワイヤーボンドできるものである。
【0075】次に図14(d)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子30、および
電気的接続手段である金属細線31の領域を封止樹脂3
2により封止する。通常は上下封止金型を用いたトラン
スファーモールドにより片面封止を行う。ここではター
ミナルランドフレームの半導体素子30が搭載された面
のみが封止樹脂32により封止されるものであり、片面
封止構造となっている。そして各ランド構成体28、ダ
イパッド部36は突出して設けられているため、封止樹
脂32がその段差構造に対して、食いつくため片面封止
構造であっても、ターミナルランドフレームと封止樹脂
32との密着性を得ることができる。
【0076】次に図14(e)に示すように、ターミナ
ルランドフレームを固定した状態、例えばターミナルラ
ンドフレームの端部を固定し、封止樹脂32で封止した
領域をフリーにした状態で、ターミナルランドフレーム
の下方からランド構成体28およびダイパッド部36の
底面に対して、押圧力を印加する。この場合、ターミナ
ルランドフレームの端部を固定し、その下方から突き上
げピンにより突き上げて押圧力を印加することにより、
ランド構成体28、ダイパッド部36とターミナルラン
ドフレームのフレーム本体26とが分離するものであ
る。これはランド構成体28、ダイパッド部36とフレ
ーム本体26とを接続している極薄の薄厚部27が突き
上げによる押圧力で破断されることにより分離されるも
のである。
【0077】図14(f)に示すように、ランド構成体
28、ダイパッド部36とフレーム本体とを接続してい
る極薄の薄厚部27が突き上げによる押圧力で破断され
ることにより分離されて、樹脂封止型半導体装置37を
得ることができる。図示するように、樹脂封止型半導体
装置37は、ランド構成体28がその底面に配列され、
またランド構成体28が封止樹脂32の底面よりも突出
して設けられ、基板実装時のスタンドオフが形成されて
いるものである。ここで樹脂封止型半導体装置37のラ
ンド構成体28の突出量は、フレーム本体の厚み量から
ランド構成体28が突出した量を差し引いた量となり、
ランド構成体28の外部ランド電極としてのスタンドオ
フが形成されるものである。本実施形態では、200
[μm]の厚みのフレーム本体に対して、ランド構成体
28を140[μm]〜180[μm](フレーム本体
の厚みの70[%]〜90[%])突出させているた
め、スタンドオフ高さの量は、20[μm]〜60[μ
m](フレーム本体の厚みの10[%]〜30[%])
となり、基板実装時のスタンドオフを有したランド電極
を得ることができる。
【0078】次に複数の半導体素子を有したマルチチッ
プ型の樹脂封止型半導体装置の実施形態について図面を
参照しながら説明する。
【0079】まず本実施形態の樹脂封止型半導体装置で
用いるターミナルランドフレームについて説明する。図
15は本実施形態のターミナルランドフレームを示す平
面図であり、図15のE−E1箇所の断面について、拡
大した構造を図16に示す。
【0080】図示するように、本実施形態で用いるター
ミナルランドフレームは、フレーム本体38と、そのフ
レーム本体38の領域内に配設されて、薄厚部39によ
りフレーム本体38と接続し、かつフレーム本体38よ
りも突出して形成された複数のランド構成体40とより
なり、ランド構成体40はフレーム本体38からそれが
突出した方向への押圧力により、薄厚部39が破断され
てランド構成体40がフレーム本体38より分離される
構成を有するターミナルランドフレームである。そして
本実施形態のターミナルランドフレームは、ランド構成
体40を格子状に配置したものであり、図1に示したよ
うな個々の半導体素子を搭載するスペースを分離した構
成のものとは異なり、搭載する半導体素子の品種、サイ
ズに拘わらず任意に半導体素子を搭載して電気的に接続
し、樹脂封止後に分離することにより、1つのターミナ
ルランドフレームから複数品種の樹脂封止型半導体装置
を製造することができるものである。
【0081】図17,図18は前記したターミナルラン
ドフレームにより構成した樹脂封止型半導体装置を示す
図であり、図17は断面図であり、図18は底面図であ
る。図17の断面図は図18のF−F1箇所の断面を示
す。
【0082】図示するように、本実施形態の樹脂封止型
半導体装置は、ランド構成体41の内の半導体素子支持
用のランド構成体41a,41b,41c,41d上に
導電性接着剤42により搭載された半導体素子43a,
43bと、半導体素子43a,43bの電極パッド(図
示せず)と金属細線44により電気的に接続されたラン
ド構成体41e,41f,41g,41hと、半導体素
子43a,43bの外囲と各ランド構成体の一部を封止
した封止樹脂45により構成されている。ここで本実施
形態の樹脂封止型半導体素子は、1つのパッケージ中に
半導体素子が2つ搭載され、マルチチップ型を構成して
いるものであり、半導体素子43a,43bは、機能の
異なる半導体素子であっても、同一機能の半導体素子で
あってもよく、例えば、半導体素子43aはマイコンチ
ップであり、半導体素子43bはメモリーチップであ
る。また本実施形態では、1つの半導体素子は6つのラ
ンド構成体により支持されているが、支持するランド構
成体の数は、半導体素子の大きさ、電極パッド数によ
り、適宜設定できるものである。
【0083】本実施形態の樹脂封止型半導体装置は、図
15,図16に示したターミナルランドフレームを用い
ているため、フレームの設計上の制約を低減させ、半導
体素子を任意に設定してランド構成体上に搭載し、樹脂
封止することにより、小型、薄型のマルチチップ型の半
導体装置を容易に得ることができるものである。
【0084】なお、本実施形態の樹脂封止型半導体装置
においても、前記同様、封止樹脂45からのランド構成
体41の突出量は、フレーム本体の厚み量からランド構
成体41が上方に突出した量を差し引いた量となり、ラ
ンド構成体41の外部ランド電極としてのスタンドオフ
が形成されるものである。本実施形態では、200[μ
m]の厚みのフレーム本体に対して、ランド構成体41
を140[μm]〜180[μm](フレーム本体の厚
みの70[%]〜90[%])突出させているため、ス
タンドオフ高さの量は、20[μm]〜60[μm]
(フレーム本体の厚みの10[%]〜30[%])とな
り、基板実装時のスタンドオフを有したランド電極を得
ることができる。
【0085】次に本発明のターミナルランドフレームを
用い、複数の半導体素子を有したマルチチップ型の樹脂
封止型半導体装置の製造方法の実施形態について図面を
参照しながら説明する。
【0086】図19(a)〜(f)は本実施形態の樹脂
封止型半導体装置の製造方法を示す図であり、工程ごと
に示した断面図である。
【0087】まず図19(a)に示すように、フレーム
本体46と、そのフレーム本体46の領域内に配設され
て、薄厚部47によりフレーム本体46と接続し、かつ
フレーム本体46よりも上方に突出して形成された複数
のランド構成体48とよりなり、ランド構成体48はフ
レーム本体46からそれが突出した方向への押圧力によ
り、薄厚部47が破断されてランド構成体48がフレー
ム本体46より分離される構成を有するターミナルラン
ドフレームを用意する。
【0088】次に図19(b)に示すように、ターミナ
ルランドフレームのランド構成体48が突出した面側で
あって、ランド構成体48の内、半導体素子搭載用ラン
ドとして、第1のランド構成体48a,48b,48
c,48d上に導電性接着剤49、または絶縁性ペース
トにより半導体素子50a,50bを載置、接合する。
この工程は半導体装置の組立工程におけるダイボンド工
程に相当する工程であり、ターミナルランドフレームへ
の導電性接着剤49の塗布、半導体素子50a,50b
の載置、加熱処理という工程により半導体素子50a,
50bを接合するものである。ここで、ターミナルラン
ドフレームは、ランド構成体48が突出した方向に対し
ての押圧力、すなわちランド構成体48の底面部分側か
らの押圧力により、容易に分離されるものであるが、そ
れが突出した方向、すなわちランド構成体48の上面部
分からの押圧力によっては分離しないものであり、一方
向からの押圧力にのみ分離する構造であるため、半導体
素子50a,50bを搭載する際、フレームに対して下
方の押圧力が作用しても、ランド構成体48は分離せ
ず、安定してダイボンドできるものである。
【0089】次に図19(c)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子50a,50
bとランド構成体48の内、外部ランド電極となる第2
のランド構成体48e,48f,48g,48hとを金
属細線51により電気的に接続する。したがって、ラン
ド構成体48e,48f,48g,48hは上面の金属
細線51が接続される面の面積は100[μm]以上で
ある。また、この工程においても、ランド構成体48は
一方向からの押圧力にのみ分離する構造であるため、金
属細線51をランド構成体48の上面に接続する際、下
方に押圧力が作用しても、ランド構成体48は分離せ
ず、安定してワイヤーボンドできるものである。
【0090】次に図19(d)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子50a,50
b、および電気的接続手段である金属細線51の領域を
封止樹脂52により封止する。通常は上下封止金型を用
いたトランスファーモールドにより片面封止を行う。こ
こではターミナルランドフレームの半導体素子50a,
50bが搭載された面のみが封止樹脂52により封止さ
れるものであり、片面封止構造となっている。そして各
ランド構成体48は突出して設けられているため、封止
樹脂52がその段差構造に対して、食いつくため片面封
止構造であっても、ターミナルランドフレームと封止樹
脂52との密着性を得ることができる。
【0091】次に図19(e)に示すように、ターミナ
ルランドフレームを固定した状態、例えばターミナルラ
ンドフレームの端部を固定し、封止樹脂52で封止した
領域をフリーにした状態で、ターミナルランドフレーム
の下方からランド構成体48の底面に対して押圧力を印
加する。この場合、ターミナルランドフレームの端部を
固定し、その下方から突き上げピンにより突き上げて押
圧力を印加することにより、ランド構成体48とターミ
ナルランドフレームのフレーム本体46とが分離するも
のである。これはランド構成体48とフレーム本体46
とを接続している極薄の薄厚部47が突き上げによる押
圧力で破断されることにより分離されるものである。ま
た本実施形態では、ターミナルランドフレームのフレー
ム本体46からランド構成体48を分離して樹脂封止型
半導体装置を構成する際、フレーム本体46を固定した
状態で、フレーム本体46の領域内のランド構成体48
のうち、中央部分に配置されたランド構成体と、樹脂封
止型半導体装置としての周辺部に配置されたランド構成
体とを同時に突き上げて、信頼性よく分離するものであ
るが、すべてのランド構成体に対して押圧力を印加でも
よい。ここでランド構成体に対する押圧力の印加は、ラ
ンド構成体と封止樹脂との界面に対する応力等のダメー
ジを避けて実施する必要があり、ランド構成体に対する
押圧力の印加自体が重要な工程要素を有するものであ
る。
【0092】図19(f)に示すように、前工程の突き
上げにより分離されて、2つの半導体素子50a,50
bをパッケージ中に有したマルチチップ型の樹脂封止型
半導体装置53を得ることができる。図示するように、
樹脂封止型半導体装置53は、ランド構成体48がその
底面に配列され、またランド構成体48が封止樹脂52
の底面よりも突出して設けられ、基板実装時のスタンド
オフが形成されているものである。
【0093】次に複数の半導体素子を有したマルチチッ
プ型の樹脂封止型半導体装置の別の実施形態について図
面を参照しながら説明する。
【0094】まず本実施形態の樹脂封止型半導体装置で
用いるターミナルランドフレームについて説明する。図
20は本実施形態のターミナルランドフレームを示す平
面図であり、図20のG−G1箇所の断面について、拡
大した構造を図21に示す。
【0095】図示するように、本実施形態で用いるター
ミナルランドフレームは、フレーム本体54と、そのフ
レーム本体54の領域内に配設されて、薄厚部55によ
りフレーム本体54と接続し、かつフレーム本体54よ
りも突出して形成された複数のランド構成体56とダイ
パッド部57とよりなり、ランド構成体56、ダイパッ
ド部57はフレーム本体54からそれが突出した方向へ
の押圧力により、薄厚部55が破断されてランド構成体
56、ダイパッド部57がフレーム本体54より分離さ
れる構成を有するターミナルランドフレームである。す
なわち図15,図16に示したターミナルランドフレー
ムに対して、半導体素子支持用のランド構成体の代わり
にダイパッド部57を設けたものである。そして本実施
形態のターミナルランドフレームは、ランド構成体5
6、ダイパッド部57を密接させて配置したものであ
る。
【0096】図22,図23は前記したターミナルラン
ドフレームにより構成した樹脂封止型半導体装置を示す
図であり、図22は断面図であり、図23は底面図であ
る。図23の断面図は図22のH−H1箇所の断面を示
す。
【0097】図示するように、本実施形態の樹脂封止型
半導体装置は、ダイパッド部58a,58b上に導電性
接着剤59によりそれぞれ搭載された半導体素子60
a,60bと、半導体素子60a,60bの電極パッド
(図示せず)と金属細線61により電気的に接続された
ランド構成体62a,62b,62c,62dと、半導
体素子60a,60bの外囲と各ランド構成体の一部を
封止した封止樹脂63により構成されている。ここで本
実施形態の樹脂封止型半導体素子は、1つのパッケージ
中に半導体素子が2つ搭載され、マルチチップ型を構成
しているものであり、半導体素子60a,60bは、機
能の異なる半導体素子であっても、同一機能の半導体素
子であってもよく、例えば、半導体素子60aはマイコ
ンチップであり、半導体素子60bはメモリーチップで
ある。
【0098】本実施形態の樹脂封止型半導体装置は、図
20,図21に示したターミナルランドフレームを用い
ているため、フレームの設計上の制約を低減させ、半導
体素子を任意に設定してランド構成体上に搭載し、樹脂
封止することにより、マルチチップ型の半導体装置を容
易に得ることができるものである。
【0099】次に本発明のターミナルランドフレームを
用い、複数の半導体素子を有したマルチチップ型の樹脂
封止型半導体装置の製造方法の実施形態について図面を
参照しながら説明する。
【0100】図24(a)〜(f)は本実施形態の樹脂
封止型半導体装置の製造方法を示す図であり、工程ごと
に示した断面図である。
【0101】まず図24(a)に示すように、フレーム
本体64と、そのフレーム本体64の領域内に配設され
て、薄厚部65によりフレーム本体64と接続し、かつ
フレーム本体64よりも上方に突出して形成された複数
のランド構成体66とダイパッド部67a,67bとよ
りなり、ランド構成体66、ダイパッド部67a,67
bはフレーム本体64からそれが突出した方向への押圧
力により、薄厚部65が破断されてランド構成体66、
ダイパッド部67がフレーム本体64より分離される構
成を有するターミナルランドフレームを用意する。
【0102】次に図24(b)に示すように、ターミナ
ルランドフレームのダイパッド部67a,67bの突出
した面上に導電性接着剤68、または絶縁性ペーストに
より半導体素子69a,69bを載置、接合する。この
工程は半導体装置の組立工程におけるダイボンド工程に
相当する工程であり、ターミナルランドフレームへの導
電性接着剤68の塗布、半導体素子69a,69bの載
置、加熱処理という工程により半導体素子69a,69
bを接合するものである。
【0103】次に図24(c)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子69a,69
bと外部ランド電極となるランド構成体66とを金属細
線70により電気的に接続する。
【0104】次に図24(d)に示すように、ターミナ
ルランドフレーム上に接合した半導体素子69a,69
b、および電気的接続手段である金属細線70の領域を
封止樹脂71により封止する。通常は上下封止金型を用
いたトランスファーモールドにより片面封止を行う。こ
こではターミナルランドフレームの半導体素子69a,
69bが搭載された面のみが封止樹脂71により封止さ
れるものであり、片面封止構造となっている。そしてラ
ンド構成体66、ダイパッド部67は突出して設けられ
ているため、封止樹脂71がその段差構造に対して、食
いつくため片面封止構造であっても、封止樹脂71との
密着性を得ることができる。
【0105】次に図24(e)に示すように、ターミナ
ルランドフレームを固定した状態、例えばターミナルラ
ンドフレームの端部を固定し、封止樹脂71で封止した
領域をフリーにした状態で、ターミナルランドフレーム
の下方からランド構成体66、ダイパッド部67a,6
7bの底面に対して押圧力を印加する。この場合、ター
ミナルランドフレームの端部を固定し、その下方から突
き上げピンにより突き上げて押圧力を印加することによ
り、ランド構成体66、ダイパッド部67a,67bと
ターミナルランドフレームのフレーム本体64とが分離
するものである。これはランド構成体66、ダイパッド
部67a,67bとフレーム本体64とを接続している
極薄の薄厚部65が突き上げによる押圧力で破断される
ことにより分離されるものである。
【0106】図24(f)に示すように、前工程の突き
上げにより分離されて、2つの半導体素子69a,69
bを1つのパッケージ中に有したマルチチップ型の樹脂
封止型半導体装置72を得ることができる。図示するよ
うに、樹脂封止型半導体装置72は、ランド構成体66
がその底面に配列され、ダイパッド部67a,67bが
露出し、それらランド構成体66、ダイパッド部67
a,67bが封止樹脂71の底面よりも突出して設けら
れ、基板実装時のスタンドオフが形成されているもので
ある。
【0107】以上、本実施形態で示したようなターミナ
ルランドフレームを用いることにより、半導体素子を搭
載し、樹脂封止した後、ランド構成体、ダイパッド部分
の下方からの突き上げによりフレーム自体を除去するだ
けで、樹脂封止型半導体装置の底面部分に半導体素子と
電気的に接続したランド電極を配列することができる。
その結果、面実装タイプの半導体装置が得られ、従来の
ようなリード接合による実装に比べて、基板実装の信頼
性を向上させることができる。さらに樹脂封止型半導体
装置において、各ランド構成体の封止樹脂からの突出量
は、使用したターミナルランドフレーム本体の厚み量か
ら各ランド構成体自体がそのフレーム本体から突出した
量を差し引いた量であり、フレーム本体から製品を分離
した時点で基板実装時のスタンドオフが構成されるもの
であり、あえて別工程でランドのスタンドオフを形成す
る必要がないものである。
【0108】また本実施形態では、ターミナルランドフ
レームを用いることにより、従来のように半導体素子の
品種の違いによるリードフレームの設計上の規制を低減
し、複数の半導体素子を1つのパッケージ中に有したマ
ルチチップ型の半導体装置を容易に実現することができ
るものである。
【0109】さらに本実施形態の樹脂封止型半導体装置
は、BGAタイプの半導体装置のように、ランド電極を
設けた基板を用いるものでなく、ターミナルランドフレ
ームという金属板からなるフレーム本体から半導体装置
を構成するので、量産性、コスト性などの面において
は、従来のBGAタイプの半導体装置よりも有利とな
る。さらに製品加工工程において、上述のごとく、フレ
ーム本体の分離のみを行えば、容易に完成体を得ること
ができるので、従来のようなフレームからの分離におい
て必要であったリードカット工程、リードベンド工程を
なくし、リードカットによる製品へのダメージやカット
精度の制約をなくすことができ、製造工程の削減によっ
てコスト力の強めた画期的な技術を提供できるものであ
る。
【0110】
【発明の効果】以上、本発明のターミナルランドフレー
ムにより、従来のようなビーム状のリード電極に代え
て、ランド電極を有した小型、薄型の樹脂封止型半導体
装置を実現することができる。そして本発明により、樹
脂封止型半導体装置の底面のランド電極を基板等を用い
ることなく、フレーム状態から形成でき、また自己整合
的にランド電極のスタンドオフを形成できるものであ
り、従来にないフレーム構造、工法によりランド電極を
有したリードレスパッケージ型の樹脂封止型半導体装置
を実現することができるものである。
【0111】また樹脂封止型半導体装置の製造方法にお
いては、従来のようにフレーム製作上のラインアンドス
ペース、設計仕様などの制約をなくし、リードがない
分、リードカット工程、リードベンド工程が不要であっ
て、樹脂封止後は突き上げ処理により、容易にフレーム
本体を分離して、樹脂封止後の半導体装置を得ることが
でき、工程削減による低コスト製造を実現できるもので
ある。さらに、樹脂封止の際の樹脂モレがなく、またラ
ンド構成体上への樹脂バリの発生もないため、樹脂バリ
除去工程等の後工程が不要である。
【0112】また本発明においては、ターミナルランド
フレームの底面からその中央部に配置されたランド構成
体やダイパッド部と、周辺部に配置されたランド構成体
とに対して、均一にかつ同時に押圧力を付加することに
より、底面に高密度配置のランド電極を有した小型、薄
型の樹脂封止型半導体装置を信頼性よく分離することが
できる。また、全てのランド構成体やダイパッド部に対
して押圧力を均等にかつ同時に印加することで、ランド
構成体、ダイパッド部と封止樹脂との間に応力を与え
ず、封止樹脂との食い込みを良くして密着性を高め、信
頼性よく、樹脂封止型半導体装置を分離することができ
るものである。
【図面の簡単な説明】
【図1】本発明の一実施形態のターミナルランドフレー
ムを示す平面図
【図2】本発明の一実施形態のターミナルランドフレー
ムを示す断面図
【図3】本発明の一実施形態のターミナルランドフレー
ムを示す断面図
【図4】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図
【図5】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図
【図6】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図
【図7】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
【図8】本発明の一実施形態の樹脂封止型半導体装置を
示す底面図
【図9】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図10】本発明の一実施形態のターミナルランドフレ
ームを示す平面図
【図11】本発明の一実施形態のターミナルランドフレ
ームを示す断面図
【図12】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図
【図13】本発明の一実施形態の樹脂封止型半導体装置
を示す底面図
【図14】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図15】本発明の一実施形態のターミナルランドフレ
ームを示す平面図
【図16】本発明の一実施形態のターミナルランドフレ
ームを示す断面図
【図17】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図
【図18】本発明の一実施形態の樹脂封止型半導体装置
を示す底面図
【図19】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図20】本発明の一実施形態のターミナルランドフレ
ームを示す平面図
【図21】本発明の一実施形態のターミナルランドフレ
ームを示す断面図
【図22】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図
【図23】本発明の一実施形態の樹脂封止型半導体装置
を示す底面図
【図24】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図25】従来のリードフレームを示す平面図
【図26】従来の樹脂封止型半導体装置を示す断面図
【図27】従来の樹脂封止型半導体装置の製造方法を示
す平面図
【符号の説明】
1 フレーム枠 2 ダイパッド部 3 吊りリード部 4 インナーリード部 5 アウターリード部 6 タイバー部 7 半導体素子 8 金属細線 9 封止樹脂 10 フレーム本体 11 薄厚部 12 ランド構成体 12a 底面部分 12b 上面部分 13 金属板 14 ダイ部 15 押え金型 16 開口部 17 パンチ部材 18 抜きダレ部 19 せん断部 20 破断部 21 ランド構成体 22 導電性接着剤 23 半導体素子 24 金属細線 25 封止樹脂 26 フレーム本体 27 薄厚部 28 ランド構成体 29 導電性接着剤 30 半導体素子 31 金属細線 32 封止樹脂 33,37 樹脂封止型半導体装置 34,35,36 ダイパッド部 38 フレーム本体 39 薄厚部 40 ランド構成体 41 ランド構成体 42 導電性接着剤 43 半導体素子 44 金属細線 45 封止樹脂 46 フレーム本体 47 薄厚部 48 ランド構成体 49 導電性接着剤 50 半導体素子 51 金属細線 52 封止樹脂 53 樹脂封止型半導体装置 54 フレーム本体 55 薄厚部 56 ランド構成体 57 ダイパッド部 58 ダイパッド部 59 導電性接着剤 60 半導体素子 61 金属細線 62 ランド構成体 63 封止樹脂 64 フレーム本体 65 薄厚部 66 ランド構成体 67 ダイパッド部 68 導電性接着剤 69 半導体素子 70 金属細線 71 封止樹脂 72 樹脂封止型半導体装置
フロントページの続き (56)参考文献 特開 平4−329660(JP,A) 特開 平6−232196(JP,A) 特開2000−124381(JP,A) 特開2000−124382(JP,A) 特開2000−124383(JP,A) 特開2000−150760(JP,A) 特開2000−208691(JP,A) 特開2000−228478(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内に配設されて、薄厚部により前記フ
    レーム本体と接続し、かつ前記フレーム本体よりも突出
    して形成された複数のランド構成体群とよりなり、前記
    ランド構成体群は前記フレーム本体から突出した方向へ
    の押圧力により、前記薄厚部が破断されて前記ランド構
    成体群が前記フレーム本体より分離される構成であるタ
    ーミナルランドフレームを用いて形成された樹脂封止型
    半導体装置であって、前記ランド構成体群の内、第1の
    ランド構成体群上に搭載された第1の半導体素子と、第
    2のランド構成体群上に搭載された第2の半導体素子
    と、前記第1,第2の半導体素子の周辺に配置され、前
    記第1,第2の半導体素子と金属細線により電気的に接
    続された第のランド構成体群と、前記各ランド構成体
    群の底面を突出させて前記第1,第2の半導体素子の外
    囲を一体封止した封止樹脂とよりなることを特徴とする
    樹脂封止型半導体装置。
  2. 【請求項2】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内であって、薄厚部により前記フレー
    ム本体と接続し、かつ前記フレーム本体よりも突出して
    形成され第1の半導体素子が搭載される第1のダイパッ
    ド部と、前記フレーム本体の領域内であって、薄厚部に
    より前記フレーム本体と接続し、かつ前記フレーム本体
    よりも突出して形成され第2の半導体素子が搭載される
    第2のダイパッド部と、前記フレーム本体の領域内であ
    って前記第1,第2のダイパッド部の周囲に配設され
    て、薄厚部により前記フレーム本体と接続し、かつ前記
    フレーム本体よりも突出して形成された複数のランド構
    成体と、前記ランド構成体および第1,第2のダイパッ
    ド部は前記フレーム本体から突出した方向への押圧力に
    より、前記薄厚部が破断されて前記ランド構成体および
    第1,第2のダイパッド部が前記フレーム本体より分離
    される構成であるターミナルランドフレームを用いて形
    成された樹脂封止型半導体装置であって、前記第1のダ
    イパッド部上に搭載された第1の半導体素子と、前記第
    2のダイパッド部上に搭載された第2の半導体素子と、
    前記第1,第2の半導体素子の周辺に配置され、前記第
    1,第2の半導体素子と金属細線により電気的に接続さ
    れたランド構成体群と、前記ランド構成体群の底面と第
    1,第2のダイパッド部の底面とを突出させて前記第
    1,第2の半導体素子の外囲を一体封止した封止樹脂と
    よりなることを特徴とする樹脂封止型半導体装置。
  3. 【請求項3】 第1の半導体素子と第2の半導体素子と
    は、機能が異なる種類の半導体素子であることを特徴と
    する請求項1または請求項2に記載の樹脂封止型半導体
    装置。
  4. 【請求項4】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内に配設されて、薄厚部により前記フ
    レーム本体と接続し、かつ前記フレーム本体よりも突出
    して形成された複数のランド構成体群とよりなり、前記
    ランド構成体群は前記フレーム本体から突出した方向へ
    の押圧力により、前記薄厚部が破断されて前記ランド構
    成体群が前記フレーム本体より分離される構成であるタ
    ーミナルランドフレームを用意する工程と、前記ターミ
    ナルランドフレームの前記ランド構成体群の一部のラン
    ド構成体の突出した側に第1の半導体素子を搭載する工
    程と、前記ターミナルランドフレームの前記ランド構成
    体群の一部のランド構成体の突出した側に第2の半導体
    素子を搭載する工程と、搭載した第1,第2の半導体素
    子と前記第1,第2の半導体素子の周囲に配置したラン
    ド構成体とを電気的に接続する工程と、少なくとも前記
    第1,第2の半導体素子の外囲を封止樹脂により一体封
    止し、樹脂封止型半導体装置を形成する工程と、前記タ
    ーミナルランドフレームの前記フレーム本体を固定した
    状態で前記フレーム本体の底面側から前記ランド構成体
    の底面側に対して押圧力を印加し、ランド構成体群とフ
    レーム本体とを接続している薄厚部を破断させ、前記フ
    レーム本体から樹脂封止型半導体装置を分離する工程と
    を有することを特徴とする樹脂封止型半導体装置の製造
    方法。
  5. 【請求項5】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内であって、薄厚部により前記フレー
    ム本体と接続し、かつ前記フレーム本体よりも突出して
    形成され第1の半導体素子が搭載される第1のダイパッ
    ド部と、前記フレーム本体の領域内であって、薄厚部に
    より前記フレーム本体と接続し、かつ前記フレーム本体
    よりも突出して形成され第2の半導体素子が搭載される
    第2のダイパッド部と、前記フレーム本体の領域内であ
    って前記第1,第2のダイパッド部の周囲に配設され
    て、薄厚部により前記フレーム本体と接続し、かつ前記
    フレーム本体よりも突出して形成された複数のランド構
    成体とよりなり、前記第1,第2のダイパッド部および
    前記ランド構成体は、前記フレーム本体から突出した方
    向への押圧力により、前記薄厚部が破断されて前記ラン
    ド構成体が前記フレーム本体より分離される構成である
    ターミナルランドフレームを用意する工程と、前記ター
    ミナルランドフレームの前記第1のダイパッド部の突出
    した側に第1の半導体素子を搭載する工程と、前記ター
    ミナルランドフレームの前記第2のダイパッド部の突出
    した側に第2の半導体素子を搭載する工程と、搭載した
    第1,第2の半導体素子と前記第1,第2の半導体素子
    の周囲に配置したランド構成体とを電気的に接続する工
    程と、少なくとも前記第1,第2の半導体素子の外囲を
    封止樹脂により一体封止し、樹脂封止型半導体装置を形
    成する工程と、前記ターミナルランドフレームの前記フ
    レーム本体を固定した状態で前記フレーム本体の底面側
    から前記ランド構成体の底面側に対して押圧力を印加
    し、ランド構成体群とフレーム本体とを接続している薄
    厚部を破断させ、前記フレーム本体から樹脂封止型半導
    体装置を分離する工程とを有することを特徴とする樹脂
    封止型半導体装置の製造方法。
  6. 【請求項6】 第1の半導体素子と第2の半導体素子と
    は、機能が異なる種類の半導体素子であることを特徴と
    する請求項4または請求項5に記載の樹脂封止型半導体
    装置の製造方法。
JP02754299A 1999-02-04 1999-02-04 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3422276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02754299A JP3422276B2 (ja) 1999-02-04 1999-02-04 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02754299A JP3422276B2 (ja) 1999-02-04 1999-02-04 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000228479A JP2000228479A (ja) 2000-08-15
JP3422276B2 true JP3422276B2 (ja) 2003-06-30

Family

ID=12223986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02754299A Expired - Fee Related JP3422276B2 (ja) 1999-02-04 1999-02-04 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3422276B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521171C (zh) * 2004-10-21 2009-07-29 财团法人工业技术研究院 一种元件的封装接合结构

Also Published As

Publication number Publication date
JP2000228479A (ja) 2000-08-15

Similar Documents

Publication Publication Date Title
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100564006B1 (ko) 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
JP3460646B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2986788B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP3422276B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3921880B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449266B2 (ja) 樹脂封止型半導体装置の製造方法
JP3921885B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449265B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3965813B2 (ja) ターミナルランドフレームの製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3928284B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449267B2 (ja) 樹脂封止型半導体装置の製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP3928286B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4013452B2 (ja) 樹脂封止型半導体装置の製造方法
JP3890822B2 (ja) 樹脂封止型半導体装置の製造方法
JP2986787B1 (ja) ターミナルランドフレームおよびその製造方法
JP2000124383A (ja) 樹脂封止型半導体装置およびその製造方法
JP4045718B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees