CN100521171C - 一种元件的封装接合结构 - Google Patents
一种元件的封装接合结构 Download PDFInfo
- Publication number
- CN100521171C CN100521171C CN 200410086482 CN200410086482A CN100521171C CN 100521171 C CN100521171 C CN 100521171C CN 200410086482 CN200410086482 CN 200410086482 CN 200410086482 A CN200410086482 A CN 200410086482A CN 100521171 C CN100521171 C CN 100521171C
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding structure
- electrode
- metal layer
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
本发明涉及一种元件的封装接合结构,包含有:第一基板,其表面具有多个金属垫及第一接合金属层;及第二基板,其表面具有多个电极及第二接合金属层,该第二接合金属层粘接固定于该第一接合金属层,使该第一基板接合于第二基板,该金属垫电性导通于该电极。该第一基板包含金属线路,其连接该金属垫与该电极。本发明可应用在如集成电路芯片与基板的接合,无需使用非导电膜或各向异性导电膜,可提高接合密度,达到细间距接合,增加制作过程的可靠度,并减少制作步骤以及降低制造成本,并且在接合过程中将接合界面先经过表面活化或超音波处理,可降低接合温度,解决现有接合技术所面临的高温问题。
Description
技术领域
本发明涉及一种接合结构,特别是涉及一种电子元件的封装接合结构。
背景技术
由于半导体元件封装技术对于增加元件可靠性、提高接合密度以及减少元件尺寸方面的要求不断提高,因此传统引线接合(wire bonding)逐渐被芯片倒装焊封装(flip-chip)技术所取代。
芯片倒装焊封装技术是在元件与基板的接合面形成接合垫(pad)或是凸块(bump)以取代现有封装技术所使用的导线架(lead frame),然后在基板表面涂布粘接剂。通过直接压合或焊接元件的凸块与基板的接合垫来实现电路导通,以完成芯片倒装焊封装结构。与打线接合相比可减少元件与基板间的电子信号传输距离,适用于高速电子元件的封装。现有的芯片倒装焊封装方法,由于涂布于基板的粘接剂相对于元件两者具有严重的热膨胀系数差异,当温度产生变化时,热应力的影响容易使元件及基板的凸块接点产生变形。
一般芯片倒装焊封装所使用的粘接剂可分为非导电膜(Non-conductiveFilm,NCF)及各向异性导电膜(Anisotropic Conductive Film,ACF)。传统接合技术是使用非导电膜,将非导电薄膜涂布于基板上,再使元件与基板结合,并利用加压与加热程序使非导电薄膜融溶,利用此薄膜固化完全后所产生的收缩应力,将元件与元件接合在一起。此接合技术可提高较高的接合密度,但元件与元件的接合完全是依靠机械力量维持,也就是薄膜所产生的应力需维持接点导通的品质,一旦薄膜所承受的应力过大时,又会使得薄膜对于电路及基材的其它接触面上产生迭合(lamination)的现象,导致接合后的电阻升高。
各向异性导电膜接合技术是将一层含有导电粒子的非等向性的导电薄膜置于元件与欲接合的元件之间,利用加压与加热程序使薄膜融溶,将元件与元件接合在一起。使金属接合垫、金属凸块与导电粒子来形成导电信道。此种接合技术的缺点为:当金属接合垫与金属凸块的间距非常小时,因为加热与加压的关系会导致导电粒子产生流动的现象,而使得相邻的两个导电点会发生短路的现象,无法符合微小化的需求,以致于接合密度只能达到40微米(μm)的间距。
另一种共晶扩散接合(diffusion bonding)技术,是利用高温使元件与基板的接点产生相互扩散的现象而进行接合,但因接合温度往往需达到摄氏四百度以上,且两接点的金属表面会形成金属氧化物,其共价键会局限金属的自由电子,而使界面间难以形成金属键,且导电现象来自于电子的穿隧效应,产生较高的接点阻抗,因此也不适用于细间距(fine pitch)的应用。
发明内容
本发明所要解决的技术问题在于提供一种元件的封装接合结构,以实现结构改良与制作过程简化的目的。
为了实现上述目的,本发明提供了一种元件的封装接合结构,其特点在于,主要包含第一基板与第二基板;第一基板的表面具有多个金属垫及第一接合金属层,第二基板的表面具有多个电极及第二接合金属层,其中第一基板接合于第二基板,第一接合金属层与第二接合金属层则互相粘接固定,而多个金属垫电性导通于多个电极。特别是,本发明的第二基板可为一种可挠性基板,如高分子材料基板,用以缓冲第一基板与第二基板接合所产生的应力。
另外,本发明另有一种元件的封装接合结构,是使多个电极及第二接合金属层嵌入第二基板仅露出顶端表面,同样地,前述的第一基板的第一接合金属层粘接固定于第二接合金属层,而多个金属垫电性导通于多个电极。
并且,第一接合金属层与第二接合金属层间的粘接固定以及多个电极的电性连接,可以直接以热压方式、超音波接合或是表面活化处理来完成接合,也可先配合表面活化处理或超音波振荡后再以热压方式进行接合。将接合界面先经过表面活化或超音波处理,可降低接合温度,解决现有接合制程所面临的高温问题。
上述元件的封装接合结构,其特点在于,该第一基板包含一金属线路,其连接该金属垫与该电极。
上述元件的封装接合结构,其特点在于,该第一基板包含一保护层,披覆于该第一基板并露出该金属垫。
上述元件的封装接合结构,其特点在于,该第一基板包含一金属线路,连接于该金属垫且延伸覆盖于该保护层,并连接于该电极。
上述元件的封装接合结构,其特点在于,该第一基板的金属线路延伸至连接于该第二基板的该电极处。
上述元件的封装接合结构,其特点在于,该嵌入式基板的制造步骤包含:在一承载基板上沉积一金属层;蚀刻该金属层形成所需的该电极与该第二金属接合层;涂布一高分子层于该承载基板以覆盖该电极与该第二金属接合层;及去除该承载基板,露出嵌入于该高分子层的该电极与该第二金属接合层的顶端表面,以形成该嵌入式基板。
上述元件的封装接合结构,其特点在于,该电极与该金属垫间的粘接固定,以热压、超音波接合或是表面活化处理接合其中的一方法来完成接合。
上述元件的封装接合结构,其特点在于,该电极与该金属垫间的粘接固定,先以超音波振荡及表面活化处理其中的一方法,处理该第一接合金属层与该第二接合金属层的欲接合面再以热压与直接接合其中的一方法进行接合。
上述元件的封装接合结构,其特点在于,还包含一粘接剂,用以结合该第一基板与该第二基板的边缘。
本发明的功效,在于可应用在如集成电路芯片与基板的接合,无需使用非导电膜或各向异性导电膜,可提高接合密度,达到细间距接合,增加制作过程的可靠度,并减少制作步骤以及降低制造成本,并且在接合过程中将接合界面先经过表面活化或超音波处理,可降低接合温度,解决现有接合技术所面临的高温问题。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明第一实施例的放大截面示意图;
图2为本发明第二实施例的放大截面示意图;
图3为本发明第三实施例的放大截面示意图;及
图4A至图4D为内嵌式基板的制造流程示意图。
其中,附图标记:
100-第一基板,110-金属垫,120-金属线路
130-第一接合金属层,140-保护层
200-第二基板,210-电极,220-第二接合金属层
230-粘接剂,300-高分子层,400-金属层
401-承载基板,410-电极
420-第二金属接合层
具体实施方式
如图1所示,其包含第一基板100与第二基板200;第一基板的表面具有多个金属垫110、金属线路120、保护层140及第一接合金属层130,保护层140形成于第一基板100的表面并露出多个金属垫110,金属线路120连接于金属垫110并延伸覆盖于保护层140,以利于之后的电性连接,第一接合金属层130覆盖于保护层140上。第二基板200的表面具有多个电极210及第二接合金属层220,其中第一基板100以面对面的方式接合第二基板120,使第一接合金属层130粘接固定于第二接合金属层220,而多个金属垫110导通于金属线路120以电性连接于多个电极210,并且第一基板100和第二基板200的接合边缘填入少量粘接剂230,以更稳固第一基板100与第二基板200的接合,并防止水气进入接合结构。
并且,本发明的第一基板的金属垫与第二基板的电极可利用第一基板的金属线路向外延伸以连接于第二基板的电极处。请参考图2,其为本发明第二实施例的放大截面示意图。同样地,包含第一基板100与第二基板200;第一基板100的表面具有多个金属垫110、金属线路120、保护层140及第一接合金属层130,保护层140形成于第一基板100的表面并露出多个金属垫110,金属线路120连接于金属垫110并延伸覆盖于保护层140,第一接合金属层130覆盖于保护层140上。第二基板200的表面具有多个电极210及第二接合金属层220,第一基板100接合于第二基板200,使第一接合金属层130粘接固定于第二接合金属层220,然而第一基板100的金属垫110并未对准于第二基板200的电极210,第一基板的金属线路120延伸以连接于第二基板200的电极210处,使多个金属垫110导通于金属线路120以电性连接于多个电极210,且第一基板100和第二基板200的接合边缘填入少量粘接剂230。
此外,本发明也可使多个电极210及第二接合金属层220嵌入第二基板200仅露出顶端表面,请参考图3,其为本发明第三实施例的放大截面示意图。包含第一基板100与第二基板200;第一基板100的结构如前所述,而第二基板200的表面所设置的多个电极210及第二接合金属层220嵌入第二基板200仅露出其顶端表面,第一基板100以面对面的方式接合第二基板200,使第一接合金属层130粘接固定于第二接合金属层220,而多个金属垫110导通于金属线路120以电性连接于多个电极210,且第一基板100和第二基板200的接合边缘填入少量粘接剂230。通过内嵌式的第二基板结构,可以更进一步减少封装的体积。
其中,内嵌式基板可通过以下步骤来制作,请参考图4A至图4D,其为内嵌式基板的制造流程示意图。
如图4A所示,先在承载基板401上沉积金属层400。
又如图4B所示,蚀刻金属层400以形成所需的电极410与第二金属接合层420。
如图4C所示,在承载基板上涂布高分子层300以覆盖电极410与第二金属接合层420。
如图4D所示,去除承载基板401,以露出嵌入高分子层300的电极410与第二金属接合层420的表面,以形成内嵌式的第二基板。
并且,第一接合金属层与第二接合金属层间的粘接固定以及多个电极与金属电路或金属垫的电性连接,可以直接以热压方式、超音波接合或是表面活化处理来完成接合,也可先配合表面活化处理或超音波振荡将接合界面进行表面活化或超音波处理,再以热压或是直接接合方式进行接合。其中所配合的表面活化处理是将第一金属层、接合层和多个电极的表面上的灰尘粒子和氧化层去除,再进行后续的接合制作过程,在接合界面形成金属键结,因此可使第一基板与第二基板所形成的元件的封装接合结构具有极佳的电气特性。
本发明以第一金属接合层与第二金属接合层的结合来进行第一基板与第二基板的粘接固定,无需使用非导电膜或各向异性导电膜,且由于第一金属接合层可以与第一基板的金属垫或金属电路同时形成,而第二金属接合层可以与第二基板的电极同时形成,因此,可减少制作步骤以及降低制造成本。并且在接合过程中将接合界面先经过表面活化或超音波处理,可降低接合温度,解决现有接合技术所面临的高温问题。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。
Claims (14)
1、一种元件的封装接合结构,其特征在于,包含有:
一第一基板,其表面具有多个金属垫、一第一接合金属层及一粘着的金属线路,该第一接合金属层相对于该粘着的金属线路位于该第一基板表面的中间,该金属垫位于该第一接合金属层的外侧,该粘着的金属线路连接于该金属垫;及
一第二基板,其表面具有多个电极及一第二接合金属层,该第二接合金属层相对于该电极位于该第二基板表面的中间;
其中,当该第一基板接合该第二基板时,该第二接合金属层粘接固定于该第一接合金属层,该粘着的金属线路直接位于该金属垫与该电极之间,该金属垫电性导通于该电极。
2、根据权利要求1所述的元件的封装接合结构,其特征在于,该电极与该金属线路间的接合,是以热压、超音波接合及表面活化处理接合其中的一方法来完成接合。
3、根据权利要求1所述的元件的封装接合结构,其特征在于,该电极与该金属垫间的粘接固定,先以超音波振荡及表面活化处理其中的一方法,处理该第一接合金属层与该第二接合金属层的欲接合面,再以热压与直接接合其中的一方法进行接合。
4、根据权利要求1所述的元件的封装接合结构,其特征在于,该第一基板包含一保护层,形成在具有金属垫的表面并露出该金属垫。
5、根据权利要求4所述的元件的封装接合结构,其特征在于,该第一基板包含一金属线路,连接于该金属垫且延伸覆盖于该保护层,并连接于该电极。
6、根据权利要求5所述的元件的封装接合结构,其特征在于,该第一基板的金属线路延伸至连接于该第二基板的该电极处。
7、根据权利要求1所述的元件的封装接合结构,其特征在于,该第二基板为一可挠性基板。
8、根据权利要求7所述的元件的封装接合结构,其特征在于,该可挠性基板为高分子材料基板。
9、根据权利要求1所述的元件的封装接合结构,其特征在于,该第二基板为一嵌入式基板,该电极与该第二接合金属层嵌入于该第二基板仅露出其顶端表面。
10、根据权利要求9所述的元件的封装接合结构,其特征在于,该嵌入式基板的制造步骤包含:
在一承载基板上沉积一金属层;
蚀刻该金属层形成所需的该电极与该第二金属接合层;
涂布一高分子层于该承载基板以覆盖该电极与该第二金属接合层;及
去除该承载基板,露出嵌入于该高分子层的该电极与该第二金属接合层的顶端表面,以形成该嵌入式基板。
11、根据权利要求1所述的元件的封装接合结构,其特征在于,该第一接合金属层与该第二接合金属层间的粘接固定,是以热压、超音波接合及表面活化处理接合其中的一方法来完成接合。
12、根据权利要求1所述的元件的封装接合结构,其特征在于,该第一接合金属层与该第二接合金属层间的粘接固定,先以超音波振荡及表面活化处理其中的一方法,处理该第一接合金属层与该第二接合金属层的欲接合面,再以热压与直接接合其中的一方法进行接合。
13、根据权利要求1所述的元件的封装接合结构,其特征在于,该电极与该金属垫间的粘接固定,以热压、超音波接合或是表面活化处理接合其中的一方法来完成接合。
14、根据权利要求1所述的元件的封装接合结构,其特征在于,还包含一粘接剂,用以结合该第一基板与该第二基板的边缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410086482 CN100521171C (zh) | 2004-10-21 | 2004-10-21 | 一种元件的封装接合结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410086482 CN100521171C (zh) | 2004-10-21 | 2004-10-21 | 一种元件的封装接合结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1763938A CN1763938A (zh) | 2006-04-26 |
CN100521171C true CN100521171C (zh) | 2009-07-29 |
Family
ID=36747988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410086482 Expired - Fee Related CN100521171C (zh) | 2004-10-21 | 2004-10-21 | 一种元件的封装接合结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100521171C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101279709B (zh) * | 2007-04-04 | 2011-01-19 | 财团法人工业技术研究院 | 微型声波传感器的多层式封装结构 |
CN101807558B (zh) * | 2009-02-12 | 2012-07-04 | 财团法人工业技术研究院 | 元件密封接合结构及其工艺 |
CN102823000B (zh) * | 2010-04-08 | 2016-08-03 | 日亚化学工业株式会社 | 发光装置及其制造方法 |
CN112993135B (zh) * | 2020-07-01 | 2022-09-27 | 重庆康佳光电技术研究院有限公司 | 显示面板的制作方法、显示面板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619070A (en) * | 1993-12-28 | 1997-04-08 | Kabushiki Kaisha Toshiba | Semiconductor device which radiates heat and applies substrate potential from rear surface of semiconductor chip |
US6005292A (en) * | 1996-08-05 | 1999-12-21 | International Business Machines Corporation | Lead-free interconnection for electronic devices |
JP2000228479A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
US20030151145A1 (en) * | 2002-01-11 | 2003-08-14 | Hesse & Knipps Gmbh | Method and components for flip-chip bonding |
US6690089B2 (en) * | 2002-05-15 | 2004-02-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having multi-chip package |
-
2004
- 2004-10-21 CN CN 200410086482 patent/CN100521171C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619070A (en) * | 1993-12-28 | 1997-04-08 | Kabushiki Kaisha Toshiba | Semiconductor device which radiates heat and applies substrate potential from rear surface of semiconductor chip |
US6005292A (en) * | 1996-08-05 | 1999-12-21 | International Business Machines Corporation | Lead-free interconnection for electronic devices |
JP2000228479A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
US20030151145A1 (en) * | 2002-01-11 | 2003-08-14 | Hesse & Knipps Gmbh | Method and components for flip-chip bonding |
US6690089B2 (en) * | 2002-05-15 | 2004-02-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having multi-chip package |
Also Published As
Publication number | Publication date |
---|---|
CN1763938A (zh) | 2006-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100522223B1 (ko) | 반도체장치및그제조방법 | |
JP4058642B2 (ja) | 半導体装置 | |
CN102856219B (zh) | 用于把金属表面附着到载体的方法以及包装模块 | |
JP4577228B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8022558B2 (en) | Semiconductor package with ribbon with metal layers | |
US7239027B2 (en) | Bonding structure of device packaging | |
JP2007227414A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2951882B2 (ja) | 半導体装置の製造方法及びこれを用いて製造した半導体装置 | |
KR100691062B1 (ko) | 반도체 장치, 반도체 칩, 반도체 장치의 제조 방법 및전자기기 | |
WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
CN100514612C (zh) | 半导体封装用印刷电路板的窗口加工方法 | |
CN100521171C (zh) | 一种元件的封装接合结构 | |
US6897088B2 (en) | Method for connecting circuit devices | |
JPH1116949A (ja) | Acf接合構造 | |
KR20140020767A (ko) | 칩형 전자 부품 및 접속 구조체 | |
TW529137B (en) | Semiconductor device | |
US20080173998A1 (en) | Chip arrangement and method for producing a chip arrangement | |
JPH09246318A (ja) | 半導体装置およびその製造方法 | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JP2018195673A (ja) | バンプ及びその形成方法、並びに基板 | |
JP2002252326A (ja) | 半導体装置の製造方法 | |
JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
JP3598058B2 (ja) | 回路基板 | |
TWI343104B (en) | Method for disposing conductive particles on contacts of a substrate | |
JPH07254632A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20181021 |
|
CF01 | Termination of patent right due to non-payment of annual fee |