JPS6248053A - 半導体装置用リ−ドフレ−ムの製造方法 - Google Patents
半導体装置用リ−ドフレ−ムの製造方法Info
- Publication number
- JPS6248053A JPS6248053A JP60190692A JP19069285A JPS6248053A JP S6248053 A JPS6248053 A JP S6248053A JP 60190692 A JP60190692 A JP 60190692A JP 19069285 A JP19069285 A JP 19069285A JP S6248053 A JPS6248053 A JP S6248053A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- leads
- semiconductor device
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用リードフレームの製造方法に関す
る。
る。
従来、この種の半導体装置用リードフレーム（以下単に
リードフレームという）は、帯状の金属板にプレス加工
法によりパターンを形成するか、あるいは定尺板等の金
属板を板の両面から化学エツチング法によりエツチング
しパターンを形成するかのいずれかの方法により製造さ
れていた。
リードフレームという）は、帯状の金属板にプレス加工
法によりパターンを形成するか、あるいは定尺板等の金
属板を板の両面から化学エツチング法によりエツチング
しパターンを形成するかのいずれかの方法により製造さ
れていた。
第４図（ａ）、（ｂ）に従来の方法により形成された樹
脂封止型半導体装置用リードフレームの平面図及びＡ
−Ａ’線断面図を示す。
脂封止型半導体装置用リードフレームの平面図及びＡ
−Ａ’線断面図を示す。
第４図（ａ）、（ｂ）において、リードフレーム６の半
導体素子が搭載されるタブ部１ｂとこのタブ部１ｂの周
囲に延在した内部リード２ｂとその外部にのびた外部リ
ード３ｂ及びタイバー１０とは同一の厚さで構成されて
いた。
導体素子が搭載されるタブ部１ｂとこのタブ部１ｂの周
囲に延在した内部リード２ｂとその外部にのびた外部リ
ード３ｂ及びタイバー１０とは同一の厚さで構成されて
いた。
上述した従来の同一厚さのリードフレーム６は、第５図
に示したように、半導体素子４を搭載して樹脂封止した
後、樹脂パッケージ９から突出した外部リード３ｂの変
形及び破断がない強度が要求される所から一般的に、０
１５〜０．３ｍｍ厚さのものが使用されてきた。一方、
タブ部１ｂ周囲の内部リード２ｂは、外部リード３ｂと
は異り、タブ部１ｂからある適当な距離に内部リード２
ｂの先端が配置される必要があり、微細な加工が要求さ
れる。
に示したように、半導体素子４を搭載して樹脂封止した
後、樹脂パッケージ９から突出した外部リード３ｂの変
形及び破断がない強度が要求される所から一般的に、０
１５〜０．３ｍｍ厚さのものが使用されてきた。一方、
タブ部１ｂ周囲の内部リード２ｂは、外部リード３ｂと
は異り、タブ部１ｂからある適当な距離に内部リード２
ｂの先端が配置される必要があり、微細な加工が要求さ
れる。
微細な内部リードパターンを形成するためにはリードフ
レーム用基板の厚さを薄くする必要があり、それによシ
リード間間隔を小さく加工出来るが、リードフレーム用
基板の厚さを薄くすると、外部リードの強度が満足され
ない。この為上記の様に全体の厚さが一様なリードフレ
ーム用基板をプレス法か化学エツチング法のいずれかの
方法により処理してパターンを形成ｊ７たリードフレー
ムが使用されてきた。
レーム用基板の厚さを薄くする必要があり、それによシ
リード間間隔を小さく加工出来るが、リードフレーム用
基板の厚さを薄くすると、外部リードの強度が満足され
ない。この為上記の様に全体の厚さが一様なリードフレ
ーム用基板をプレス法か化学エツチング法のいずれかの
方法により処理してパターンを形成ｊ７たリードフレー
ムが使用されてきた。
しかし、近年、半導体装置の多ピン化及び半導体素子の
縮小化技術が進むにつ引、上記［た従来リードフレーム
の製造方法では内部リード先端のリード間寸決がリード
フレームの基板の厚さで制限されるため、第４図（ａ）
、 （ｂ）及び２Ｆ！５図に示し。
縮小化技術が進むにつ引、上記［た従来リードフレーム
の製造方法では内部リード先端のリード間寸決がリード
フレームの基板の厚さで制限されるため、第４図（ａ）
、 （ｂ）及び２Ｆ！５図に示し。
た様に、タブ部１ｂに対し内部リード２ｂ先端を遠い位
置に配置せざるおえなくなり、半導体素子４と内部リー
ド２ｂの先端部とを結ぶボンデングワイヤＣ以下単にワ
イヤという）５が著しく長くなることにより、ボンデン
グ中にワイヤが切わたり、ワイヤが変形し半導体素子４
のエッヂに触れたり、さらに隣接ワイヤとの短絡を起し
たりする不良が多発し半導体装置の組立に関する生産性
及び信頼性を著しく損う欠点があった。又場合によって
はワイヤがあまりにも長すぎ組立が出来ないこともあっ
た。
置に配置せざるおえなくなり、半導体素子４と内部リー
ド２ｂの先端部とを結ぶボンデングワイヤＣ以下単にワ
イヤという）５が著しく長くなることにより、ボンデン
グ中にワイヤが切わたり、ワイヤが変形し半導体素子４
のエッヂに触れたり、さらに隣接ワイヤとの短絡を起し
たりする不良が多発し半導体装置の組立に関する生産性
及び信頼性を著しく損う欠点があった。又場合によって
はワイヤがあまりにも長すぎ組立が出来ないこともあっ
た。
本発明の目的は、外部リードの強度を減らすことなく内
部リード間及び内部リード先端とタブ部との間隔を狭く
した半導体装置用リードフレームの製造方法を提供する
ことにある。
部リード間及び内部リード先端とタブ部との間隔を狭く
した半導体装置用リードフレームの製造方法を提供する
ことにある。
本発明の半導体装置用リードフレームの製造方法は、リ
ードフレーム用基板に打抜き加工により内部リード、外
部リード、タブ部、タイバーを形成する半導体装置用リ
ードフレームの製造方法であって、内部リードの先端と
その近傍が形成される領域を化学エツチング法により他
の部分より薄くした後、打抜き加工を行うものである。
ードフレーム用基板に打抜き加工により内部リード、外
部リード、タブ部、タイバーを形成する半導体装置用リ
ードフレームの製造方法であって、内部リードの先端と
その近傍が形成される領域を化学エツチング法により他
の部分より薄くした後、打抜き加工を行うものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明する為
の製造工程におけるリードフレーム基板の平面図、Ｂ
−Ｂ’線断面図及びｃ −ｃ’線断面図、第２図（ａ）
、（ｂ）は本発明の一実施例により製造されたリードフ
レームの平面図及びＤ−α線断面図、第３図は第２図に
示したリードフレームを用いて製造した樹脂封止型半導
体装置の断面図である。
の製造工程におけるリードフレーム基板の平面図、Ｂ
−Ｂ’線断面図及びｃ −ｃ’線断面図、第２図（ａ）
、（ｂ）は本発明の一実施例により製造されたリードフ
レームの平面図及びＤ−α線断面図、第３図は第２図に
示したリードフレームを用いて製造した樹脂封止型半導
体装置の断面図である。
まず第１図（ａ）〜（ｃ）に示すように、リードフレー
ム基板として板厚０．２５ｍｍで幅がリードフレームの
幅に相当する帯状のＦｅ−Ｎｉ合金板６ａを用い、内部
リードが形成される微細なパターンを必要とする部分７
ａには片面から化学エツチングされる様に、又基準丸穴
８になる部分には両面から化学エツチングされる様にレ
ジスト処理を行った。この時基準丸穴８及び微細パター
ンに相当する部分７ａ以外の部分もエツチング法により
パターン化することも可能である。
ム基板として板厚０．２５ｍｍで幅がリードフレームの
幅に相当する帯状のＦｅ−Ｎｉ合金板６ａを用い、内部
リードが形成される微細なパターンを必要とする部分７
ａには片面から化学エツチングされる様に、又基準丸穴
８になる部分には両面から化学エツチングされる様にレ
ジスト処理を行った。この時基準丸穴８及び微細パター
ンに相当する部分７ａ以外の部分もエツチング法により
パターン化することも可能である。
次に微細なパターンを必要とする部分７ａの板厚が０．
１２５ｍｍになる様に化学エツチングを行ったのちレジ
ストを除去した。その後、このエツチング済のＦｅ−Ｎ
ｉ合金板６ａの基準丸穴８をパイロット穴として順送り
金型によるプレス加工法により、微細パターンを中心に
２点鎖線で示される必要な部分のパターン化を行った。
１２５ｍｍになる様に化学エツチングを行ったのちレジ
ストを除去した。その後、このエツチング済のＦｅ−Ｎ
ｉ合金板６ａの基準丸穴８をパイロット穴として順送り
金型によるプレス加工法により、微細パターンを中心に
２点鎖線で示される必要な部分のパターン化を行った。
この様にして得られたリードフレーム６は第２図（ａ）
、（ｂ）に示す様に、微細パターンを必要とする部分を
前もって化学エツチング法により０１２５ｍｍ厚にして
おいたため、内部リード２ａの先端のリード間間隔を板
厚に相当する０、１２５ｍｍでプレス加工法により生産
性よく実現可能になった。
、（ｂ）に示す様に、微細パターンを必要とする部分を
前もって化学エツチング法により０１２５ｍｍ厚にして
おいたため、内部リード２ａの先端のリード間間隔を板
厚に相当する０、１２５ｍｍでプレス加工法により生産
性よく実現可能になった。
この為従来の製造方法に比べ２分の１のリード間間隔で
リードフレームが製造可能となった。従って第３図に示
すように半導体素子４をタブ部１ａに搭載した場合短い
ワイヤ５で半導体素子４と内部リード２ａとを接続でき
る。
リードフレームが製造可能となった。従って第３図に示
すように半導体素子４をタブ部１ａに搭載した場合短い
ワイヤ５で半導体素子４と内部リード２ａとを接続でき
る。
上記実施例ではリードフレーム幅に相当する帯状のＦｅ
−Ｎｉ合金を使用したが、複数本のリードフレームが同
時に加工可能な広幅の基板を使用し、エツチング工程に
おいて１本分の幅に分割することも可能であり、この方
法によれば前工程であるエツチング工程の生産性を著し
７〈向上させることが出来る。
−Ｎｉ合金を使用したが、複数本のリードフレームが同
時に加工可能な広幅の基板を使用し、エツチング工程に
おいて１本分の幅に分割することも可能であり、この方
法によれば前工程であるエツチング工程の生産性を著し
７〈向上させることが出来る。
父上記実施例では樹脂封止型半導体装置用リードフレー
ムについて説明したが、本発明はそれに限定されるもの
ではなく、サーデツプ型の半導体装置用リードフレーム
等にも適用できるものである。
ムについて説明したが、本発明はそれに限定されるもの
ではなく、サーデツプ型の半導体装置用リードフレーム
等にも適用できるものである。
以上説明した様に、本発明は微細なパターンを必要とす
る部分を予じめ、化学エツチング法により３０〜７０％
に薄くすることにより、捗工程のプレス加工法でのパタ
ーン化の際に、内部リード先端部のリード間間隔を従来
方法の２分の１にする微細パターン化が可能で、少なく
とも、リード間間隔が縮少された分は第２図及び第３図
に示す様に、内部リード２ａをタブ部１ａの近くに配置
することが可能になった。
る部分を予じめ、化学エツチング法により３０〜７０％
に薄くすることにより、捗工程のプレス加工法でのパタ
ーン化の際に、内部リード先端部のリード間間隔を従来
方法の２分の１にする微細パターン化が可能で、少なく
とも、リード間間隔が縮少された分は第２図及び第３図
に示す様に、内部リード２ａをタブ部１ａの近くに配置
することが可能になった。
このため、多ピンを有するリードフレームで従来ワイヤ
が長すぎて組立不可能であったより小さな半導体素子が
組立可能になるばかりでなく、ボンデング中にワイヤが
切れたり、ワイヤが変形して半導体素子のエツジに触れ
たり、さらに隣接ワイヤとのショートを起したりするこ
とがなく、生産性及び信頼性の向上した半導体装量を得
ることが出来た。
が長すぎて組立不可能であったより小さな半導体素子が
組立可能になるばかりでなく、ボンデング中にワイヤが
切れたり、ワイヤが変形して半導体素子のエツジに触れ
たり、さらに隣接ワイヤとのショートを起したりするこ
とがなく、生産性及び信頼性の向上した半導体装量を得
ることが出来た。
又微細パターンを必要とする部分を前もってエツチング
する時に、基準丸穴も同時に形成出来る為、その穴をプ
レス加工時のパイロット穴として利用することで異った
２種類のパターン形成方法を組合せ、位置精度よくしか
も生産性よくパターンを形成することが可能となった。
する時に、基準丸穴も同時に形成出来る為、その穴をプ
レス加工時のパイロット穴として利用することで異った
２種類のパターン形成方法を組合せ、位置精度よくしか
も生産性よくパターンを形成することが可能となった。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明する為
の製造工程におけるリードフレーム基板の平面図、Ｂ−
Ｂ’線断面図及びｃ −ｃ’線断面図、第２図（ａ）、
（ｂ）は本発明の一実施例により製造されたリードフレ
ームの平面図及びＤ−１１１）’線断面図、第３図は第
２図に示したリードフレームを用いて製造した樹脂封止
型半導体装置の断面図、第４図（ａ） 、 （ｂ）は従
来の製造方法により製造されたリードフレームの平面図
及びＡ−に線断面図、第５図は第４図に示したリードフ
レームを用いて製造した樹脂封止型半導体装置の断面図
である。 ｌａ、ｌｂ・・・・・・タブ部、 ２ａ、２ｂ・・・
・・・内部リード、３ａ、３ｂ・・・・・・外部リード
、４・・・・・・半導体素子、５・・・・・・ボンディ
ングワイヤ、６・・・・・・リードフレーム、５ａ・・
・・・・Ｆｅ−Ｎｉ合金板、７ａ・・・・・・微細なパ
ターンを必要とする部分、８・・・・・・基準丸穴、９
・・・・・・樹脂パッケージ、１０・・・・・・タイバ
ー。 代理人 弁理士 内 原 日、、２、？１１シ
ノ Ｙす？■ ＄ ３１ ７弗 ４ 必 声 ５ 箇
の製造工程におけるリードフレーム基板の平面図、Ｂ−
Ｂ’線断面図及びｃ −ｃ’線断面図、第２図（ａ）、
（ｂ）は本発明の一実施例により製造されたリードフレ
ームの平面図及びＤ−１１１）’線断面図、第３図は第
２図に示したリードフレームを用いて製造した樹脂封止
型半導体装置の断面図、第４図（ａ） 、 （ｂ）は従
来の製造方法により製造されたリードフレームの平面図
及びＡ−に線断面図、第５図は第４図に示したリードフ
レームを用いて製造した樹脂封止型半導体装置の断面図
である。 ｌａ、ｌｂ・・・・・・タブ部、 ２ａ、２ｂ・・・
・・・内部リード、３ａ、３ｂ・・・・・・外部リード
、４・・・・・・半導体素子、５・・・・・・ボンディ
ングワイヤ、６・・・・・・リードフレーム、５ａ・・
・・・・Ｆｅ−Ｎｉ合金板、７ａ・・・・・・微細なパ
ターンを必要とする部分、８・・・・・・基準丸穴、９
・・・・・・樹脂パッケージ、１０・・・・・・タイバ
ー。 代理人 弁理士 内 原 日、、２、？１１シ
ノ Ｙす？■ ＄ ３１ ７弗 ４ 必 声 ５ 箇
Claims (1)
- リードフレーム用基板に打抜き加工により内部リード、
外部リード、タブ部、タイバーを形成する半導体装置用
リードフレームの製造方法において、前記内部リードの
先端とその近傍が形成される領域を化学エッチング法に
より他の部分より薄くした後、前記打抜き加工を行うこ
とを特徴とする半導体装置用リードフレームの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190692A JPS6248053A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置用リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190692A JPS6248053A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置用リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248053A true JPS6248053A (ja) | 1987-03-02 |
Family
ID=16262274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60190692A Pending JPS6248053A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置用リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248053A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325252U (ja) * | 1989-07-21 | 1991-03-15 | ||
| JPH03283643A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | リードフレームの製造方法 |
| WO1996005612A1 (en) * | 1994-08-09 | 1996-02-22 | National Semiconductor Corporation | A fine pitch lead frame and method for manufacturing same |
| US5564393A (en) * | 1993-05-14 | 1996-10-15 | Hitachi, Ltd. | Fuel control method for internal combustion engine and system thereof |
| JP2003051575A (ja) * | 2001-08-07 | 2003-02-21 | Sumitomo Metal Mining Co Ltd | ハーフエッチング面の成型方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137664A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Lead frame and semiconductor device having lead frame |
-
1985
- 1985-08-28 JP JP60190692A patent/JPS6248053A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137664A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Lead frame and semiconductor device having lead frame |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325252U (ja) * | 1989-07-21 | 1991-03-15 | ||
| JPH03283643A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | リードフレームの製造方法 |
| US5564393A (en) * | 1993-05-14 | 1996-10-15 | Hitachi, Ltd. | Fuel control method for internal combustion engine and system thereof |
| WO1996005612A1 (en) * | 1994-08-09 | 1996-02-22 | National Semiconductor Corporation | A fine pitch lead frame and method for manufacturing same |
| JP2003051575A (ja) * | 2001-08-07 | 2003-02-21 | Sumitomo Metal Mining Co Ltd | ハーフエッチング面の成型方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| EP0701280B1 (en) | Lead frame and process of producing it | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPH0661401A (ja) | リードフレームおよびその製造方法 | |
| JPS61170053A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPH05114680A (ja) | リードフレームの製造方法 | |
| JP2539548B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JP2700902B2 (ja) | リードフレームの製造方法 | |
| JPH0458695B2 (ja) | ||
| JPH03188655A (ja) | リードフレームの製造方法 | |
| JPH0821658B2 (ja) | リードフレームの製造方法 | |
| JPH0444255A (ja) | リードフレームの製造方法 | |
| JPH05190719A (ja) | 多ピンリードフレームの製造方法 | |
| JPH03184639A (ja) | 金型装置用パンチ | |
| JPH04280661A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPS61150358A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS63148667A (ja) | リ−ドフレ−ムの製造方法 | |
| KR200154644Y1 (ko) | 리드프레임 및 이 리드 프레임을 성형하기 위한 금형 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH03283643A (ja) | リードフレームの製造方法 | |
| JPH0864737A (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JPS62115853A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH01150347A (ja) | 半導体装置製造用リードフレーム | |
| JPH0141034B2 (ja) |