JPH0290662A - リードフレームのインナーリード - Google Patents

リードフレームのインナーリード

Info

Publication number
JPH0290662A
JPH0290662A JP24294388A JP24294388A JPH0290662A JP H0290662 A JPH0290662 A JP H0290662A JP 24294388 A JP24294388 A JP 24294388A JP 24294388 A JP24294388 A JP 24294388A JP H0290662 A JPH0290662 A JP H0290662A
Authority
JP
Japan
Prior art keywords
inner lead
lead
tip
semiconductor element
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24294388A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24294388A priority Critical patent/JPH0290662A/ja
Publication of JPH0290662A publication Critical patent/JPH0290662A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIC,LSIなどの半導体装置を搭i1(マウ
ント)するリードフレームに関し、特に先端部がバンプ
によって半導体装置の電極と直接に接合されるインナー
リードに関する。
(従来の技術) 第4図は従来のリードフレーム10を示し、吊りリード
9によって外枠部6に支持された半導体装置が搭載され
るマウント部5と、マウント部5の周囲に放射状に配さ
れた複数のインナーリード7と、各インナーリード7に
連設されたアウターリード1を備え、これらが−組とな
って外枠部6の長手方向に複数形成されている。図中、
8はマウント部5への半導体素子の搭載や、半導体素子
とインナーリード7との接続のための位置決めをするた
め、外枠部6に形成されたパイロット孔である。このよ
うなリードフレームlOは全体が銅合金あるいはNi4
2%−Fe58%などの鉄系合金などにより、板厚0.
2〜0.25mmとなるように成形される。
第5図はこのようなリードフレームを使用したD I 
P (Dual In1ine Package)型の
半導体装置を示し、リードフレームのマウント部5上に
半導体素子3が搭載されている。そして、半導体素子3
の電極とインナーリード7が金線などのボンディングワ
イヤ4によってボンディングされ、半導体素子3、ボン
ディングワイヤ4、インナーリード7を含む領域が封止
レジン2によって封止されている。
ところで、近年の半導体素子の高密度化に対応するため
、第6図に示すようなインナーリードを微細化するリー
ドフレームが提案されている。同図において、インナー
リード7の先端部分11の板厚をボンディングワイヤの
直径(30〜40μff1)程度に薄く加工し、この先
端部分11と半導体素子3の電極とをバンプ12によっ
て直接に接合することによりワイヤレスボンディングを
行っている。インナーリード7の板厚を上記のように薄
く加工することにより、その幅、および隣接するインナ
ーリードとの間隔も同程度(0,03〜0.04mm)
とすることができるため、インナーリードを第5図に比
べて6〜8倍と微細に配設することができる。なお、こ
のようなインナーリード7の先端部を微細化する方法と
しては、エツチング処理により成形する方法、あるいは
インナーリード7のみを薄く成形し、これを別のリード
フレームに溶接する方法などが開発されている。
〔発明が解決しようとする課題〕
しかし、第6図のようなワイヤレスボンディングでは、
インナーリードの破断やインナーリードとバンプとの剥
離が生じ易く、信頬性に欠けたものとなっている。これ
はリードフレームが前述した金属であり、封止レジンが
エポキシ樹脂からなることによる熱膨張係数の相違に基
くものである。特に、バンプ12とインナーリード7と
の接合部分(A部分)と、インナーリード7が肉薄とな
る段差部分(B部分)において、レジンとの密着性が劣
り、これらの部分A、Bに気泡が生じ易く、これらの部
分に熱膨張による応力が集中するためである。温度サイ
クル下においてインナーリードが脆性破断したり、パッ
ケージ内への水の侵入に起因する応力腐食破断を生じた
り、あるいは半導体素子のバンプとインナーリードの先
端部との間が脆性破断する。このような破断を防止する
ため、インナーリードとして破断に強い銅合金を使用し
たり、封止レジンとして熱膨張の係数の小さなレジンを
使用することが行われているが1.特性向上に限界があ
って根本的な解決策とはなっていない。
そこで本発明は、ワイヤレスボンディングにおける破断
やバンプからの剥離を防止するリードフレームのインナ
ーリードを提供することを目的とする。
〔課題を解決するための手段〕
本発明は、半導体素子の電極と直接に接合されるインナ
ーリードの先端部分の板厚を薄(すると共に、この肉薄
部分に板厚方向に曲げられた屈曲部を形成したものであ
る。先端・部分を薄くするのは微細化に対応するためで
もあるが、屈曲部の効果を確実にするためにも必要なこ
とである。先端部分を薄くしないで屈曲部を設けたイン
ナーリードについて効果を確認したところ、十分な応力
緩和の効果が得られなかった。同時に、この屈曲部は後
述する理由により半導体素子のエツジ直上に位置するこ
とが望ましい。
〔実施例〕
以下、本発明のリードフレームのインナーリードを詳細
に説明する。
第1図は本発明の一実施例を示し、アウターリード1に
連設され、周囲から半導体素子3の方向に延びるインナ
ーリード7の先端部分の板厚が薄くなるように加工され
ている。
そして、この先端部分には屈曲部13が形成され、屈曲
部13よりもさらに、先端側が半導体素子3の電極とバ
ンプ12によって、直接接合されている。先端部分の板
厚を薄くすることにより、インナーリードは幅およびピ
ッチ間隔も同様な寸法まで小さくすることができ、微細
な構造となる。この先端部分の板厚寸法はボンディング
ワイヤの線径と路間等(30〜40μ)に設定される。
また、先端部分の薄肉加工はエツチングにより行われる
屈曲部13は適宜の曲率で上方に弯曲されている。この
弯曲は後述するように応力分散を良好に行う程度の大き
さに形成されるものである。このように弯曲されること
で、封止レジン2との熱膨張係数の相違に基く応力が屈
曲部13に沿って分散する。従って、バンプ12との接
合部分および肉薄となる段差部分(第6図におけるAお
よびB部分)に応力が伝播せず、また、伝播しても弱い
ため、これらの部分に気泡が生じていても破断は生じな
い。
また、屈曲部13の形成により、インナーリード7はそ
の分、長くなって封止レジン2との接触面積が増大して
封止レジン2との結合力が増大すると共に、封止レジン
2の外面がら半導体素子3との接合部までの封止距離が
長(なるため、パッケージ内への水分の透過が起こりに
くくなる。さらに屈曲部13の形成によってインナーリ
ード7が隣接するインナーリード7の方向へ曲がりにく
くなり、取扱いが良好となる。
第2図はインナーリード7と半導体素子3の電極との接
合状態を示す、接合は半導体素子3の電極に金メツキを
施してバンプ12を形成し、このバンプ12とインナー
リード7の先端を半田メツキすることで行われる。かか
る半田付けにあっては金との間に共晶合金が生成して接
合されるが、屈曲部13を形成した場合には、半導体素
子3の端面のエツジ部Eと、インナーリード7とが接触
せず、溶融状態の共晶合金は定位置で固まり、隣接イン
ナーリードと短絡することがない(同図(a))。一方
、屈曲部を形成していないストレートの場合には、イン
ナーリード7が半導体素子3の端面エツジ部Eと接触す
ることがあるため、溶融状態の共晶合金が接合部位から
流れ出て隣接するバンプの共晶合金と接触して短絡を生
じる(同図Φ))、従って、半導体素子の電極との接続
も確実に行うことができる。
なお、屈曲部13は板厚方向に形成されていれば、下方
に弯曲、すなわち半導体素子3側に凹ませても良い。し
かし、この場合は、半導体素子のエツジと接触しても、
第2図(b)のような現象が生じないようにインナーリ
ード間隔を大にする等の配慮が必要である。
実施例 1 150ピンQ F P (Quad Flat Pac
kage)型の半導体装置用のリードフレームとして、
Ni42%〜Fe5B%の合金により0.25Mの板厚
で成形した。そして、リードフレーム全体に5n60%
、Pb40%からなる半田層を0.5μmの厚さで電気
メツキし、さらにインナーリードの先端部分をエツチン
グにより板厚0.03rmとした。その後、インナーリ
ードの先端部分を上方に弯曲させる曲げ加工を施した。
第3図はこの寸法を示し、e部分およびd部分の長さが
0.1mmであり、弯曲部となるC部分の長さが0.1
 m、その高さaが0.1閣となっている。このように
弯曲部分よりもさらに先端部分(d部分)を0.1 m
mとしたのは、半導体素子のバンプに面積0.IX O
,1mm”、および厚さ0.02〜0.025n+mの
半田層または金メタライズ層が形成されており、これと
接合する必要があるためである。なお、インナーリード
のピッチ間隔は0.12mであった。
次に、インナーリードを所定本数(14ピン)ずつ−括
して半導体素子のバンプと接合しくGang Bond
ing) 、封止レジンによって封止してパッケージと
した。
実施例2 インナーリードのピッチ間隔を0.17mとし、その先
端部を下方に弯曲させた以外は実施例1と同様にして、
半導体装置を作成した。このようにピッチ間隔を大きく
したのは、屈曲部が下方に弯曲されているところから、
半導体素子のバンプとの接合による共晶合金の短絡を防
止するためである。
第1表 実施例3 リードフレームの基材として、無酸素銅(Oxgen 
Free Copper)を用いた以外は、実施例1と
同様な方法で半導体装置を作製した。
実施例4 リードフレームの基材として、無酸素鋼を用いた以外は
、実施例2と同様な方法で半導体装置を作製した。
以上の半導体装置を温度サイクル試験、PCT試験に供
すると共に、バンプの短絡率を検査した。結果を第1表
に示す。
温度サイクル試験は、高温(150’c)雰囲気30分
、低温(−50°C)雰囲気30分に置くと共に、これ
らの間に大気中放置60分を挿入してlサイクルとし、
半導体装置からの電気信号停止までの限界サイクル数を
示す。また、PCT試験は、121°Cl2atn+の
水蒸気缶中へ放置することによって水分透過試験を行う
ものであり、電気信号停止までの時間を示す、なお、比
較例は屈曲部を形成することなく先端部分を薄く加工し
たインナーリードを有する半導体装置である。
〔発明の効果〕
以上説明したように本発明は、半導体素子のバンプ接合
されるインナーリードの先端部分の板厚を薄くすると共
に、板厚方向に屈曲させたため、屈曲部で熱膨張による
応力が分散されると共に、密着性が向上して水分透過が
遮断される。このため、インナーリードの破断およびバ
ンプとの剥離が防止され、信幀性の高いものとなる。
【図面の簡単な説明】
第1図は本発明の構造の一例を示す断面図、第2図はバ
ンプとの接合状態を示す平面図、第3図は実施例におけ
る寸法を示す断面図、第4図は従来のリードフレームを
示す平面図、第5図はそのリードフレームを使用した半
導体装置の断面図、第6図は改良された従来の半導体装
置を示す断面図。 符号の説明 1−−−−一・・−アウターリード 2−・−・・・−封止レジン 3・・−・−・−半導体素子 4・−・−・−ボンディングワイヤ 5−−−−−・・・アイランド部 6・−・−・・−外枠部 7−・−・−・・・インナーリード 8−−−−−−・−パイロット孔 9・−・−・・・・・吊りリード 10・・・・−・・ リードフレーム 11・−・・−・−先端部分 12・・−・・・・バンプ 13・・・−・・−屈曲部

Claims (1)

  1. 【特許請求の範囲】 周囲から半導体素子の方向に延びるように 配設され、先端部分が前記半導体素子の電極と接合され
    るリードフレームのインナーリードにおいて、 前記先端部分の板厚が薄く形成されると共 に、板厚方向に曲げられた屈曲部が形成されていること
    を特徴とするリードフレームのインナーリード。
JP24294388A 1988-09-28 1988-09-28 リードフレームのインナーリード Pending JPH0290662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24294388A JPH0290662A (ja) 1988-09-28 1988-09-28 リードフレームのインナーリード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24294388A JPH0290662A (ja) 1988-09-28 1988-09-28 リードフレームのインナーリード

Publications (1)

Publication Number Publication Date
JPH0290662A true JPH0290662A (ja) 1990-03-30

Family

ID=17096530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24294388A Pending JPH0290662A (ja) 1988-09-28 1988-09-28 リードフレームのインナーリード

Country Status (1)

Country Link
JP (1) JPH0290662A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
KR100261959B1 (ko) * 1996-02-01 2000-07-15 포만 제프리 엘 전자 패키지 및 그의 제조 방법과 정보 처리 시스템
WO2015068557A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 電子部品パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5124864B1 (ja) * 1970-06-29 1976-07-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5124864B1 (ja) * 1970-06-29 1976-07-27

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
KR100261959B1 (ko) * 1996-02-01 2000-07-15 포만 제프리 엘 전자 패키지 및 그의 제조 방법과 정보 처리 시스템
WO2015068557A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 電子部品パッケージ

Similar Documents

Publication Publication Date Title
KR100809821B1 (ko) 반도체 장치의 제조 방법
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
JP2007141970A (ja) 半導体装置およびその製造方法
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0290662A (ja) リードフレームのインナーリード
KR950023415A (ko) 솔더범프를 갖는 노운 굳 다이 제조방법
JP2001257304A (ja) 半導体装置およびその実装方法
JP3889311B2 (ja) プリント配線板
TWI712137B (zh) 導線框架及其製造方法、以及半導體裝置及其製造方法
JPH0695468B2 (ja) 電気的接続接点の形成方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JP5315268B2 (ja) 電子装置
JP2506861B2 (ja) 電気的接続接点の形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP2007080889A (ja) 半導体装置
JPS62199022A (ja) 半導体装置の実装具
JPH04127547A (ja) Lsi実装構造体
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPS602777B2 (ja) 電子装置用リ−ドフレ−ム
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法