JPH08321521A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH08321521A
JPH08321521A JP7345328A JP34532895A JPH08321521A JP H08321521 A JPH08321521 A JP H08321521A JP 7345328 A JP7345328 A JP 7345328A JP 34532895 A JP34532895 A JP 34532895A JP H08321521 A JPH08321521 A JP H08321521A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
thin
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7345328A
Other languages
English (en)
Other versions
JP3309686B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Tadami Ito
忠美 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34532895A priority Critical patent/JP3309686B2/ja
Priority to TW084113958A priority patent/TW309649B/zh
Priority to KR1019960004260A priority patent/KR100359399B1/ko
Priority to US08/615,869 priority patent/US5777380A/en
Priority to DE69628964T priority patent/DE69628964T2/de
Priority to SG1996006521A priority patent/SG54260A1/en
Priority to CNB961036176A priority patent/CN1138303C/zh
Priority to EP96104158A priority patent/EP0732744B1/en
Priority to CNB2003101245898A priority patent/CN1288748C/zh
Publication of JPH08321521A publication Critical patent/JPH08321521A/ja
Priority to HK98115077A priority patent/HK1013734A1/xx
Application granted granted Critical
Publication of JP3309686B2 publication Critical patent/JP3309686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 高い放熱特性を有するだけでなく、信頼性が
高く、かつリードの共用化を図ることにより配線設計の
自由度が高いワイヤボンディングが可能な樹脂封止型半
導体装置及びその製造方法を提供すること。 【解決手段】 樹脂封止型半導体装置は、放熱体１０
と、半導体素子２０と、この半導体素子２０の周囲に離
間して浮いた状態で配設されたフレームリード３６と、
このフレームリード３６から延設されてリード支持部５
０を介して設置面に接着される複数のリード３０と、を
含む。リード３０は、上金型２００によって押圧され
て、放熱体１０を下金型２０２に押しつけて樹脂が入り
込まないようにしてあり、リード３０には薄肉部３０ａ
が形成されているので、リード支持部５０から剥がれな
いようになっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リード構造に特徴
を有する半導体装置及びその製造方法に関する。
【０００２】
【発明の背景】近年、ＶＬＳＩ等の消費電力の増大に伴
い、低コストで放熱性の良好なプラスチックパッケージ
の要求が高まっている。これに対処するために、材料の
面からは、リードフレームや封止用樹脂の熱伝導性を高
めることが検討され、構造の面からは、リードフレーム
・デザインの変更やヒートシンクすなわち放熱体の付加
による放熱性の向上が検討されている。特に、放熱体の
付加によるパッケージの放熱性の改善は、消費電力が１
チップあたり２Ｗ程度までのＬＳＩにおいては、もっと
もオーソドックスな対策と考えられている。
【０００３】特に上述の放熱といった観点から、本願発
明の発明者は、既に特開平６−５３３９０号に係る発明
を創作した。この発明では、熱伝導性の高い放熱体を用
いて、その放熱体にダイパッドの代わりとなる素子載置
の機能をもたせた構造を採っていた。その際、インナリ
ードの支持といった観点から放熱体上に絶縁部材を配置
しその絶縁部材によりリードを支持させる構造を採って
いた。
【０００４】また、論理ＶＬＳＩ等の集積度の高い半導
体装置においては、半導体チップにおける入出力用の電
極（パッド）および電源用電極の数が多くなるため、こ
れらの電極と接続されるワイヤならびにリードの配線設
計が重要となる。
【０００５】このような配線設計上の負担を軽減する技
術のひとつとして、特開平４−１７４５５１号公報に開
示された半導体装置がある。この半導体装置において
は、半導体チップの回路形成面の上に共用インナーリー
ドが絶縁性接着材を介して積層され、かつ、半導体チッ
プの外側に該半導体チップと電気的に接続された複数の
信号用インナーリードが設けられ、半導体チップが共用
インナーリードで保持された形でモールド樹脂で封止さ
れていることに特徴を有する。
【０００６】この半導体装置によれば、半導体チップが
搭載されるタブを設けていないので、ボンディングワイ
ヤとタブとの短絡を防止できること、共用インナーリー
ドを例えば電源用リードとして用いることにより、リー
ドピンの共用化を容易に実現することができること、等
の利点を有する。
【０００７】しかしながら、この半導体装置において
は、半導体チップ表面に共用インナーリードが積層され
るため、半導体チップ表面の電極パッドの配列設計に制
約があること、共用インナーリードと半導体チップとを
接続する絶縁性接着材によるチップの汚染や接着材の軟
化によるボンディング不良等が発生する可能性があるこ
と、等の問題が考えられる。
【０００８】そこで、これらの問題を解決するために、
本願発明の発明者は、すでに特願平６−１８３８５４号
に係る発明を創作した。この発明の好適な実施例は、ヒ
ートシンクを素子載置部材として半導体チップを取り付
け、かつ、この素子載置部材に絶縁性のリード支持部を
介してリードを取り付けたものである。そして、タブを
省略したことに加えて、ボンディング不良を避けること
ができ、信頼性の高いワイヤボンディングが可能とな
る。また、半導体チップを囲んで素子載置部材から浮い
た状態で共用リード（フレームリード）を設けること
で、リードの共用化が可能となる。さらに、素子載置部
材としてヒートシンクを用いたことで、放熱特性を高め
ることができる。
【０００９】そして、実際に製造してみたところ、樹脂
封止を行うときに次のような問題を見出した。
【００１０】つまり、樹脂封止を行うときには、図１３
に示すように、上金型２００と下金型２０２とで、樹脂
封止前の半導体装置２１０のリード２１２を挟み、上金
型２００によってリード２１２をリード支持部２１４の
方向に押しつけるようにしていた。こうする理由は、半
導体装置２１０を下金型２０２に押しつけて密着させ
て、所定の配置で適正にモールディングを行えるように
するためである。
【００１１】しかし、こうすると、リード２１２は、上
金型２００と下金型２０２とで挟まれた直ぐ内側のみが
大きく曲がり、そのさらに内側部分は直線状となること
から、リード支持部２１４との接着部分が大きく傾斜
し、接着が剥がれてしまうことがあった。
【００１２】そこで、本願発明者はさらに研究を進め、
この問題を解決する半導体装置及びその製造方法を創作
するに至った。
【００１３】なお、上記問題は、リード支持部を介して
素子載置部材にリードを取り付けるという構成に起因す
るものであって、素子載置部材がヒートシンクとなって
いる点及び共用リード（フレームリード）を設けた点
は、直接的には上記問題の原因ではない。
【００１４】また、本発明の特徴の一つである薄肉部に
関して、特開昭６３−１７９５５７号公報には、リード
の一部に薄肉部を形成して容易に曲げられるようにした
構成が開示されている。しかし、本発明は、特願平６−
１８３８５４号に係る新規な半導体装置を製造するとき
に生じる問題を解決するために、薄肉部を形成したもの
であって、上記公報の技術とは目的が異なる。
【００１５】本発明の目的は、リード支持部を介して素
子載置部材にリードが取り付けられる構成（つまり、タ
ブを省略した構成）の樹脂封止型半導体装置において、
樹脂封止をするときに適正にセットできるようにして、
信頼性の高い封止が可能な樹脂封止型半導体装置及びそ
の製造方法を提供することにある。
【００１６】本発明の他の目的は、リードの共用化を図
ることにより配線設計の自由度が高い樹脂封止型半導体
装置及びその製造方法を提供することにある。
【００１７】本発明のさらに他の目的は、高い放熱特性
を有する樹脂封止型半導体装置及びその製造方法を提供
することにある。
【００１８】
【課題を解決するための手段】本発明に係る樹脂封止型
半導体装置は、半導体素子と、前記半導体素子を取り付
ける設置面を有する素子載置部材と、前記設置面上で前
記半導体素子を避ける領域に配設される絶縁性のリード
支持部と、前記リード支持部に接着されることで前記素
子載置部材に固定される複数のリードと、金型を用い
て、前記素子載置部材と前記半導体素子と前記リードの
一部とを樹脂にて封止する樹脂パッケージと、を含み、
前記リードは、樹脂封止される領域に薄肉部が形成され
ることを特徴とする。
【００１９】そして、本発明によれば、リードにおける
樹脂封止される領域に薄肉部が形成されており、この薄
肉部は、弾性変形しやすいものとなっている。したがっ
て、樹脂封止を行う前に、金型によってリードを押さえ
つけ、リードに対する押圧力によって樹脂封止される部
材が適正位置にセットされる。こうして、適正な位置状
態で樹脂封止を行うことができる。また、こうすること
で、リードに対する押圧力は、弱められてリード支持部
に伝えられるので、リードとリード支持部との接着が剥
がれることを防止できる。
【００２０】ここで、薄肉部は、具体的には、金型の内
側からリード支持部との接着位置に至る範囲のいずれか
の位置に形成されることが好ましく、リード支持部への
接着位置にかかるように形成してもよい。また、リード
支持部よりも半導体素子の方向に突出した位置には、リ
ードに薄肉部を形成しないことが好ましい。リードにお
けるこの位置には、ワイヤ接続のためのボンディングを
行うので、弾力性を低下させないようにすることが好ま
しいからである。
【００２１】リードとリード支持部との接着位置の誤差
を考慮すると、金型の内側からリード支持部との接着位
置に至る範囲のいずれかの位置に薄肉部を位置させるに
は、幅の広い薄肉部をリードに形成することが好まし
い。
【００２２】ただし、このような幅の広い薄肉部をウエ
ットエッチングによって形成するときには、等方性エッ
チングであることから、薄肉部の一部が薄くなりすぎる
ことが考えられる。
【００２３】そこで、複数の幅の狭い薄肉部をリードに
形成してもよい。この構成によれば、各薄肉部の厚みを
比較的厚く形成することができるので、リードの変形、
切れ、ねじれを防止できる。
【００２４】また、複数の薄肉部は、前記金型の内側か
ら前記リード支持部との接着位置の手前までに至るいず
れかの位置に形成される第一の薄肉部と、前記リード支
持部との接着位置の境目に形成される第二の薄肉部と、
前記リード支持部との接着位置に形成される第三の薄肉
部と、からなることが好ましい。
【００２５】この構成によれば、リードの接着位置の誤
差によって、第二の薄肉部が接着位置の境目からずれて
も第一又は第三の薄肉部によって対応できるようになっ
ている。
【００２６】以上の薄肉部は、前記リードの一方の面の
みからの窪みにより形成されてもよく、あるいは、複数
の薄肉部を形成する場合には、少なくとも一つの薄肉部
が前記リードの一方の面からの窪みにより形成され、残
りの薄肉部が前記リードの他方の面からの窪みにより形
成されるようにしてもよい。
【００２７】また、素子載置部材として放熱性の高い部
材を用いて半導体素子の放熱性を高めることが好まし
い。
【００２８】さらに、半導体素子を囲むようにフレーム
リードを設け、このフレームリードを例えば共用の電源
用リードとして用いるようにすれば、少ない本数のリー
ドによって半導体素子の電極部に所定の電圧を安定して
供給することができ、電源ノイズを低下させながら動作
速度の高速化を達成することができる。そして、フレー
ムリードによって共用化されたリードに相当する本数の
リードは例えば信号用リードとして用いることができる
ため、配線設計の自由度が向上する。
【００２９】本発明に係る樹脂封止型半導体装置の製造
方法は、素子載置部材の設置面に半導体素子を取り付け
る工程と、前記設置面上で前記半導体素子を避ける領域
に絶縁性のリード支持部を配設する工程と、複数のリー
ドを前記リード支持部の上に接着して前記素子載置部材
に固定する工程と、所定箇所をワイヤボンディング手段
によって電気的に接続する工程と、前記工程によって得
られた中間部材を第一の金型上に配置する工程と、前記
中間部材の前記リード支持部から外側に出る前記リード
の一部を、第二の金型によって前記リード支持部との接
着面方向に押圧する工程と、前記第一及び第二の金型内
で、前記中間部材を樹脂にて封止して樹脂パッケージを
形成する工程と、を含み、前記リードは、少なくとも前
記金型と前記接着位置との間に、薄肉部が形成されると
いうものである。
【００３０】ここで、前記リード支持部から外側に出る
前記リードの一部は、前記第一の金型から浮いた状態で
前記第一の金型上に配置され、前記第一の金型によって
押し曲げられるようにすることが好ましい。
【００３１】そして、上記の薄肉部の形成されたリード
は、前記リード支持部との接着位置の外側から、該リー
ド支持部との接着面の方向に曲がった状態で、前記樹脂
パッケージに封止される。
【００３２】
【発明の実施の形態】図１及び図２は、本発明の実施形
態に係る半導体の製造方法を示す図であり、図３は、図
１の一部拡大図である。
【００３３】まず、製造方法を説明する前提として、本
発明を適用して製造される半導体装置の構成を説明す
る。
【００３４】図４は、本発明を適用して製造された半導
体装置を樹脂パッケージを除いた状態で模式的に示す平
面図であり、図５は、図４のＶ−Ｖ線に沿って切断した
状態を模式的に示す断面図である。
【００３５】半導体装置１００は、放熱体１０と、この
放熱体１０の設置面１２に接合された半導体素子２０
と、放熱体１０に対してリード支持部５０を介して固定
された複数のリード３０と、半導体素子２０の外側に配
設されたフレームリード３６と、を有している。
【００３６】放熱体１０は、図５に示すように、大径部
１０ａと、この大径部１０ａより突出する小径部１０ｂ
とからなり、断面形状がほぼ凸状を成している。そし
て、大径部１０ａの下面が設置面１２を構成し、小径部
１０ｂの上面が露出面１４を構成している。
【００３７】設置面１２には、図４に示すように、半導
体素子２０が設置される領域を含みこの領域より大きい
表面積を有する第１導電層１８ａと、この第１導電層１
８ａと離間した位置に複数のスポット状の第２導電層１
８ｂとが形成されている。そして、これらの導電層１８
ａ，１８ｂを除く放熱体１０の表面には絶縁層１６が形
成されている。
【００３８】放熱体１０は、熱伝導率が高く導電性を有
する材料、例えば銅，アルミニウム，銀または金等の金
属あるいはこれらの各金属を主成分とする合金から構成
されることが望ましく、経済性を考慮すれば、特に銅が
好ましい。
【００３９】導電層１８ａ，１８ｂの材質としては特に
制限されないが、例えば、銀，金，パラジウム，アルミ
ニウム等を例示することができ、導電性および半導体素
子２０との接着性を考慮すると、特に銀が好ましい。こ
れらの導電層１８ａ，１８ｂは、例えばメッキ，接着等
の方法によって形成することができる。これらの導電層
１８ａ，１８ｂは、後に詳述するが、接地面として用い
られる。
【００４０】また、絶縁層１６は、良好な絶縁性を有す
る限りにおいてその材質は特に制限されないが、例えば
放熱体１０を構成する金属を酸化処理して得られた金属
酸化膜であることが好ましい。例えば、放熱体１０が銅
で構成されている場合、強アルカリ性の処理液を用いて
表面を酸化処理することによって絶縁層１６を得ること
ができる。この絶縁層１６を設けることにより、リード
３０およびフレームリード３６と放熱体１０との短絡を
防止することができる。さらに、例えば酸化銅によって
構成された絶縁層１６は、通常黒色ないし茶色などの暗
色を呈し、そのためワイヤボンディングにおける画像認
識においてリード３０の認識が容易となるだけでなく、
樹脂パッケージ６０を構成する樹脂との密着性がよいた
め、パッケージの機械的強度が向上する。
【００４１】半導体素子２０は、放熱体１０の設置面１
２に形成された第１導電層１８ａ上に、例えば銀ペース
トによって接着固定されている。そして、半導体素子２
０の表面には、所定の配列で複数の電極パッド２２が形
成されている。
【００４２】また、設置面１２には、その周縁に沿って
連続的にリード支持部５０が接着によって固定されてい
る。このリード支持部５０は、絶縁性を有する樹脂、例
えばポリイミド樹脂，エポキシ樹脂等の熱硬化性樹脂等
のテープ状部材から構成されている。
【００４３】リード支持部５０は、放熱体１０と対向す
るリード３０の一部を固定するように配設されている
が、放熱体１０と対向するリード３０の全面に配設して
もよい。
【００４４】リード３０の一部を構成するインナーリー
ド３２は、図６に拡大して示すように、その先端から所
定距離Ｌ離れた位置においてリード支持部５０に接着に
よって固定され、したがって、インナーリード３２はリ
ード支持部５０を介して先端がフリーの状態で放熱体１
０に固定されていることになる。そして、インナーリー
ド３２と半導体素子２０の電極パッド２２とは、金，銀
等のワイヤ４２、４４ａ、４４ｂ、４６によって電気的
に接続されている。
【００４５】本実施形態において特徴的なことは、リー
ド３０に薄肉部３０ａが形成されていることである。こ
の薄肉部３０ａは、半導体装置１００の製造過程におけ
る樹脂封止を行うときに、リード３０がリード支持部５
０から剥がれないようにするためのもので、詳しくは、
製造方法とともに後述する。
【００４６】インナーリード３２と電極パッド２２との
ワイヤボンディングの様子を、図７および図８に示す。
まず、図７に示すように、リード押さえ１Ａ，１Ｂによ
り各インナーリード３２の先端部３２ａを上方から押下
すると、この先端部３２ａがフリーの状態にあるため、
リード支持部５０を支点として先端部３２ａが下方に変
形して設置面１２に当接する。この状態で、ワイヤボン
ディングを行うことにより、ワイヤ４２の接続を確実か
つ安定に行うことができる。ワイヤボンディングが終了
した後は、リード押さえ１Ａ，１Ｂを離すことにより、
図８に示すように、各インナーリード３２はその弾性に
より元の水平な状態に戻って支持される。そして、各イ
ンナーリード３２と放熱体１０とは絶縁性のリード支持
部５０によって電気的に絶縁されている。
【００４７】このようなボンディングプロセスおよびイ
ンナーリードの機械的安定性を考慮すると、インナーリ
ード３２は、その先端部３２ａは、弾性変形の範囲でそ
の端部が設置面１２に当接するのに充分の長さを有する
こと、ならびにボンディング終了後に元の水平状態に完
全に復帰できる機械的強度を有すること、等が要求され
る。これらの条件を満足させるように、インナーリード
３２の先端部３２ａはその長さや機械的強度が設定され
ればよく、これらの条件はデバイスのサイズ、半導体素
子の設計事項およびリードの強度などによって各種の態
様を取り得るものである。また、リード支持部５０は、
インナーリード３２を安定に支持できること、インナー
リード３２の先端部３２ａと放熱体１０との距離を電気
的に絶縁できる十分な厚みを有すること、ならびに熱加
工時に変形，変質が少ないこと、等が要求される。
【００４８】以上の点を考慮すると、図６に示すよう
に、リード支持部５０の幅をＷ、リード支持部５０の厚
さをＴ、インナーリード３２の自由端３２ａの長さを
Ｌ、インナーリード３２の厚さをｔとすると、設計ルー
ルの一例として以下の数値を挙げることができる。
【００４９】 Ｗ：０．５〜２ｍｍ Ｔ：０．０２５〜０．１２５ｍｍ ｔ：０．１０〜０．３０ｍｍ Ｌ：２．０ｍｍ以上 次に、接地用ワイヤの接続について、図４および図６を
参照しながら述べる。放熱体１０の導電層１８ａおよび
１８ｂは、接地面として機能する。すなわち、複数の接
地用電源パッド２２を、接地用ワイヤ４４ａによって、
一つの第１導電層１８ａの露出面に接続することによ
り、第１導電層１８ａを共用化できる。また、第２導電
層１８ｂとインナーリード３２とを接地用ワイヤ４４ｂ
によって接続することにより、第２導電層１８ｂをリー
ドの接地面として用いることができる。このように導電
層１８ａおよび１８ｂは、接地用電極パッド２２および
インナーリード３２の個別または共用化された接地面と
してそれぞれ機能する。その結果、接地用として共用化
されたリードに相当する本数のリードを例えば信号用リ
ードとして使用することができ、配線設計の自由度が増
す。
【００５０】導電層１８ａおよび１８ｂによる接地の態
様としては種々あるが、例えば以下の場合を例示するこ
とができる。
【００５１】ａ．半導体素子２０の電極パッド２２から
接地しない場合には、半導体素子２０の裏面から放熱体
１０を介して導電層１８ａ、１８ｂに導通させ、少なく
とも一つのインナーリード３２を導電層１８ａ、１８ｂ
に接続する。こうすることで、半導体素子２０の裏面の
電位と、インナーリード３２の電位とを等電位とするこ
とができる。そして、放熱体１０が接地電位であれば、
半導体素子２０の裏面の電位とインナーリード３２の電
位とは、接地電位となる。
【００５２】ｂ．半導体素子２０の多数の電極パッド２
２を導電層１８ａ、１８ｂに接続し、少数のインナーリ
ード３２を導電層１８ａ、１８ｂに接続する。そして、
放熱体１０が接地電位であれば、電極パッド２２とイン
ナーリード３２の電位とは、接地電位となる。こうする
ことで、少数のインナーリード３２で半導体素子２０か
らの多くの接地点が得られ、かつ安定した接地電位が得
られる。
【００５３】ｃ．半導体素子２０の裏面から放熱体１０
を介して導電層１８ａ、１８ｂに導通させ、半導体素子
２０の１つの電極パッド２２を導電層１８ａ、１８ｂに
接続し、接地された１つのインナーリード３２を導電層
１８ａ、１８ｂに接続する。そして、放熱体１０が接地
電位であれば、半導体素子２０の裏面と電極パッド２２
とインナーリード３２の電位とは、接地電位となる。こ
うすることで、半導体素子２０の裏面、半導体素子２０
の電極パッド２２およびインナーリード３２を等電位に
設定できるため、半導体素子２０の電位が安定して動作
が安定化する。
【００５４】フレームリード３６は、半導体素子２０と
インナーリード３２との間に両者と非接触の状態で設置
され、好ましくは短絡を防止するために導電層１８ａ，
１８ｂに対して平面的に見てずれた位置に設けられてい
る。このフレームリード３６は、４本の支持リード３８
によって安定的に支持されている。そして、支持リード
３８はそれぞれリード支持部５０によってその一部が固
定されている。
【００５５】また、図４に示すように、フレームリード
３６には、所定の位置に複数の認識用突起３６ａが形成
されている。この認識用突起３６ａは、ワイヤボンディ
ングの際におけるボンディング位置の認識を容易とす
る。
【００５６】すなわち、ワイヤボンディングは次のよう
にして行われる。まず、半導体素子２０上の電極パッド
２２の基準座標と、フレームリード３６のボンディング
位置の基準座標とをあらかじめ記憶する。次に、画像認
識によって実際にボンディングする電極パッド２２およ
びフレームリード３６の各位置座標との差を検出して、
これをもとに補正座標を計算する。そして、ワイヤボン
ディングを自動的かつ連続的に行う。ここで、認識用突
起３６ａは画像認識によるボンディング位置の検出時の
マーキングとして機能する。
【００５７】このフレームリード３６は、例えば電源電
圧（Ｖｃｃ）リードまたは基準電圧（Ｖｓｓ）リードと
して使用される。このフレームリード３６を例えばＶｃ
ｃリードとして用いる場合には、複数の電源用電極パッ
ド２２および少数のインナーリード３２とフレームリー
ド３６とを電源用ワイヤ４６によってそれぞれ接続す
る。これにより、電源用に使用されるリードの数を大幅
に減少させることができる。したがって、信号用リード
として使用できるリードを相対的に増加させることがで
き、半導体素子２０の電極パッド２２とインナーリード
３２とのワイヤ配線の自由度を高めることができ、設計
上有利となる。
【００５８】また、フレームリード３６を有することに
より、半導体素子２０のどの位置の電極パッド２２にお
いても所定の電源電圧または基準電圧を供給することが
でき、電源ノイズを低減した状態で動作速度の高速化を
図ることができる。
【００５９】さらに、フレームリード３６は半導体素子
２０の外側に位置し、空間的な制約が少ないため、フレ
ームリード３６の幅を充分大きくすることができる。し
たがって、フレームリード３６を電源用リードとして用
いたときにはその電気的抵抗を小さくすることができ、
どの位置でも安定した電圧を供給することができる。
【００６０】さらに、フレームリード３６を電源用リー
ドとして用いたときには、フレームリード３６に対して
導電層１８ａおよび導電層１８ｂが向かい合っているた
め、コンデンサと同様の状態となり、電源ノイズの減少
とともに高速対応が可能となる。
【００６１】半導体装置１００の主要な機能あるいは作
用をまとめると、以下のようになる。
【００６２】この半導体装置１００においては、半導
体素子２０で発生した熱は熱伝導性の高い放熱体１０を
介して効率よく分散され、しかも樹脂パッケージ６０よ
り露出する露出面１４を介して外部に放出される。そし
て、放熱体１０の形状を断面ほぼ凸状の形状とすること
により、放熱体１０の表面積を増大させることができ、
放熱効果を高めることができる。
【００６３】また、半導体素子２０が搭載された設置面
１２と反対側の面を段差構造とすることにより、露出面
１４から設置面１２に至る距離を大きくすることがで
き、外部からのガスあるいは水分等の侵入による素子特
性の劣化を抑制することができる。
【００６４】さらに、放熱体１０の表面に絶縁層１６を
有することにより、インナーリード３２およびフレーム
リード３６と放熱体１０との短絡を防止することができ
る。また、絶縁層１６は暗色を呈することからワイヤボ
ンディングにおけるリード認識が容易になるばかりでな
く、絶縁層１６は樹脂パッケージ６０との密着を高める
効果も有している。
【００６５】半導体素子２０とインナーリード３２と
の間にフレームリード３６を設け、このフレームリード
３６を例えば電源用リード（ＶｃｃあるいはＶｓｓリー
ド）として用いることにより、少ないインナーリード３
２によって半導体素子２０の任意の位置に形成された電
源用電極パッド２２に所定の電圧を安定に供給すること
ができ、電源ノイズを低下させ、動作速度の高速化を達
成することができる。
【００６６】また、フレームリード３６によって電源用
リードを共有化することができ、その共有化された分の
リードを例えば信号用リードとして用いることができる
ため、配線設計の自由度が向上する。
【００６７】さらに、フレームリード３６には、認識用
突起３６ａが形成されているため、ワイヤボンディング
時の画像認識によるボンディング位置の認識が確実かつ
容易となる。
【００６８】放熱体１０の設置面１２に、導電性を有
する放熱体１０の本体と電気的に接続された導電層１８
ａまたは１８ｂを設けることにより、接地用ワイヤ４４
ａ，４４ｂを介して半導体素子２０の接地用電極パッド
２２あるいはインナーリード３２と導電層１８ａあるい
は１８ｂとをそれぞれ接続することにより、接地を任意
の領域において行うことができる。その結果、接地用の
リードを減らすことができるため、その分のリードを例
えば信号用リードとして利用することができ、この点か
らもリードの配線設計の自由度が向上する。
【００６９】次に、半導体装置１００の製造方法につい
て説明する。
【００７０】まず、図９を参照しながら、リードフレー
ム１０００について説明する。リードフレーム１０００
は、例えば、基板フレーム７０に、インナーリード３２
およびアウターリード３４からなるリード３０、フレー
ムリード３６および支持リード３８が所定のパターンで
一体的に支持されて形成されている。そして、アウター
リード３４は相互にダムバー部７２によって連結されて
補強がなされている。インナーリード３２は中央の所定
領域（デバイスホール）を残すようにアウターリード３
４から延設されている。そして、この領域内にフレーム
リード３６が配置され、このフレームリード３６の四隅
は支持リード３８によって支持され、各支持リード３８
はダムバー部７２に接続されている。
【００７１】なお、フレームリード３６は４本の支持リ
ード３８によって支持されているが、支持リード３８は
フレームリード３６を安定に支持できればよく、例えば
対向する位置に２本のみ配置する等、その本数や配置に
ついてはこの例に限定されない。
【００７２】次に、放熱体１０は、図４および図５に示
すように、大径部１０ａと小径部１２ｂとからなる本体
の所定領域に、例えば銀メッキによって導電層１８ａ，
１８ｂが形成される。そして、これらの導電層１８ａ，
１８ｂをマスキングした状態で放熱体１０を例えばメル
テックス株式会社製の「エボノール（商品名）」に数秒
間浸漬して表面を酸化処理することにより絶縁層１６を
形成する。このようにして形成された絶縁層１６は、例
えば２〜３μｍの膜厚を有し、その電気抵抗率が１０13
Ωｃｍ以上と、良好な絶縁性を有することが確認され
た。
【００７３】また、上述の方法とは逆に、絶縁層１６を
形成した後に導電層１８ａ，１８ｂを形成してもよいこ
とはもちろんである。
【００７４】このようにして得られた放熱体１０の設置
面１２の所定位置に銀ペースト等の導電性接着剤を用い
て半導体素子２０を接合する。その後、放熱体１０、リ
ード支持部５０およびリードフレーム１０００を位置合
わせして重ね合わせ、３者を例えばエポキシ樹脂等の接
着剤を用いて熱圧着し、相互を固定する。次いで、通常
の手法により、ワイヤボンディング装置を用いて信号用
ワイヤ４２、接地用ワイヤ４４ａ，４４ｂおよび電源用
ワイヤ４６を所定のパターンでボンディングする。
【００７５】このワイヤボンディングにおいては、例え
ば、接地用ワイヤ４４ｂのボンディング、電源用ワイヤ
４６のボンディング、続いて信号ワイヤ４２のボンディ
ングというように、ボンディング距離の短い箇所からボ
ンディングを行うことにより、例えば隣接するワイヤと
の接触をボンディングプロセスにおいて防ぐことがで
き、その結果確実なワイヤボンディングを行うことがで
きる。
【００７６】次に、図１に示すように、半導体素子２０
及びリード３０が設けられた放熱体１０を、上金型２０
０及び下金型２０２内に配置し、エポキシ系樹脂等を用
いてモールディングプロセスを行い、樹脂パッケージ６
０（図５参照）を形成する。このとき、放熱体１０の露
出面１４が樹脂パッケージ６０より露出する状態でモー
ルドが行われることが好ましい。
【００７７】そのためには、放熱体１０と下金型２０２
との間に樹脂が回り込むのを防ぐために、放熱体１０は
下金型２０２に密着して配置される必要がある。
【００７８】そこで、図２に示すように、上金型２００
によってリード３０をリード支持部５０との接着面方向
に押さえつけて、放熱体１０を下金型２０２に密着させ
るようにしている。なお、その前提として、図１に示す
ように、リード３０が下金型２０２の挟持部２０２ａか
ら浮いた状態となるように、下金型２０２を設計してお
く必要がある。
【００７９】詳しくは、放熱体１０の高さｈとリード支
持部５０の厚みｔとの和ｈ＋ｔが、下金型２０２の深さ
ｈ1 よりも大きく、ｈ＋ｔ＞ｈ1 となるように設計する
ことが必要である。例えば、下金型２０２の深さｈ1 ＝
１．６ｍｍとし、放熱体１０の高さｈ＝１．６３５ｍｍ
とし、ｈの誤差が±０．０３５ｍｍである場合には、リ
ード支持部５０の厚みｔ＝０．１ｍｍとすることが好ま
しい。こうすれば、ｈの誤差が−０．０３５ｍｍであっ
ても、 ｈ＋ｔ＝１．６３５−０．０３５＋０．１＝１．７ｍｍ
＞ｈ1 となり、ｈ＋ｔ＞ｈ1 の関係が維持される。
【００８０】こうして、リード３０を下金型２０２から
浮いた状態に配置することで、上金型２００からリード
３０に加えられる外力が、放熱体１０にも加えられるこ
ととなる。そして、上金型２００から加えられる外力
が、リード３０を介して連鎖的に放熱体１０を押さえ込
むように働き、その結果、放熱体１０は、樹脂流入圧力
にも耐えられるように固定される。
【００８１】そして、本実施形態において特徴的なこと
は、リード３０に薄肉部３０ａを形成したことである。
つまり、リード３０を同一の厚みで形成すると、図１３
に示すようにリード３０がリード支持部５０から剥がれ
てしまうことがあるので、薄肉部３０ａを形成し、弾性
変形しやすくしてこれを防止したのである。なお、この
薄肉部３０ａの付近を拡大して図３に示す。
【００８２】詳しくは、薄肉部３０ａは、リード３０に
おけるリード支持部５０との接着面とは反対面に、湿式
のエッチングにて形成されたものである。したがって、
端部が丸くえぐれた形状の凹部を形成することで、薄肉
部３０ａが形成される。このように、薄肉部３０ａは、
端部が丸い凹部にて形成されるので、弾性変形させたと
きに切れ目が入りにくいようになっている。
【００８３】また、薄肉部３０ａの形成領域は、上金型
２００及び下金型２０２によって挟まれる位置よりも１
ｍｍ程度内側から形成されるようになっている。こうす
ることで、薄肉部３０ａを上金型２００及び下金型２０
２によって挟むことを避けて、注入された樹脂が薄肉部
３０ａを伝って流出しないようになっている。
【００８４】さらに、この薄肉部３０ａは、ある程度長
く形成した方が弾性変形しやすい領域が多くなって好ま
しい。そこで、本実施形態では、リード支持部５０の上
方に至る位置まで薄肉部３０ａが形成されている。ただ
し、実際には、この薄肉部３０ａの長さは、１ｍｍ程度
となる。
【００８５】これをリードフレーム１０００として一体
化された段階（図９参照）で示すと、ダムバー部７２か
ら０．２ｍｍ内側までが上金型２００及び下金型２０２
により挟持される領域で、さらに１ｍｍの間隔をおい
て、１ｍｍの長さで薄肉部３０ａが形成される。
【００８６】また、リード３０の厚みを０．１５ｍｍ程
度とすると、薄肉部３０ａの厚みは、その１／２の０．
０７５ｍｍ程度となっている。
【００８７】このような薄肉部３０ａは、全てのリード
３０に形成してもよいが、上金型２００による押圧力が
加えられたときに、リード支持部５０から剥がれる方向
に最も大きく力が加わるもののみに形成してもよい。
【００８８】具体的には、リード３０の本数が全部で２
０８本の場合には、矩形のリードフレーム１０００には
一辺に５２本のリード３０が形成されており、各辺の中
央部分の３０本程度にのみ薄肉部３０ａを形成するだけ
でもよい。
【００８９】この部分に限定したのは、リード３０は各
辺から中心方向に向けて形成されるので、中央部分のリ
ード３０の方がコーナー部分のリード３０よりも短くて
弾性変形しにくく、リード支持部５０からの剥がれが生
じやすいからである。
【００９０】詳しくは、図９に部分拡大図として示すよ
うに、中央部分のリード３０の長さｌとコーナー部分の
リード３０の長さｌ′とを、任意の２つの一点鎖線間に
おける長さで比較すると、ｌ＜ｌ′となるのは明らかで
ある。そして、中央部分のリード３０における長さｌの
部分は、コーナー部分のリード３０における長さｌ′の
部分よりも弾性変形しにくくて、リード支持部５０から
剥がれやすいこととなっている。
【００９１】したがって、各辺の中央部分の所定本数の
みについてリード３０に薄肉部３０ａを形成すれば、こ
の部分のリード３０についてリード支持部５０からの剥
がれを防止できる。また、コーナー部分のリード３０に
ついては、もともとリード３０が長くなっていて、比較
的弾性変形しやすいことから、薄肉部３０ａを形成する
ことは必ずしも必要ではない。もっとも、全てのリード
３０について薄肉部３０ａを形成する方が簡単である場
合には、全てについて形成してもよい。
【００９２】このように、リード３０には薄肉部３０ａ
を形成しておく。そして、樹脂封止を行うときには、半
導体素子２０及びリード３０等を備える放熱体１０を、
図１に示すように、下金型２０２内に配置する。このと
き、リード３０は、下金型２０２の挟持部２０２ａから
浮いた状態となっている。
【００９３】そして次に、図２に示すように、上金型２
００を下金型２０２に対して閉鎖させるとともに、上金
型２００の挟持部２００ａがリード３０を押さえつけ
る。そうすると、リード３０は、特に薄肉部３０ａの形
成領域において弾性変形し、その弾性力によって放熱体
１０は、下金型２０２の内面に密着する。
【００９４】次に、この状態で、従来より行われるよう
なモールディングプロセスを行う。こうして、放熱体１
０の下に樹脂が入り込むことを防止し、露出面１４を適
切に露出させて樹脂パッケージ６０（図５参照）を形成
することができる。
【００９５】ついで、基板フレーム７０（図９参照）お
よびダムバー部７２が切断され、さらに必要に応じてア
ウターリード３４の屈曲成形が行われる。
【００９６】以上の工程で、樹脂封止型半導体装置を製
造することができる。
【００９７】次に、図１０は、上記実施形態の変形例に
係る半導体装置の製造方法を示す図である。同図におい
て用いられるリード３００は、３つの薄肉部３００ａ、
３００ｂ、３００ｃを有する。これ以外の点では、図１
０で用いられる部材は、図１で用いられる部材と同様で
あるので同じ符号を付して説明を省略する。また、図１
１（Ａ）〜（Ｂ）は、図１０のリード３００と放熱体１
０との取付状態を示す拡大図である。
【００９８】リード３００の薄肉部３００ａ、３００
ｂ、３００ｃは、比較的幅の狭い溝の形状をなすもの
で、具体的には、図１１（Ａ）に示すように、幅が０．
１ｍｍで０．２ｍｍ間隔で形成されている。
【００９９】図１に示すような幅の広い薄肉部３０ａを
ウエットエッチングによって形成するときには、等方性
エッチングであることから、薄肉部３０ａの一部が薄く
なりすぎることが考えられる。そこで、本実施形態で
は、３つの幅の狭い薄肉部３００ａ、３００ｂ、３００
ｃをリード３００に形成した。こうすることで、各薄肉
部３００ａ、３００ｂ、３００ｃの厚みが薄くなりすぎ
るのを防止して、リード３００の変形、切れ、ねじれを
防止することができる。
【０１００】また、図１１（Ａ）に示すように、本実施
形態では、第２番目の薄肉部３００ｂが、リード支持部
５０の外端にかかるように設計されている。上述したよ
うに、薄肉部を形成する目的は、リード３００とリード
支持部５０との剥離を防止することにある。したがっ
て、図１１（Ａ）に示すように、両者の接着位置の境目
からリード３００が曲がるように薄肉部を形成すること
が最も好ましい。
【０１０１】さらに、本実施形態では、薄肉部３００ｂ
の両側に、薄肉部３００ａ、３００ｃが形成されるよう
になっている。したがって、リード３００とリード支持
部５０との接着位置がずれて、薄肉部３００ｂがリード
支持部５０との接着位置上に配置されて、機能をはたさ
なくなっても、薄肉部３００ａ、３００ｃによって対処
できるようになっている。
【０１０２】例えば、図１１（Ｂ）に示すように、薄肉
部３００ｂが図中右方向にずれても、左側のリード支持
部５０の外端には薄肉部３００ａが配置され、右側のリ
ード支持部５０の外端には薄肉部３００ｃが配置される
ようになっている。
【０１０３】ここで、各薄肉部３００ａ、３００ｂ、３
００ｃの間隔を０．２ｍｍとしたのは、リード３００と
リード支持部５０との接着位置の誤差が±０．３ｍｍと
なる場合を想定したからである。つまり、各薄肉部の幅
が０．１ｍｍで、各薄肉部間の間隔が０．２ｍｍなの
で、各薄肉部の中心から中心までの長さは０．３ｍｍと
なり、誤差が±０．３ｍｍで生じることに対応できるよ
うになっている。
【０１０４】次に、図１２は、図１１（Ａ）〜（Ｂ）に
示すリード３００の変形例を示す図である。
【０１０５】図１２において、リード４００には、一方
の面に薄肉部４００ａ、４００ｂ、４００ｃが形成され
ていることに加えて、他方の面にも薄肉部４００ｄ、４
００ｅ、４００ｆが形成されている。詳しくは、一方の
面の薄肉部と他方の面の薄肉部とは、互い違いに配置さ
れている。したがって、リード４００をリード支持部５
０に取り付けるときに、表裏いずれの面であっても取付
面とすることができる。ただし、裏面側の薄肉部４００
ｆとリード支持部５０との間に隙間が形成されて接着力
に劣るといえる。
【０１０６】なお、本発明は、特願平６−１８３８５４
号に係る樹脂封止型半導体装置の製造方法を改良したも
のであり、その明細書及び図面に記載された全ての半導
体装置を製造するときに適用することができる。
【０１０７】また、上記実施形態では、放熱体１０に半
導体素子２０を接着したが、これに限定されるものでは
なく、放熱性の低い単なる素子載置部材に半導体素子を
取り付けるようにしてもよい。
【０１０８】さらに、リードがフレームリード３６を有
しないものであっても、本発明を適用することで、適正
にセットして樹脂封止することができる。
【０１０９】
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法
を示す図である。
【図２】本発明の実施形態に係る半導体装置の製造方法
を示す図である。
【図３】図１の一部を拡大して示す図である。
【図４】本発明を適用して製造された半導体装置の要部
を模式的に示す平面図である。
【図５】図４におけるＶ−Ｖ線に沿って切断した状態を
模式的に示す断面図である。
【図６】図４に示す要部を拡大して示す断面図である。
【図７】インナーリードのワイヤボンディング工程を示
す説明図である。
【図８】図７におけるワイヤボンディングが終了した状
態を示す説明である。
【図９】図４の半導体装置の製造において用いられたリ
ードフレームを模式的に示す平面図である。
【図１０】本発明の実施形態の変形例に係る半導体装置
の製造方法を示す図である。
【図１１】図１１（Ａ）〜（Ｂ）は、図１０のリードと
放熱体との取付状態を示す拡大図である。
【図１２】図１１（Ａ）〜（Ｂ）に示すリードの変形例
を示す図である。
【図１３】本発明の前提となる先願発明におけるモール
ディングを説明するための図である。
【符号の説明】
１０ 放熱体 １２ 設置面 １４ 露出面 １６ 絶縁層 １８ａ，１８ｂ 導電層 ２０ 半導体素子 ２２ 電極パッド ３０ リード ３０ａ 薄肉部 ３２ インナーリード ３４ アウターリード ３６ フレームリード ３６ａ 認識用突起 ３８ 支持リード ４０ ワイヤ ４２ 信号用ワイヤ ４４ 接地用ワイヤ ４６ 電源用ワイヤ ５０ リード支持部 ６０ 樹脂パッケージ １００ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｋ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子を取り付ける設置面を有する素子載置部
    材と、 前記設置面上で前記半導体素子を避ける領域に配設され
    る絶縁性のリード支持部と、 前記リード支持部に接着されることで前記素子載置部材
    に固定される複数のリードと、 金型を用いて、前記素子載置部材と前記半導体素子と前
    記リードの一部とを樹脂にて封止する樹脂パッケージ
    と、 を含み、 前記リードは、樹脂封止される領域に少なくとも一つの
    薄肉部が形成される樹脂封止型半導体装置。
  2. 【請求項２】 請求項１記載の樹脂封止型半導体装置に
    おいて、 前記薄肉部は、前記金型の内側から前記リード支持部と
    の接着位置上に至る範囲のいずれかの位置に形成される
    樹脂封止型半導体装置。
  3. 【請求項３】 請求項２記載の樹脂封止型半導体装置に
    おいて、 前記薄肉部は、前記リード支持部への接着位置にかかる
    ように形成される樹脂封止型半導体装置。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の樹脂封止型半導体装置において、 複数の前記薄肉部が形成される樹脂封止型半導体装置。
  5. 【請求項５】 請求項４記載の樹脂封止型半導体装置に
    おいて、 前記複数の薄肉部は、 前記金型の内側から前記リード支持部との接着位置の手
    前までに至るいずれかの位置に形成される第一の薄肉部
    と、 前記リード支持部との接着位置の境目に形成される第二
    の薄肉部と、 前記リード支持部との接着位置に形成される第三の薄肉
    部と、からなる樹脂封止型半導体装置。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の樹脂封止型半導体装置において、 前記リードの一方の面のみからの窪みにより前記薄肉部
    が形成される樹脂封止型半導体装置。
  7. 【請求項７】 請求項４又は請求項５に記載の樹脂封止
    型半導体装置において、 前記複数の薄肉部のうち少なくとも一つが前記リードの
    一方の面からの窪みにより形成され、残りの前記薄肉部
    が前記リードの他方の面からの窪みにより形成される樹
    脂封止型半導体装置。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の樹脂封止型半導体装置において、 前記リードは、前記リード支持部との接着位置の外側か
    ら、該リード支持部との接着面の方向に曲がった状態
    で、前記樹脂パッケージに封止される樹脂封止型半導体
    装置。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の樹脂封止型半導体装置において、 前記素子載置部材として、放熱性の高い部材が用いられ
    る樹脂封止型半導体装置。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の樹脂封止型半導体装置において、 前記半導体素子を囲んで前記設置面から浮いた状態で、
    共用リードとしてのフレームリードが設けられる樹脂封
    止型半導体装置。
  11. 【請求項１１】 素子載置部材の設置面に半導体素子を
    取り付ける工程と、 前記設置面上で前記半導体素子を避ける領域に絶縁性の
    リード支持部を配設する工程と、 複数のリードを前記リード支持部の上に接着して前記素
    子載置部材に固定する工程と、 所定箇所をワイヤボンディング手段によって電気的に接
    続する工程と、 前記工程によって得られた中間部材を第一の金型上に配
    置する工程と、 前記中間部材の前記リード支持部から外側に出る前記リ
    ードの一部を、第二の金型によって前記リード支持部と
    の接着面方向に押圧する工程と、 前記第一及び第二の金型内で、前記中間部材を樹脂にて
    封止して樹脂パッケージを形成する工程と、 を含み、 前記リードは、少なくとも前記金型と前記接着位置との
    間に、薄肉部が形成される樹脂封止型半導体装置の製造
    方法。
  12. 【請求項１２】 請求項１１記載の樹脂封止型半導体装
    置の製造方法において、 前記リード支持部から外側に出る前記リードの一部は、
    前記第一の金型から浮いた状態で前記第一の金型上に配
    置され、前記第一の金型によって押し曲げられる樹脂封
    止型半導体装置の製造方法。
JP34532895A 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3309686B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP34532895A JP3309686B2 (ja) 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法
TW084113958A TW309649B (ja) 1995-03-17 1995-12-27
KR1019960004260A KR100359399B1 (ko) 1995-03-17 1996-02-16 수지밀폐형 반도체 장치 및 그 제조 방법
US08/615,869 US5777380A (en) 1995-03-17 1996-03-14 Resin sealing type semiconductor device having thin portions formed on the leads
SG1996006521A SG54260A1 (en) 1995-03-17 1996-03-15 Resin sealing type semiconductor device and method of making the same
CNB961036176A CN1138303C (zh) 1995-03-17 1996-03-15 树脂密封型半导体装置及其制造方法
DE69628964T DE69628964T2 (de) 1995-03-17 1996-03-15 Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
EP96104158A EP0732744B1 (en) 1995-03-17 1996-03-15 Resin sealing type semiconductor device and method of making the same
CNB2003101245898A CN1288748C (zh) 1995-03-17 1996-03-15 树脂密封型半导体装置及其制造方法
HK98115077A HK1013734A1 (en) 1995-03-17 1998-12-23 Resin sealing type semiconductor device and method of making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8651695 1995-03-17
JP7-86516 1995-03-17
JP34532895A JP3309686B2 (ja) 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08321521A true JPH08321521A (ja) 1996-12-03
JP3309686B2 JP3309686B2 (ja) 2002-07-29

Family

ID=26427621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34532895A Expired - Fee Related JP3309686B2 (ja) 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法

Country Status (9)

Country Link
US (1) US5777380A (ja)
EP (1) EP0732744B1 (ja)
JP (1) JP3309686B2 (ja)
KR (1) KR100359399B1 (ja)
CN (2) CN1288748C (ja)
DE (1) DE69628964T2 (ja)
HK (1) HK1013734A1 (ja)
SG (1) SG54260A1 (ja)
TW (1) TW309649B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100104590A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 리드 프레임 및 이를 갖는 반도체 패키지
CN104508845B (zh) * 2012-07-30 2018-05-04 亮锐控股有限公司 经强化的led封装及为此的方法
CN104992934B (zh) * 2015-05-29 2018-01-09 株洲南车时代电气股份有限公司 功率半导体器件子模组
JP2017199803A (ja) 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
JP6745442B2 (ja) * 2016-10-28 2020-08-26 パナソニックＩｐマネジメント株式会社 配線一体型樹脂パイプの製造方法
US10431526B2 (en) * 2017-10-09 2019-10-01 Cree, Inc. Rivetless lead fastening for a semiconductor package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0290662A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレームのインナーリード
JPH03209861A (ja) * 1990-01-12 1991-09-12 Mitsui High Tec Inc 半導体装置
JPH05190719A (ja) * 1992-01-07 1993-07-30 Mitsui High Tec Inc 多ピンリードフレームの製造方法
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280148A (ja) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS62254456A (ja) * 1986-04-26 1987-11-06 Yamada Seisakusho:Kk リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
JPS6466351A (en) * 1987-09-07 1989-03-13 Naka Tech Lab Nonslip blank for building
JPH01207939A (ja) * 1988-02-16 1989-08-21 Seiko Epson Corp 集積回路装置組立テープ
JPH0218955A (ja) * 1988-07-07 1990-01-23 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH0286155A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd リードフレーム
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JP2777036B2 (ja) * 1993-01-14 1998-07-16 松下電工株式会社 プリント配線板への端子の接続方法
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JPH05109928A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06224363A (ja) * 1993-01-21 1994-08-12 Mitsui High Tec Inc 半導体装置およびその製造方法
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0290662A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレームのインナーリード
JPH03209861A (ja) * 1990-01-12 1991-09-12 Mitsui High Tec Inc 半導体装置
JPH05190719A (ja) * 1992-01-07 1993-07-30 Mitsui High Tec Inc 多ピンリードフレームの製造方法
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子
US8937374B2 (en) 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package

Also Published As

Publication number Publication date
HK1013734A1 (en) 1999-09-03
EP0732744B1 (en) 2003-07-09
JP3309686B2 (ja) 2002-07-29
TW309649B (ja) 1997-07-01
CN1574312A (zh) 2005-02-02
US5777380A (en) 1998-07-07
CN1288748C (zh) 2006-12-06
KR960036007A (ko) 1996-10-28
KR100359399B1 (ko) 2003-01-10
EP0732744A3 (en) 1997-08-27
EP0732744A2 (en) 1996-09-18
DE69628964D1 (de) 2003-08-14
CN1138303C (zh) 2004-02-11
CN1140901A (zh) 1997-01-22
DE69628964T2 (de) 2004-05-27
SG54260A1 (en) 1998-11-16

Similar Documents

Publication Publication Date Title
JP3944913B2 (ja) 樹脂封止型半導体装置
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH06105721B2 (ja) 半導体装置
JPH09260552A (ja) 半導体チップの実装構造
JPH07123149B2 (ja) 半導体パッケージ
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JP3542677B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2586835B2 (ja) 半導体集積回路
JPH05299456A (ja) 樹脂封止型半導体装置
JPH0722454A (ja) 半導体集積回路装置
US7521778B2 (en) Semiconductor device and method of manufacturing the same
JP2000124235A (ja) 樹脂封止半導体装置
KR100212392B1 (ko) 반도체 패키지
JPS618959A (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
KR950007011Y1 (ko) 수지밀봉형 반도체장치
JP2001094031A (ja) 無線周波数タグ及びその製造方法
JPH04320052A (ja) 半導体装置
JPS6245159A (ja) 半導体装置
KR19980027699A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지
JPH0513624A (ja) 半導体装置
JPH08227966A (ja) 半導体装置
JPH0851181A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees