KR100359399B1 - 수지밀폐형 반도체 장치 및 그 제조 방법 - Google Patents

수지밀폐형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100359399B1
KR100359399B1 KR1019960004260A KR19960004260A KR100359399B1 KR 100359399 B1 KR100359399 B1 KR 100359399B1 KR 1019960004260 A KR1019960004260 A KR 1019960004260A KR 19960004260 A KR19960004260 A KR 19960004260A KR 100359399 B1 KR100359399 B1 KR 100359399B1
Authority
KR
South Korea
Prior art keywords
lead
supporting portion
semiconductor element
flake
bonding position
Prior art date
Application number
KR1019960004260A
Other languages
English (en)
Other versions
KR960036007A (ko
Inventor
데츠야 오오츠키
다다미 이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR960036007A publication Critical patent/KR960036007A/ko
Application granted granted Critical
Publication of KR100359399B1 publication Critical patent/KR100359399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

수지밀폐형 반도체장치는, 방열체와, 반도체소자와, 이 반도체소자의 주위에 이격되어 뜬 상태에서 설치된 프레임리드와, 이 프레임리드로부터 연장하여 설치되어 리드지지부를 통해 설치면에 접착되는 복수의 리드를 포함한다. 리드는, 상부금형에 의해서 눌려지고, 방열체를 하부금형에 눌러서 수지가 들어가지 않도록 되어 있으며, 리드에는 박편부가 형성되어 있기 때문에, 리드지지부에서 벗겨지지 않도록 되어 있다.

Description

수지밀폐형 반도체장치 및 그 제조방법{Resin sealing type semiconductor device and method of making the same}
(발명의 분야)
본 발명은, 리드구조에 특징을 갖는 반도체장치 및 그 제조방법에 관한 것이다.
(관련기술의 설명)
근년, VLSI 등의 소비전력의 증대에 따라, 저비용으로 방열성이 양호한 플라스틱패키지의 요구가 높아지고있다. 이것에 대처하기위해서, 재료의 면에서는, 리드프레임이라든지 밀폐용 수지의 열전도성을 높이는 것이 검토되고, 구조의 면에서는, 리드프레임·디자인의 변경이라든지 히트싱크 즉 방열체의 부가에 의한 방열성의 향상이 검토되어 있다. 특히, 방열체의 부가에 의한 패키지의 방열성의 개선은, 소비전력이 1칩당 2W정도까지의 LSI에 있어서는, 가장 일반적인 대책으로 알려져 있다.
특히 상술의 방열이라고 한 관점에서, 본원발명의 발명자는, 이미 특개평 제6 - 53390호와 관계되는 발명을 창작하였다. 본 발명에서는, 열전도성이 높은 방열체를 사용하여, 그 방열체에 다이패드의 대신이 되는 소자적재의 기능을 가지게한 구조를 채용하고있었다. 그 때, 인너리드의 지지라는 관점에서 방열체상에 절연부재를 배치하고 그 절연부재에 의해 리드를 지지시키는 구조를 채용하고 있었다.
또한, 논리VLSI 등의 집적도가 높은 반도체장치에 있어서는, 반도체칩에서의 입출력용의 전극(패드) 및 전원용전극의 수가 많아지기때문에, 이들 전극과 접속되는 와이어 및 리드의 배선설계가 중요하게 된다.
이러한 배선설계상의 부담을 경감하는 기술의 하나로서, 특개평 제4 - 174551호 공보에 개시된 반도체장치가 있다. 이 반도체장치에 있어서는, 반도체칩의 회로형성면의 위에 공용 인너리드가 절연성 접착재를 통해 적층되고, 또한, 반도체칩의 외측에 해당 반도체칩과 전기적으로 접속된 복수의 신호용 인너리드가 설치되고, 반도체칩이 공용 인너리드로 유지된 형으로 몰드수지로 밀폐되어 있는 것에 특징을 가진다.
이 반도체장치에 의하면, 반도체칩이 탑재되는 터브를 마련하고 있지않기때문에, 본딩와이어와 터브의 단락을 방지할 수 있는 것, 공용 인너리드를 예를들면전원용 리드로서 사용하는 것에 의해, 리드핀의 공용화를 용이하게 실현할 수 있는 것 등의 이점을 가진다.
그러나, 이 반도체장치에 있어서는, 반도체칩 표면에 공용 인너리드가 적층되기때문에, 반도체칩 표면의 전극패드의 배열설계에 제약이 있는 것, 공용 인너리드와 반도체칩을 접속하는 절연성 접착재에 의한 칩의 오염이라든지 접착재의 연화에 의한 본딩불량 등이 발생할 가능성이 있는 것 등의 문제가 생각된다.
그리하여, 이러한 문제를 해결하기위한 발명을, 본원 발명의 발명자는 이미 창작하였다. 본 발명은, 히트싱크를 소자적재부재로서 반도체칩을 설치하고, 또한, 이 소자적재부재에 절연성의 리드지지부를 사이에 세워서 리드를 설치한 것이다. 그리고, 터브를 생략한 것에 덧붙여, 본딩불량을 피할 수 있어, 신뢰성이 높은 와이어본딩이 가능하게 된다. 또한, 반도체칩을 둘러싸고 소자적재부재로부터 뜬 상태에서 공용리드(프레임리드)를 설치함으로써, 리드의 공용화가 가능하게 된다. 또한, 소자적재 부재로서 히트싱크를 사용함으로써 방열특성을 높일 수 있다.
그리고, 실제로 제조하여 본 바, 수지밀폐를 행할 때에 다음과 같은 문제를 발견하였다.
결국, 수지밀폐를 행할 때에는, 제 13 도에 나타낸 바와 같이,상부금형(200)과 하부금형(202)으로, 수지밀폐 전의 반도체 장치(210)의 리드(212)를 사이에 두고, 상부금형(200)에 의해서 리드(212)를 리드지지부(214)의 방향으로 누르도록 하고 있었다. 이렇게 하는 이유는, 반도체장치(210)를 하부금형(202)에 눌러 밀착시켜서, 소정의 배치로 적정하게 몰딩을 행할 수 있도록 하기 위해서이다.
그러나, 이렇게 하면, 리드(212)는 상부금형(200)과 하부 금형(202)으로 끼워지는 즉시 내측만이 크게 굽고, 또한 내측부분은 직선상이 되는 것에서, 리드지지부(214)와의 접착부분이 크게 경사져서, 접착이 벗겨지는 경우가 있었다.
그리하여, 본원 발명자는 더욱 연구를 진행시켜서, 이 문제를 해결하는 반도체장치 및 그 제조방법을 창작하기에 이르렀다.
또, 상기 문제는, 리드지지부를 사이에 두고 소자적재부재에 리드를 설치하는 구성에 기인하는 것으로, 소자적재부재가 히트싱크로 되어있는 점 및 공용리드(프레임리드)를 설치한 점은 직접적으로는 상기 문제의 원인이 아니다.
또한, 본 발명의 특징의 하나인 박편부에 관하여, 일본 특허공개소 제 63 - 179557호 공보에는, 리드의 일부에 박편부를 형성하여 용이하게 구부려지도록 한 구성이 개시되어 있다. 그러나, 본 발명은, 신규의 반도체장치를 제조할 때에 생기는 문제를 해결하기 위해서 박편부를 형성한 것으로, 상기 공보의 기술과는 목적이 다르다.
(발명의 목적)
본 발명의 목적은, 리드지지부를 통해 소자적재부재에 리드가 설치되는 구성(결국, 터브를 생략한 구성)의 수지밀폐형 반도체장치에서 수지밀폐를 할 때에 적정하게 세트할 수 있도록 하여, 신뢰성이 높은 밀폐가 가능한 수지밀폐형 반도체장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 리드의 공용화를 도모함으로써 배선설계의 자유도가 높은 수지밀폐형 반도체장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 또 다른 목적은, 높은 방열특성을 갖는 수지 밀폐형 반도체장치 및 그 제조방법을 제공하는 것에 있다.
본 발명과 관계되는 수지밀폐형 반도체장치는, 반도체소자와, 상기 반도체소자를 설치하는 설치면을 갖는 소자적재부재와, 상기 설치면상에서 상기 반도체소자를 피하는 영역에 설치되는 절연성의 리드지지부와, 상기 리드지지부에 접착되는 것으로 상기 소자적재부재에 고정되는 복수의 리드와, 금형을 사용하여, 상기 소자적재부재와 상기 반도체소자와 상기 리드의 일부를 수지로써 봉하여 막는 수지패키지를 포함하며, 상기 리드는 수지밀폐되는 영역에 박편부가 형성되는 것을 특징으로한다.
그리고, 본 발명에 의하면, 리드에 있어서의 수지밀폐되는 영역에 박편부가 형성되어 있고, 이 박편부는 탄성변형하기 쉬운 것으로 되어 있다. 따라서, 수지밀폐를 행하기 전에, 금형에 의해서 리드를 누르고, 리드에 대한 누름력에 의해서 수지밀페되는 부재가 적정위치에 세트된다. 이렇게 해서, 적정한 위치 상태로 수지밀폐를 행할 수 있다. 또한, 이렇게하는 것으로, 리드에 대한 누름력은 약하게 되고 리드지지부에 전달되기때문에, 리드와 리드지지부와의 접착이 벗겨지는 것을 방지할 수 있다.
여기에서, 박편부는, 구체적으로는 금형의 내측에서 리드 지지부와의 접착위치에 이르는 범위 중의 어느 위치로 형성되는 것이 바람직하고, 리드지지부로의 접착위치에 위치하도록 형성해도 된다. 또한, 리드지지부로부터 반도체소자의 방향으로 돌출한 위치에는, 리드에 박편부를 형성하지않은 것이 바람직하다. 리드에 있어서의 이 위치에는, 와이어접속을 위한 본딩을 행하기때문에, 탄력성을 저하시키지 않도록 하는 것이 바람직하기때문이다.
리드와 리드지지부의 접착위치의 오차를 고려하면, 금형의 내측에서 리드지지부와의 접착위치에 이르는 범위중의 어느 위치에 박편부를 위치시키기위해서는, 폭이 넓은 박편부를 리드에 형성하는 것이 바람직하다.
다만, 이러한 폭이 넓은 박편부를 습식 에칭으로써 형성할 때에는, 등방성 에칭이므로, 박편부의 일부가 지나치게 얇게 되는 것을 고려할 수 있다.
여기서, 복수의 폭이 좁은 박편부를 리드에 형성해도 된다. 이 구성에 의하면, 각 박편부의 두께를 비교적 두텁게 형성할 수 있기 때문에, 리드의 변형, 끊어짐, 비틀림을 방지할 수 있다.
또한, 복수의 박편부는, 상기 금형의 내측에서 상기 리드 지지부와의 접착위치의 바로앞까지 이르는 어느 위치에 형성되는 제 1 박편부와, 상기 리드지지부와의 접착위치의 경계선으로 형성되는 제 2 박편부와, 상기 리드지지부와의 접착위치에 형성되는 제 3 박편부로 구성되는 것이 바람직하다.
이 구성에 의하면, 리드의 접착위치의 오차에 의해서, 제 2 박편부가 접착위치의 경계선으로부터 어긋나더라도 제 1 또는 제 3 박편부에 의해서 대응할 수 있게 되어 있다.
이상의 박편부는, 상기 리드의 한쪽의 면만으로부터의 패임에 의해 형성되어도 되며, 혹은, 복수의 박편부를 형성하는 경우에는, 적어도 하나의 박편부가 상기 리드의 한쪽의 면에서의 패임에 의해 형성되고, 나머지 박편부가 상기 리드의 면에서의 패임에 의해 형성되도록 해도 된다.
또한, 소자적재부재로서 방열성이 높은 부재를 사용하여 반도체소자의 방열성을 높이는 것이 바람직하다.
또한, 반도체소자를 둘러싸도록 프레임리드를 설치하여, 이 프레임리드를 예를들면 공용의 전원용 리드로서 사용하면, 적은 개수의 리드에 의해서 반도체소자의 전극부에 소정의 전압을 안정하게 공급할 수 있고, 전원 노이즈를 저하시키면서 동작 속도의 고속화를 달성할 수 있다. 그리고, 프레임리드에 의해서 공용화된 리드에 상당하는 개수의 리드는 예를들면 신호용 리드로서 사용할 수 있기 때문에, 배선설계의 자유도가 향상한다.
본 발명과 관계되는 수지밀폐형 반도체장치의 제조방법은, 소자적재부재의 설치면에 반도체소자를 설치하는 공정과, 상기 설치면상에서 상기 반도체소자를 피하는 영역에 절연성의 리드지지부를 설치하는 공정과, 복수의 리드를 상기 리드지지부의 위에 접착하여 상기 소자적재부재에 고정하는 공정과, 소정 장소를 와이어본딩수단에 의해서 전기적으로 접속하는 공정과, 상기 공정에 의해서 얻어진 중간부재를 제 1 금형상에 배치하는 공정과, 상기 중간부재의 상기 리드지지부에서 외측으로 나오는 상기 리드의 일부를 제 2 금형에 의해서 상기 리드지지부와의 접착면방향으로 누르는 공정과, 상기 제 1 및 제 2 금형 내에서, 상기 중간부재를 수지로써 밀봉하여 수지패키지를 형성하는 공정을 포함하며,
상기 리드는, 적어도 상기 금형과 상기 접착위치의 사이에 박편부가 형성되도록 한다. 여기에서, 상기 리드지지부에서 외측으로 나오는 상기 리드의 일부는,상기 제 1 금형으로부터 뜬 상태로 상기 제 1 금형상에 배치되고, 상기 제 1 금형에 의해서 구부려지도록 하는 것이 바람직하다.
그리고, 상기 박편부가 형성된 리드는, 상기 리드지지부와의 접착위치의 외측에서, 해당 리드지지부와의 접착면의 방향으로 굽은 상태로 상기 수지패키지에 밀폐된다.
(적합한 실시예의 상세한 설명)
제 1 도 및 제 2 도는 본 발명의 실시형태와 관계되는 반도체의 제조방법을 나타내는 도면이고, 제 3 도는 제 1 도의 일부확대도이다.
우선, 제조방법을 설명하는 전제로서, 본 발명을 적용하여 제조되는 반도체장치의 구성을 설명한다.
제 4 도는 본 발명을 적용하여 제조된 반도체장치를 수지패키지를 제외한 상태에서 모식적으로 나타내는 평면도이고, 제 5 도는 제 4 도의 V - V 선을 따라서 절단한 상태를 모식적으로 나타내는 단면도이다.
반도체장치(100)는, 방열체(10)와, 이 방열체(10)의 설치면(12)에 접합된 반도체소자(20)와, 방열체(10)에 대하여 리드지지부(50)를 통해 고정된 복수의 리드(30)와, 반도체소자(20)의 외측에 설치된 프레임리드(36)를 가지고있다.
방열체(10)는, 제 5 도에 나타낸 바와 같이, 대경부(10a)와, 이 대경부(10a)보다 돌출하는 소경부(10b)로 구성되고, 단면 형상이 거의 볼록형상을 이루고있다. 그리고, 대경부(10a)의 하면이 설치면(12) 을 구성하고, 소경부(10b)의 상면이 노출면(14)을 구성하고 있다.
설치면(12)에는, 제 4 도에 나타낸 바와 같이, 반도체소자(20)가 설치되는 영역을 포함하며 이 영역보다 큰 표면적을 갖는 제 1 전도층(18a)과, 이 제 1 전도층(18a)과 떨어진 위치에 복수의 스폿상의 제 2 전도층(18b)이 형성되어 있다. 그리고, 이 전도층(18a, 18b)을 제외하는 방열체(10)의 표면에는 절연층(16)이 형성되어 있다.
방열체(10)는 열전도율이 높고 전도성을 갖는 재료, 예를 들면 동, 알루미늄, 은 또는 금 등의 금속 혹은 이들의 각 금속을 주성분으로 하는 합금으로 구성되는 것이 바람직하고, 경제성을 고려하면 특히 동이 바람직하다.
전도층(18a, 18b)의 재질로서는 특히 제한되지 않지만, 예를들면, 은, 금, 팔라듐, 알루미늄 등을 예시할 수 있고, 전도성 및 반도체소자(20)와의 접착성을 고려하면, 특히 은이 바람직하다. 이들의 전도층(18a, 18b)은, 예를들면 도금, 접착 등의 방법으로써 형성할 수 있다. 이들의 전도층(18a, 18b)은 뒤에 상술하지만, 접지면으로서 사용된다.
또한, 절연층(16)은, 양호한 절연성을 갖는 한에 있어서 그 재질은 특히 제한되지 않지만, 예를들면 방열체(10)를 구성하는 금속을 산화처리하여 얻어진 금속산화막인 것이 바람직하다. 예를들면, 방열체(10)가 동으로 구성되어 있는 경우, 강알칼리성의 처리액을 사용하여 표면을 산화처리함에 의하여 절연층(16)을 얻을 수 있다. 이 절연층(16)을 설치하는 것에 의해, 리드(30) 및 프레임리드(36)와 방열체(10)의 단락을 방지할 수 있다. 또한, 예를들면 산화동으로서 구성된 절연층(16)은 통상 흑색 내지 회색 등의 암색을 띠고, 그 때문에 와이어본딩에 있어서의 화상인식에 있어서 리드(30)의 인식이 용이하게 될 뿐만아니라, 수지패키지(60)를 구성하는 수지와의 밀착성이 좋기때문에 패키지의 기계적 강도가 향상한다.
반도체소자(20)는, 방열체(10)의 설치면(12)으로 형성된 제 1 전도층(18a)상에, 예를들면 은폐이스트에 의해서 접착고정되어 있다. 그리고, 반도체소자(20)의 표면에는 소정의 배열로 복수의 전극패드(22)가 형성되어 있다.
또한, 설치면(12)에는 그 주변 가장자리를 따라서 연속적으로 리드지지부(50)가 접착에 의해서 고정되어 있다. 이 리드지지부(50)는 절연성을 갖는 수지, 예들들면 폴리이미드수지, 에폭시수지등의 열경화성 수지등의 테이프상 부재로 구성되어 있다.
리드지지부(50)는, 방열체(10)와 대향하는 리드(30)의 일부를 고정하도록 설치되어 있지만, 방열체(10)와 대향하는 리드(30)의 전면에 설치해도 된다. 리드(30)의 일부를 구성하는 인너리드(32)는, 제 6 도에 확대하여 나타낸 바와 같이, 그 선단에서 소정거리(L) 떨어진 위치에서 리드지지부(50)에 접착에 의해서 고정되며, 따라서, 인너리드(32)는 리드지지부(50)를 통해 선단이 프리의 상태에서 방열체(10)에 고정되어 있게된다. 그리고, 인너리드(32)와 반도체소자(20)의 전극패드(22)와는 금, 은 등의 와이어(42, 44a, 44b, 46)에 의해서 전기적으로 접속되어 있다. 본 실시형태에 있어서 특징적인 것은, 리드(30)에 박편부(30a)가 형성되어 있는 것이다. 이 박편부(30a)는, 반도체장치(100)의 제조 과정에서의 수지밀폐를 행할 때에 리드(30)가 리드지지부(50)로부터 벗겨지지 않도록 하기위한 것으로,자세한 것은 제조방법과 같이 후술한다.
인너리드(32)와 전극패드(22)의 와이어본딩의 모양을 제 7 도 및 제 8 도에 나타낸다. 우선, 제 7도에 나타낸 바와 같이, 리드누름(1A, 1B)에 의해 각 인너리드(32)의 선단부(32a)를 상방으로부터 누르면, 이 선단부(32a)가 프리의 상태에 있기 때문에, 리드지지부(50)를 지점으로서 선단부(32a)가 하방으로 변형하여 설치면(12)에 접촉한다. 이 상태에서, 와이어본딩을 행하는 것에 의해 와이어(42)의 접속을 확실하고 또한 안정하게 행할 수 있다. 와이어본딩이 종료한 뒤는, 리드누름부(1A, 1B)을 떼므로써, 제 8 도에 나타낸 바와 같이, 각 인너리드(32)는 그 탄성에 의해 원래의 수평인 상태로 되돌아가 지지된다. 그리고, 각 인너리드(32)와 방열체(10)는 절연성의 리드지지부(50)에 의해서 전기적으로 절연되어 있다.
이러한 본딩프로세스 및 인너리드의 기계적 안정성을 고려하면, 인너리드(32)는, 그 선단부(32a)는, 탄성변형의 범위에서 그 단부가 설치면(12)에 접촉하기에 충분한 길이를 갖는 것과, 본딩 종료 후에 원래의 수평상태로 완전히 복귀할 수 있는 기계적 강도를 갖는 것 등이 요구된다. 이 조건을 만족시키기위해, 인너리드(32)의 선단부(32a)는 그 길이라든지 기계적 강도가 설정되어야 하며, 이들의 조건은 디바이스의 사이즈, 반도체소자의 설계사항 및 리드의 강도 등에 의해서 각종의 상태를 얻을 수 있는 것이다. 또한, 리드지지부(50)는, 인너리드(32)를 안정하게 지지할 수 있는 것과, 인너리드(32)의 선단부(32a)와 방열체(10)의 거리를 전기적으로 절연할 수 있는 충분한 두께를 가지는것과 열가공시에 변형 변질이 적은 것 등이 요구된다.
이상의 점을 고려하면, 제 6 도에 나타낸 바와 같이, 리드지지부(50)의 폭을 W, 리드지지부(50)의 두께를 T, 인너리드(32)의 자유단(32a)의 길이를 L, 인너리드(32)의 두께를 t 로 하면, 설계룰의 일례로서 이하의 수치를 들 수 있다.
W: 0.5 ∼ 2mm
T: 0.025 ∼ 0.125 mm
t: 0.10 ∼ 0.30mm
L: 2.0 mm이상
다음에, 접지용 와이어의 접속에 대해서, 제 4 도 및 제 6 도를 참조하면서 설명한다. 방열체(10)의 전도층(18a, 18b)은, 접지면으로서 기능한다. 즉, 복수의 접지용 전원패드(22)를 접지용 와이어(44a)에 의해서, 하나의 제 1 전도층(18a)의 노출면에 접속함에 의해, 제 1 전도층(18a)을 공용화할 수 있다. 또한, 제 2 전도층(18b)과 인너리드(32)를 접지용 와이어(44b)에 의해서 접속함에 의해, 제 2 전도층(18b)를 리드의 접지면으로서 사용할수있다. 이와 같이 전도층(18a, 18b)은, 접지용 전극패드(22) 및 인너리드(32)의 개별 또는 공용화된 접지면으로서 각각 기능한다. 그 결과, 접지용으로서 공용화된 리드에 상당하는 개수의 리드를 예를들면 신호용 리드로서 사용할 수 있고, 배선설계의 자유도가 증가한다.
전도층(18a, 18b)에 의한 접지의 양태로서는 여러가지가 있지만, 예를들면 이하의 경우를 예시할 수 있다.
가. 반도체소자(20)의 전극패드(22)로부터 접지하지않은 경우에는, 반도체소자(20)의 이면에서 방열체(10)를 통해 전도층(18a, 18b)에 통전시켜서, 적어도 하나의 인너리드(32)를 전도층(18a, 18b)에 접속한다. 이렇게 함으로써, 반도체소자(20)의 이면의 전위와, 인너리드(32)의 전위를 등전위로 할수있다. 그리고, 방열체(10)가 접지전위이면, 반도체소자(20)의 이면의 전위와 인너리드(32)의 전위와는 접지전위가 된다.
나. 반도체소자(20)의 다수의 전극패드(22)를 전도층(18a, 18b)에 접속하고, 소수의 인너리드(32)를 전도층(18a, 18b)에 접속한다. 그리고, 방열체(10)가 접지전위이면, 전극패드(22)와 인너리드(32)의 전위와는 접지전위가 된다. 이렇게 함으로써, 소수의 인너리드(32)로 반도체소자(20)로부터의 많은 접지점을 얻을 수 있고, 또한 안정한 접지전위가 얻어진다.
다. 반도체소자(20)의 이면에서 방열체(10)를 통해 전도층(18a, 18b)에 통전시켜서, 반도체소자(20)의 1개의 전극패드(22)를 전도층(18a, 18b)에 접속하여, 접지된 1개의 인너리드(32)를 전도층(18a, 18b)에 접속한다. 그리고, 방열체(10)가 접지전위이면, 반도체소자(20)의 이면과 전극패드(22)와 인너리드(32)의 전위와는 접지전위가 된다. 이렇게 함으로써, 반도체소자(20)의 이면, 반도체소자(20)의 전극패드(22) 및 인너리드(32)를 등전위로 설정할 수 있기 때문에, 반도체소자(20)의 전위가 안정하여 동작이 안정화된다.
프레임리드(36)는, 반도체소자(20)와 인너리드(32)의 사이에 양자와 비접촉의 상태에서 설치되며, 바람직하게는 단락을 방지하기 위해서 전도층(18a, 18b)에 대하여 평면적으로 보아 어긋난 위치에 설치되어 있다. 이 프레임리드(36)는 4개의 지지리드(38)에 의해서 안정적으로 지지되어 있다. 그리고, 지지리드(38)는 각각리드지지부(50)에 의해서 그 일부가 고정되어 있다.
또한, 제 4 도에 나타낸 바와 같이, 프레임리드(36)에는, 소정의 위치에 복수의 인식용 돌기(36a)가 형성되어 있다. 이 인식용 돌기(36a)는, 와이어본딩시에 본딩위치의 인식을 용이하게 한다.
즉, 와이어본딩은 다음과 같이 행하여진다. 우선, 반도체 소자(20)상의 전극패드(22)의 기준좌표와, 프레임리드(36)의 본딩위치의 기준좌표를 미리 기억한다. 다음에, 화상인식에 의해서 실제로 본딩하는 전극패드(22) 및 프레임리드(36)의 각 위치좌표와의 차를 검출하고, 이것을 바탕으로 보정좌표를 계산한다. 그리고, 와이어본딩을 자동적이고 또한 연속적으로 행한다. 여기에서, 인식용 돌기(36a)는 화상인식에 의한 본딩위치의 검출시의 마킹으로서 기능한다.
이 프레임리드(36)는, 예를들면 전원전압( Vcc ) 리드 또는 기준전압( Vss ) 리드로서 사용된다. 이 프레임리드(36)를 예를들면 Vcc 리드로서 사용하는 경우에는, 복수의 전원용 전극 패드(22) 및 소수의 인너리드(32)와 프레임리드(36)를 전원용 와이어(46)에 의해서 각각 접속한다. 이것에 의해, 전원용으로 사용되는 리드의 수를 대폭 감소시킬 수 있다. 따라서, 신호용 리드로서 사용할 수 있는 리드를 상대적으로 증가시킬 수 있고, 반도체소자(20)의 전극패드(22)와 인너리드(32)의 와이어배선의 자유도를 높일 수 있어, 설계상 유리하게 된다.
또한, 프레임리드(36)를 갖는 것에 의해, 반도체소자(20)의 어떤 위치의 전극패드(22)에 있어서도 소정의 전원전압또는 기준전압을 공급할 수 있고, 전원 노이즈를 감소시킨 상태에서 동작속도의 고속화를 도모할 수 있다.
또한, 프레임리드(36)는 반도체소자(20)의 외측에 위치하여, 공간적인 제약이 적기때문에, 프레임리드(36)의 폭을 충분 크게할 수 있다. 따라서, 프레임리드(36)를 전원용 리드로서 사용하였을 때에는 그 전기적 저항을 작게 할 수 있어 어떤 위치에서도 안정한 전압을 공급할 수 있다.
또한, 프레임리드(36)를 전원용 리드로서 사용하였을 때에는, 프레임리드(36)에 대하여 전도층(18a) 및 전도층(18b)이 마주 보고있기 때문에, 콘덴서와 같은 상태가 되어, 전원 노이즈의 감소와 동시에 고속대응이 가능하게 된다.
반도체장치(100)의 주요한 기능 혹은 작용을 정리하면, 아래와 같이 된다.
① 이 반도체장치(100)에 있어서는, 반도체소자(20)에서 발생한 열은 열전도성이 높은 방열체(10)를 사이에 두고 효율이 좋게 분산되고, 더우기 수지패키지(60)보다 노출하는 노출면(14)을 통해 외부로 방출된다. 그리고, 방열체(10)의 형상을 단면이 거의 볼록형상으로 되도록 하므로써, 방열체(10)의 표면적을 증대시킬 수 있어 방열효과를 높일 수 있다.
또한, 반도체소자(20)가 탑재된 설치면(12)과 반대측의 면을 단차구조로 하는것에 의해, 노출면(14)으로부터 설치면(12)에 이르는 거리를 크게 할 수 있고, 외부에서의 가스 혹은 수분등의 침입에 의한 소자특성의 열화를 억제할 수 있다.
또한, 방열체(10)의 표면에 절연층(16)을 갖는 것에 의해, 인너리드(32) 및 프레임리드(36)와 방열체(10)의 단락을 방지할 수 있다. 또한, 절연층(16)은 암색을 띠는 점에서 와이어본딩시에 리드인식이 용이하게 되는 것 뿐만아니라,절연층(16)은 수지 패키지(60)와의 밀착을 높이는 효과도 가지고 있다.
② 반도체소자(20)와 인너리드(32)의 사이에 프레임리드(36)를 설치하고, 이 프레임리드(36)를 예를들면 전원용 리드(vc c 혹은 Vss 리드)로서 사용하는 것에 의해, 적은 인너리드(32)에 의해서 반도체소자(20)의 임의의 위치로 형성된 전원용 전극패드(22)에 소정의 전압을 안정하게 공급할 수 있고, 전원 노이즈를 저하시켜서, 동작속도의 고속화를 달성할 수 있다. 또한, 프레임리드(36)에 의해서 전원용 리드를 공유화할 수 있고, 그 공유화된 부분의 리드를 예를들면 신호용 리드로서 사용할 수 있기 때문에, 배선설계의 자유도가 향상한다.
또한, 프레임리드(36)에는, 인식용 돌기(36a)가 형성되어 있기 때문에, 와이어본딩시의 화상인식에 의한 본딩위치의 인식이 확실하고 또한 용이하게 된다.
③방열체(10)의 설치면(12)에, 전도성을 갖는 방열체(10)의 본체와 전기적으로 접속된 전도층(18a, 18b)을 설치하는것에 의해, 접지용 와이어(44a, 44b)를 통해 반도체소자(20)의 접지용 전극패드(22) 혹은 인너리드(32)와 전도층(18a, 18b)을 각각 접속함에 따라, 접지를 임의의 영역에서 행할 수 있다. 그 결과, 접지용의 리드를 줄일수 있기 때문에, 그 만큼의 리드를 예를들면 신호용 리드로서 이용할 수 있어, 이 점에서도 리드의 배선 설계의 자유도가 향상한다.
다음에, 반도체장치(100)의 제조방법에 대하여 설명한다. 우선, 제 9 도를 참조하면서, 리드프레임(1000)에 대하여 설명한다. 리드프레임(1000)은, 예를들면, 기판프레임(70)에, 인너리드(32) 및 외측리드(34)로 이루어지는 리드(30), 프레임리드(36) 및 지지리드(38)가 소정의 패턴으로 일체적으로 지지되어 형성되어 있다.그리고, 외측리드(34)는 서로 댐버부(72)에 의해서 연결되어 보강이 이루어지고 있다. 인너리드(32)는 중앙의 소정영역(디바이스홀)을 남기도록 외측리드(34)로부터 연장하여 설치되어 있다. 그리고, 이 영역내에 프레임리드(36)가 배치되고, 이 프레임리드(36)의 네 구석은 지지리드(38)에 의해서 지지되고, 각 지지리드(38)는 댐버부(72)에 접속되어 있다.
또, 프레임리드(36)는 4개의 지지리드(38)에 의해서 지지되어 있지만, 지지리드(38)는 프레임리드(36)를 안정하게 지지할 수 있으면 되고, 예를들면 대향하는 위치에 2개만 배치하는 등, 그 개수라든지 배치에 관하여는 이 예에 한정되지 않는다.
다음에, 방열체(10)는, 제 4 도 및 제 5 도에 나타낸 바와 같이, 대경부(10a)와 소경부(12b)로써 구성되는 본체의 소정 영역에, 예를들면 은도금에 의해서 전도층(18a, 18b)이 형성된다. 그리고, 이들의 전도층(18a, 18b)를 마스킹한 상태에서 방열체(10)를 예를들면 매르텍스주식회사제의 「 에보놀(상품명) 」에 수초간 침지하여 표면을 산화처리하므로써 절연층(16)을 형성한다. 이렇게하여 형성된 절연층(16)은, 예를들면 2 ∼ 3㎛의 막두께를 가지며, 그 전기저항율이 1013Ωcm이상과, 양호한 절연성을 갖는 것이 확인되었다.
또한, 상술한 방법과는 반대로, 절연층(16)을 형성한 후에 전도층(18a, 18b)을 형성해도 되는 것은 물론이다.
이렇게하여 얻어진 방열체(10)의 설치면(12)의 소정위치에 은페이스트 등의전도성 접착제를 사용하여 반도체소자(20)를 접합한다. 그 후, 방열체(10), 리드지지부(50) 및 리드프레임(1000)을 위치맞춤하여 겹쳐서, 이들을 예를들면 에폭시수지 등의 접착제를 사용하여 열압착하여, 상호를 고정한다. 이어서, 통상의 수법에 따라, 와이어본딩장치를 사용하여 신호용 와이어(42), 접지용 와이어(44a, 44b) 및 전원용 와이어(46)를 소정의 패턴으로 본딩한다.
이 와이어본딩에 있어서는, 예를들면, 접지용 와이어(44b)의 본딩, 전원용 와이어(46)의 본딩, 계속해서 신호용 와이어(42)의 본딩과 같이, 본딩거리가 짧은 장소에서 본딩을 행하는 것에 의해, 예를들면 인접하는 와이어와의 접촉을 본딩프로세스에 있어서 방지할 수 있고, 그 결과 확실한 와이어본딩을 행할 수 있다.
다음에, 제 1 도에 나타낸 바와 같이, 반도체소자(20) 및 리드(30)가 설치된 방열체(10)를 상부금형(200) 및 하부금형(202)내에 배치하여, 에폭시계 수지 등을 사용하여 몰딩프로세스를 행하여, 수지패키지(60)(제 5도 참조)를 형성한다. 이 때, 방열체(10)의 노출면(14)이 수지패키지(60)로부터 노출하는 상태에서 몰드가 행하여지는 것이 바람직하다.
그 때문에는, 방열체(10)와 하부금형(202)의 사이에 수지가 들어가는 것을 방지하기 위해서, 방열체(10)는 하부금형(202)에 밀착하여 배치될 필요가 있다.
따라서, 제 2 도에 나타낸 바와 같이, 상부금형(200)에 의해서 리드(30)를 리드지지부(50)와의 접착면방향으로 눌러서, 방열체(10)를 하부금형(202)에 밀착시키도록 하고 있다. 또, 그 전제로서, 제 1 도에 나타낸 바와 같이, 리드(30)가 하부금형(202)의 협지부(202a)로부터 뜬 상태가 되도록, 하부금형(202)을 설계해 둘필요가 있다.
자세한 것은, 방열체(10)의 높이( h )와 리드지지부(50)의 두께( t )의 합( h+t )이, 하부금형(202)의 깊이( h1 )보다도 크고, h + t > h1 이 되도록 설계하는 것이 필요하다. 예를들면, 하부금형(202)의 깊이 h1 = 1.6mm로 하고, 방열체(10)의 높이 h =1.635mm 로 하고, h의 오차가 ±0.035mm인 경우에는, 리드지지부(50)의 두께 t = 0.1mm 로 하는 것이 바람직하다. 이렇게하면, h의 오차가 -0.035mm라도,
h+t=1.635 - 0.035+0. 1=1. 7mm>h1로 되고, h+t>h1의 관계가 유지된다.
이렇게하여, 리드(30)를 하부금형(202)으로부터 뜬 상태로 배치함으로서, 상부금형(200)으로부터 리드(30)에 가해지는 외력이, 방열체(10)에도 가해지게 된다. 그리고, 상부금형(200)으로부터 가해지는 외력이 리드(30)를 통해 연쇄적으로 방열체(10)를 누르도록 작용하여, 그 결과, 방열체(10)는, 수지유입압력에도 견딜 수 있도록 고정된다.
그리고, 본 실시형태에 있어서 특징적인 것은, 리드(30)에 박편부(30a)를 형성한 것이다. 결국, 리드(30)를 동일한 두께로 형성하면, 제 13도에 나타는 바와 같이 리드(30)가 리드지지부(50)로부터 벗겨져버리는 경우가 있기 때문에, 박편부(30a)를 형성하여, 탄성변형하기 쉽게하여 이것을 방지한 것이다. 또, 이 박편부(30a)의 부근을 확대하여 제 3도에 나타낸다.
자세한 것은, 박편부(30a)는, 리드(30)에 있어서의 리드지지부(50)와의 접착면과는 반대면에, 습식에칭으로써 형성된 것이다. 따라서, 단부를 둥글게 도려 낼 수 있는 형상의 오목부를 형성하는 것으로, 박편부(30a)가 형성된다. 이와 같이,박편부(30a)는, 단부가 둥근 오목부로 형성되기때문에, 탄성변형시켰을 때에 잘린 부분이 들어가기 어렵게 되어 있다.
또한, 박편부(30a)의 형성영역은, 상부금형(200) 및 하부 금형(202)에 의해서 끼워지는 위치보다도 1mm정도 내측에서 형성되도록 되어 있다. 이렇게함으로써, 박편부(30a)를 상부금형(200) 및 하부금형(202)에 의해서 끼워지는 것을 피하여, 주입된 수지가 박편부(30a)를 전해져 유출하지않도록 되어있다.
또한, 이 박편부(30a)는, 어느 정도 길게 형성한 쪽인 탄성변형하기 쉬운 영역이 많아지므로 바람직하다. 그리하여, 본 실시형태로서는, 리드지지부(50)의 상방에 이르는 위치까지 박편부(30a)가 형성되어 있다. 다만, 실제로는, 이 박편부(30a)의 길이는 1mm정도가 된다.
이것을 리드프레임(1000)으로서 일체화된 단계(제 9 도 참조)로 나타내면, 댐버부(72)로부터 0. 2mm내측까지가 상부금형(200) 및 하부금형(202)에 의해 협지되는 영역이며, 또한 1mm의 간격을 두고, 1mm의 길이로 박편부(30a)가 형성된다.
또한, 리드(30)의 두께를 0.15mm정도로 하면, 박편부(30a)의 두께는, 그 1/2의 0.075mm정도로 되어 있다.
이러한 박편부(30a)는, 모든 리드(30)로 형성해도 되지만, 상부금형(200)에 의한 누름력이 가해졌을 때에, 리드지지부(50)로부터 벗겨지는 방향으로 가장 크게 힘이 가해지는 것만으로 형성해도 된다.
구체적으로는, 리드(30)의 개수가 전부 208개인 경우에는, 직사각형의 리드프레임(1000)에는 1변에 52개의 리드(30)가 형성되어 있고, 각 변의 중앙부분의 30개 정도만으로 박편부(30a)를 형성해도 된다.
이 부분에 한정한 것은, 리드(30)는 각 변에서 중심방향으로 향하여 형성되기때문에, 중앙부분의 리드(30)의 쪽이 코너 부분의 리드(30)보다도 짧고 탄성변형하기 어려우며, 리드지지부(50)로부터가 벗어남이 발생하기 쉽기때문이다.
자세한 것은, 제 9 도에 부분확대도로서 나타낸 바와 같이, 중앙부분의 리드(30)의 길이(1)와 코너부분의 리드(30)의 길이(1')를, 임의의 2개의 일점쇄선간에서의 길이로써 비교하면, 1 < 1' 이 되는 것은 분명하다. 그리고, 중앙부분의 리드(30)에 있어서의 길이(1)의 부분은, 코너부분의 리드(30)에 있어서의 길이(1')의 부분보다도 탄성변형하기 어렵고, 리드지지부(50)로부터 벗겨지기 쉽게 되어 있다.
따라서, 각 변의 중앙부분의 소정 개수에 대하여 리드(30)에 박편부(30a)를 형성하면, 이 부분의 리드(30)에 대하여 리드지지부(50)로부터의 벗겨짐을 방지할 수 있다. 또한, 코너부분의 리드(30)에 관하여는, 원래 리드(30)가 길게 되어있어, 비교적 탄성변형하기 쉬운 점에서, 박편부(30a)를 형성하는 것은 반드시 필요하지 않다. 다만, 모든 리드(30)에 대하여 박편부(30a)를 형성하는 쪽이 간단한 경우에는, 전체에 대하여 형성해도 된다.
이와 같이, 리드(30)에는 박편부(30a)를 형성해 둔다. 그리고, 수지밀폐를 행할 때에는, 반도체소자(20) 및 리드(30)등을 구비하는 방열체(10)를, 제 1 도에 나타낸 바와 같이, 하부금형(202)내에 배치한다. 이 때, 리드(30)는, 하부금형(202)의 협지부(202a)로부터 뜬 상태로 되어 있다.
그리고 다음에, 제 2 도에 나타낸 바와 같이, 상부금형(200)을 하부금형(202)에 대하여 폐쇄시키는 것과 동시에, 상부금형(200)의 협지부(200a)가 리드(30)를 누른다. 그렇게하면, 리드(30)는, 특히 박편부(30a)의 형성영역에서 탄성변형하여, 그 탄성력에 의해서 방열체(10)는, 하부금형(202)의 내면에 밀착한다.
다음에, 이 상태에서, 종래부터 행하여지는 같은 몰딩프로세스를 행한다. 이렇게해서, 방열체(10)의 밑으로 수지가 들어가는 것을 방지하고, 노출면(14)을 적절히 노출시켜서 수지패키지(60)(제 5도 참조)를 형성할 수 있다.
이어서, 기판프레임(70)(제 9 도참조) 및 댐버부(72)가 절단되고, 또한 필요에 따라서 외측리드(34)의 굴곡성형이 행하여 진다.
이상 공정에서, 수지밀봉형 반도체장치를 제조할 수 있다. 다음에, 제 10 도는, 상기 실시형태의 변형예와 관계있는 반도체장치의 제조방법을 나타내는 도면이다. 상기 도면에 있어서 사용되는 리드(300)는, 3개의 박편부(300a, 300b, 300c)를 가진다. 이 이외의 점에서는, 제 10 도에서 사용되는 부재는, 제 1 도에서 사용되는 부재와 같기때문에 같은 부호를 붙이고 설명을 생략한다. 또한, 제 11A 도 및 제 11B 도는, 제 10 도의 리드(300)와 방열체(10)의 장치 상태를 나타내는 확대도이다.
리드(300)의 박편부(300a, 300b, 300c)는, 비교적 폭이 좁은 홈의 형상을 하는 것으로, 구체적으로는, 제 11A 도에 나타낸 바와 같이, 폭이 0.1mm에서 0.2mm간격으로 형성되어 있다.
제 1 도에 나타내는 폭이 넓은 박편부(30a)를 습식에칭으로 형성할 때에는,등방성 에칭이므로, 박편부(30a)의 일부가 지나치게 얇게 되는 것이 생각된다. 그리하여, 본 실시형태로서는, 3개의 폭이 좁은 박편부(300a, 300b, 300c)를 리드(300)로 형성하였다. 이렇게하는 것으로, 각 박편부(300a, 300b, 300c)의 두께가 지나치게 얇게 되는 것을 방지하고, 리드(300)의 변형, 끊어지어, 비틀림을 방지할 수 있다.
또한, 제 11A 도에 나타낸 바와 같이, 본 실시형태로서는, 제 2 번째의 박편부(300b)가, 리드지지부(50)의 외단에 걸리도록 설계되어 있다. 상술한 바와 같이, 박편부를 형성하는 목적은, 리드(300)와 리드지지부(50)의 박리를 방지하는 것에 있다. 따라서, 제 11A 도에 나타낸 바와 같이, 양자의 접착위치의 경계선으로부터 리드(300)가 굽도록 박편부를 형성하는 것이 가장 바람직하다.
또한, 본실시형태로서는, 박편부(300b)의 양측에, 박편부(300a, 300c)가 형성되어 있다. 따라서, 리드(300)와 리드지지부(50)와의 접착위치가 어긋나고, 박편부(300b)가 리드지지부(50)와의 접착위치상에 배치되어, 기능을 달성하지 못하더라도 박편부(300a, 300c)에 의해서 대처할 수 있게 되어있다.
예를들면, 제 11B 도에 나타낸 바와 같이, 박편부(300b)가 도면중 우측으로 어긋나더라도, 좌측의 리드지지부(50)의 외단에는 박편부(300a)가 배치되며, 우측의 리드지지부(50)의 외단에는 박편부(300c)가 배치되도록 되어 있다.
여기에서, 각 박편부(300a, 300b, 300c)의 간격을 0.2mm 으로 한 것은, 리드(300)와 리드지지부(50)의 접착위치의 오차가 ±0.3mm 가 되는 경우를 상정하였기 때문이다. 결국, 각 박편부의 폭이 0.1mm이며, 각 박편부간의 간격이 0.2mm이기때문에, 각 박편부의 중심에서 중심까지의 길이는 0.3mm 가 되고, 오차가 ±0.3mm에서 생기는 것에 대응할 수 있게 되어 있다.
다음에, 제 12 도는, 제 11A 도 및 제 11B 도에 나타내는 리드(300)의 변형예를 나타내는 도면이다.
제 12 도에 있어서, 리드(400)에는, 한쪽의 면에 박편부(400a, 400b, 400c)가 형성되어 있는 것에 덧붙여, 다른쪽의 면에도 박편부(400d, 400e, 400f)가 형성되어 있다. 자세한 것은, 한쪽의 면의 박편부와 다른쪽의 면의 박편부와는, 교대로 배치되어 있다. 따라서, 리드(400)를 리드지지부(50)에 설치할 때에, 표리 어느 측의 면이라도 설치면으로 할 수 있다. 다만, 이면측의 박편부(400f)와 리드지지부(50)의 사이에 틈이 형성되어 접착력에 뒤떨어진다고 할 수 있다.
또, 상기 실시형태에서는, 방열체(10)에 반도체소자(20)를 접착하였으나, 이것에 한정되지 않고, 방열성이 낮은 단순한 소자적재부재에 반도체소자를 설치하도록 해도 좋다.
또한, 리드가 프레임리드(36)를 가지지 않은 것이더라도, 본 발명을 적용하는 것으로, 적정하게 설정하여 수지밀봉할 수 있다.
제 1 도는 본 발명의 실시형태와 관계되는 반도체장치의 제조방법을 나타내는 도면.
제 2 도는 본 발명의 실시형태와 관계되는 반도체장치의 제조방법을 나타내는 도면.
제 3 도는 제 1 도의 일부를 확대하여 나타내는 도면.
제 4 도는 본 발명을 적용하여 제조된 반도체장치의 주요부를 모식적으로 나타내는 평면도.
제 5 도는 제 4도에 있어서의 V - V선을 따라서 절단한 상태를 모식적으로 나타내는 단면도.
제 6 도는 제 4 도에 나타내는 주요부를 확대하여 나타내는 단면도.
제 7 도는 인너리드의 와이어본딩 공정을 나타내는 설명도.
제 8 도는 제 7 도에 있어서의 와이어본딩이 종료한 상태를 나타내는 설명.
제 9 도는 제 4도의 반도체장치의 제조에 있어서 사용된 리드 프레임을 모식적으로 나타내는 평면도.
제 10 도는 본 발명의 실시형태의 변형예와 관계있는 반도체장치의 제조방법을 나타내는 도면.
제 11A 도 및 제 11B 도는 제 10 도의 리드및 방열체의 설치 상태를 나타내는 확대도.
제 12 도는 제 11A 도 및 제 11B 도에 도시하는 리드의 변형예를 나타내는 도면.
제 13 도는 본 발명의 전제가 되는 몰딩기술을 설명하기위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
10: 방열체 20: 반도체 소자
30: 리드 50: 지지리드부
60: 수지 패키지

Claims (21)

  1. 반도체소자와,
    상기 반도체소자를 설치하는 설치면을 갖는 소자적재부재와,
    상기 설치면상에서 반도체소자를 피하는 영역에 설치되는 절연성의 리드지지부와,
    상기 리드지지부에 접착되는 것으로 상기 소자적재부재에 고정되는 복수의 리드와,
    금형을 사용하여, 상기 소자적재부재와 상기 반도체소자와 상기 리드의 일부를 수지로써 밀봉하는 수지패키지를 포함하며,
    상기 리드는, 수지밀봉되는 영역에 적어도 하나의 박편부가 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  2. 제 1 항에 있어서,
    상기 박편부는, 상기 금형의 내측에서 리드지지부와의 접착위치상에 이르는 범위 중의 어느 위치에 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  3. 제 2 항에 있어서,
    상기 박편부는, 상기 리드지지부와의 접착위치의 경계선에 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  4. 제 1 항에 있어서,
    상기 복수의 박편부는,
    상기 금형의 내측으로부터 상기 리드지지부와의 접착위치의 앞까지 이르는 어느 한 위치에 형성되는 제 1 박편부와,
    상기 리드지지부와의 접착위치의 경계선에 형성되는 제 2 박편부와,
    상기 리드지지부와의 접착위치에 형성되는 제 3 박편부로 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  5. 제 2 항에 있어서,
    상기 복수의 박편부는,
    상기 금형의 내측으로부터 상기 리드지지부와의 접착위치의 앞까지 이르는 어느 한 위치에 형성되는 제 1 박편부와,
    상기 리드지지부와의 접착위치의 경계선으로 형성되는 제 2 박편부와,
    상기 리드지지부와의 접착위치에 형성되는 제3박편부로 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  6. 제 3 항에 있어서,
    상기 복수의 박편부는,
    상기 금형의 내측으로부터 상기 리드지지부와의 접착위치의 앞까지 이르는어느 한 위치에 형성되는 제 1 박편부와,
    상기 리드지지부와의 접착위치의 경계선에 형성되는 제 2 박편부와,
    상기 리드지지부와의 접착위치에 형성되는 제 3 박편부로 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  7. 제 1 항에 있어서,
    상기 리드의 한쪽의 면만으로부터의 패임에 의해 상기 박편부가 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  8. 제 3 항에 있어서,
    상기 리드의 한쪽의 면만으로부터의 패임에 의해 상기 박편부가 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  9. 제 6 항에 있어서,
    상기 리드의 한쪽의 면만으로부터의 패임에 의해 상기 박편부가 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  10. 제 1 항에 있어서,
    상기 복수의 박편부 중 적어도 하나가 상기 리드의 한쪽의 면으로부터의 패임에 의해 형성되고, 나머지의 상기 박편부는 상기 리드의 다른쪽의 면으로부터의패임에 의해 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  11. 제 4 항에 있어서,
    상기 복수의 박편부 중 적어도 하나가 상기 리드의 한쪽의 면에서의 패임에 의해 형성되고, 나머지의 상기 박편부는 상기 리드의 다른쪽의 면으로부터의 패임에 의해 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  12. 제 6 항에 있어서,
    상기 복수의 박편부 중 적어도 하나가 상기 리드의 한쪽의 면으로부터의 패임에 의해 형성되고, 나머지의 상기 박편부는 상기 리드의 다른쪽의 면으로부터의 패임에 의해 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  13. 제 1 항에 있어서,
    상기 소자적재부재로서 방열성이 높은 부재가 사용되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  14. 제 7 항에 있어서,
    상기 소자적재부재로서 방열성이 높은 부재가 사용되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  15. 제 12 항에 있어서,
    상기 소자적재부재로서 방열성이 높은 부재가 사용되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  16. 제 1 항에 있어서,
    상기 반도체소자를 둘러싸고 상기 설치면으로부터 뜬 상태에서, 공용 리드로서의 프레임리드가 설치되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  17. 제 12 항에 있어서,
    상기 반도체소자를 둘러싸고 상기 설치면으로부터 뜬 상태에서,공용 리드로서의 프레임리드가 설치되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  18. 제 15 항에 있어서,
    상기 반도체소자를 둘러싸고 상기 설치면으로부터 뜬 상태에서, 공용 리드로서의 프레임리드가 설치되는 것을 특징으로 하는 수지밀페형 반도체장치.
  19. 제 1 항 내지 제 18 항 중 어느 한항에 있어서,
    상기 리드는 상기 리드지지부와의 접착위치의 외측으로부터 해당 리드지지부와의 접착면의 방향으로 굽은 상태에서 상기 수지패키지에 밀봉되는 것을 특징으로 하는 수지밀폐형 반도체장치.
  20. 소자적재부재의 설치면에 반도체소자를 설치하는 공정과,
    상기 설치면상에서 상기 반도체소자를 피하는 영역에 절연성의 리드지지부를 설치하는 공정과,
    복수의 리드를 상기 리드지지부의 위에 접착하여 상기 소자적재부재에 고정하는 공정과,
    소정 장소를 와이어본딩수단에 의해서 전기적으로 접속하는 공정과,
    상기 공정에 의해서 얻어진 중간부재를 제 1 금형상에 배치하는 공정과,
    상기 중간부재의 리드지지부로부터 외측으로 나오는 리드의 일부를, 제 2 금형에 의해서 상기 리드지지부와의 접착면 방향으로 누르는 공정과,
    상기 제 1 및 제 2 금형 내에서, 상기 중간부재를 수지로써 밀봉하여 수지패키지를 형성하는 공정을 포함하며,
    상기 리드는, 적어도 상기 금형과 상기 접착위치의 사이에 박편부가 형성되는 것을 특징으로 하는 수지밀폐형 반도체장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 리드지지부로부터 외측으로 나오는 상기 리드의 일부는, 상기 제 1 금형으로부터 뜬 상태에서 상기 제 1 금형상에 배치되고, 상기 제 1 금형에 의해서 굽혀지는 것을 특징으로 하는 수지밀폐형 반도체장치의 제조방법.
KR1019960004260A 1995-03-17 1996-02-16 수지밀폐형 반도체 장치 및 그 제조 방법 KR100359399B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-86516 1995-03-17
JP8651695 1995-03-17
JP95-345328 1995-12-07
JP34532895A JP3309686B2 (ja) 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR960036007A KR960036007A (ko) 1996-10-28
KR100359399B1 true KR100359399B1 (ko) 2003-01-10

Family

ID=26427621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004260A KR100359399B1 (ko) 1995-03-17 1996-02-16 수지밀폐형 반도체 장치 및 그 제조 방법

Country Status (9)

Country Link
US (1) US5777380A (ko)
EP (1) EP0732744B1 (ko)
JP (1) JP3309686B2 (ko)
KR (1) KR100359399B1 (ko)
CN (2) CN1138303C (ko)
DE (1) DE69628964T2 (ko)
HK (1) HK1013734A1 (ko)
SG (1) SG54260A1 (ko)
TW (1) TW309649B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067175A (ko) * 2017-10-09 2020-06-11 크리, 인코포레이티드 반도체 패키지를 위한 리벳없는 리드 체결

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100104590A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 리드 프레임 및 이를 갖는 반도체 패키지
CN104025292B (zh) 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
CN104508845B (zh) * 2012-07-30 2018-05-04 亮锐控股有限公司 经强化的led封装及为此的方法
CN104992934B (zh) * 2015-05-29 2018-01-09 株洲南车时代电气股份有限公司 功率半导体器件子模组
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
JP6745442B2 (ja) * 2016-10-28 2020-08-26 パナソニックＩｐマネジメント株式会社 配線一体型樹脂パイプの製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ko) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS62254456A (ja) * 1986-04-26 1987-11-06 Yamada Seisakusho:Kk リ−ドフレ−ム
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
JPS6466351A (en) * 1987-09-07 1989-03-13 Naka Tech Lab Nonslip blank for building
JP2532041B2 (ja) * 1987-10-05 1996-09-11 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH01207939A (ja) * 1988-02-16 1989-08-21 Seiko Epson Corp 集積回路装置組立テープ
JPH0218955A (ja) * 1988-07-07 1990-01-23 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH0286155A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd リードフレーム
JPH0290662A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレームのインナーリード
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2528192B2 (ja) * 1990-01-12 1996-08-28 株式会社三井ハイテック 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JP2777036B2 (ja) * 1993-01-14 1998-07-16 松下電工株式会社 プリント配線板への端子の接続方法
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JPH05109928A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05190719A (ja) * 1992-01-07 1993-07-30 Mitsui High Tec Inc 多ピンリードフレームの製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06224363A (ja) * 1993-01-21 1994-08-12 Mitsui High Tec Inc 半導体装置およびその製造方法
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067175A (ko) * 2017-10-09 2020-06-11 크리, 인코포레이티드 반도체 패키지를 위한 리벳없는 리드 체결
KR102402351B1 (ko) * 2017-10-09 2022-05-30 울프스피드, 인크. 반도체 패키지를 위한 리벳없는 리드 체결

Also Published As

Publication number Publication date
EP0732744A2 (en) 1996-09-18
JPH08321521A (ja) 1996-12-03
KR960036007A (ko) 1996-10-28
CN1574312A (zh) 2005-02-02
CN1288748C (zh) 2006-12-06
SG54260A1 (en) 1998-11-16
JP3309686B2 (ja) 2002-07-29
TW309649B (ko) 1997-07-01
US5777380A (en) 1998-07-07
DE69628964T2 (de) 2004-05-27
DE69628964D1 (de) 2003-08-14
CN1138303C (zh) 2004-02-11
EP0732744B1 (en) 2003-07-09
CN1140901A (zh) 1997-01-22
EP0732744A3 (en) 1997-08-27
HK1013734A1 (en) 1999-09-03

Similar Documents

Publication Publication Date Title
KR100359399B1 (ko) 수지밀폐형 반도체 장치 및 그 제조 방법
JP3944913B2 (ja) 樹脂封止型半導体装置
KR100386052B1 (ko) 수지봉지형반도체장치및그제조방법
KR100215517B1 (ko) 전자장치모듈
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
KR100229858B1 (ko) 반도체 장치
US20030137040A1 (en) Semiconductor device with co-packaged die
US5801435A (en) Resin sealing type semiconductor device and method of making the same
KR19980069914A (ko) 반도체 장치
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
KR20020055687A (ko) 반도체 패키지
KR20190085587A (ko) 고열전도성 반도체 패키지
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
KR100525091B1 (ko) 반도체 패키지
TWI424547B (zh) 導線架式半導體裝置及其導線架
US5905300A (en) Reinforced leadframe to substrate attachment
KR19980025623A (ko) 반도체 패키지
JPH07228083A (ja) Ｉｃカード用モジュールおよびｉｃカード用モジュールの製造方法
JPH03116856A (ja) 半導体装置
JPH03211761A (ja) リードフレーム
JPH0851181A (ja) 樹脂封止型半導体装置
KR19980027699A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지
JPS61187350A (ja) 半導体装置
JPH10107206A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee