KR100386052B1 - 수지봉지형반도체장치및그제조방법 - Google Patents

수지봉지형반도체장치및그제조방법 Download PDF

Info

Publication number
KR100386052B1
KR100386052B1 KR1019950020417A KR19950020417A KR100386052B1 KR 100386052 B1 KR100386052 B1 KR 100386052B1 KR 1019950020417 A KR1019950020417 A KR 1019950020417A KR 19950020417 A KR19950020417 A KR 19950020417A KR 100386052 B1 KR100386052 B1 KR 100386052B1
Authority
KR
South Korea
Prior art keywords
element mounting
lead
resin
semiconductor device
conductive layer
Prior art date
Application number
KR1019950020417A
Other languages
English (en)
Other versions
KR960005972A (ko
Inventor
오오쯔끼데쯔야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR960005972A publication Critical patent/KR960005972A/ko
Application granted granted Critical
Publication of KR100386052B1 publication Critical patent/KR100386052B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 높은 방열 특성을 가질 뿐 아니라 신뢰성이 높고 또한 리드의 공용화를 도모하는 것에 의해서 배선 설계의 자유도가 높은 와이어 본딩이 가능한 수지 밀폐형 반도체 장치 및 그 제조 방법을 제고하는 것을 목적으로 한다. 수지 밀폐형 반도체 장치는 소자 설치면을 갖는 소자 적재부와 상기 소자 설치면에 접합된 반도체 소자와 이 반도체 소자에 대해서 이간해서 배열 설치된 복수의 리드와 이것들의 리드 및 반도체 소자와 사이에 위치하며 또한 양자와 비접촉의 상태로 배열 설치된 프레임 리드와 여러가지와 소자 적재부, 반도체 소자, 리드의 일부 및 상기 프레임 리드를 봉지하는 수지 밀폐부를 포함한다.

Description

수지 봉지형 반도체 장치 및 그 제조 방법
<산업상의 이용분야>
본 발명은 리드 구조에 특징을 갖는 반도체 장치 및 그 제조 방법에 관한다.
<발명의 배경>
논리 VLSI 등의 집적도가 높은 반도체 장치에 있어서, 반도체 칩에 입출력용의 전극(패드) 및 전원용 전극의 수가 많아진다. 따라서, 각각의 전극에 접속하기 위해서 이 전극과 같은 수의 많은 리드가 필요해진다.
또한, 하나의 반도체 칩의 복수 갯수에 전원을 두려고 할 때 각각의 접속용 와이어의 길이가 다르면 그 저항치가 다르게 된다. 그러면 각각의 전압 강하가 다르다는 것에서 각 전극에 동일 전압을 인가하기 어렵게 된다. 또한, 각 전극과 전원을 접속하는 와이어의 길이를 모두 동일하게 하기 위해선 가장 길게 되는 것에 다른 것을 합칠 필요가 있고, 와이어가 길어져서 그 전압 강하가 커진다.
그래서, 이 문제를 해결하는 것으로서 특개평 4-174551 호 공보에 개시된 반도체 장치가 있다. 이 반도체 장치는 반도체 칩의 회로 형성면의 위에 공용 인너리드(inner lead)가 절연성 접착재를 거쳐서 적층되고, 또한 반도체 칩의 외측에 그 반도체 칩과 전기적으로 접속된 복수의 신호용 인너 리드가 설치되고 반도체 칩이공용 인너 리드로 유지된 형태로 몰드 수지로 봉지(對止)되어 있는 것에 특징을 갖는다.
이 반도체 장치에 의하면, 반도체 칩이 탑재되는 터브를 설치하고 있지 않으므로 본딩 와이어와 터브와의 단락을 방지할 수 있는 것, 공용 인너 리드를 예컨대 전원용 리드로서 사용하므로서 리드핀의 공용화를 용이하게 실현할 수 있다는 것 등의 이점을 갖는다.
특히, 공용 인너 리드를 설치되는 것은 리드의 수를 줄이는 동시에 와이어의 길이를 짧게 해서 전압 강하를 저감시키는 것으로 된다.
그러나, 이 반도체 장치에 있어선 반도체 칩 표면에 공용 인너 리드가 적층되기 때문에, 반도체 칩 표면의 전극 패드의 배열 설계에 제약이 있다는 것, 공용 인너 리드와 반도체 칩을 접속하는 절연성 접착재에 의한 칩의 오염이나 접착재의 연화에 의한 본딩 불량 등이 발생할 가능성이 있다는 것 등의 문제가 있었다.
또한, 특공평 6-66351 호 공보에는 반도체 칩의 주위에 공용 인너 리드를 설치한 반도체 장치가 개시되어 있다. 이 구성에 의하면 반도체 칩 표면에 공용 인너 리드를 설치하는 것은 아니기 때문에 전극 패드의 배열 설계의 제약을 없애고 본딩 불량도 피할 수 있다.
그러나, 이 구성은 반도체 칩을 탑재하는 터브가 리드의 하나에 일체적으로 설치되어 있으며, 이 터브의 외주에 공용 리드가 설치되므로 터브와 공용 인너 리드와 사이의 절연을 충분히 도모하기는 어렵다. 또한, 공용 인너 리드를 설치한다고는 하지만 그 형상은 터브가 설치되는 리드를 피하고 일부가 절단된 형상으로 해야 되며 형상에 제약이 있다. 그리고, 형상에 제약이 있으면 본딩을 행하는 위치도 제약을 받는다는 문제가 있었다.
또한, 최근 VLSI 등의 소비 전력의 증대에 따라서 저 코스트로 방열성이 양호한 플라스틱 패키지의 요구가 높아지고 있다. 이것에 대처하기 위해서 재료의 면에서는 리드프레임이나 봉지용 수지의 열전도성을 높히는 것이 검토되고 구조의 면에서 리드프레임 디자인의 변경이나 히트 싱크 즉 방열체의 부가에 의한 방열성의 향상이 검토되어 있다. 특히, 방열체의 부가에 의한 패키지의 방열성의 개선은 소비전력이 1 칩당 2W 정도 까지의 LSI 에 있어서는 가장 정통한 대책이라고 생각되어 있다.
그래서, 상술의 방열이라는 관점에서 본원 발명의 발명자는 이미 특개평 6-53390 호에 관한 발명을 창작했다. 이 발명에선 열전도성이 높은 방열체를 써서 그 방열체에 다이패드 대신이 되는 소자 패치의 기능을 갖게 한 구조를 채택하고 있었다. 그때, 인너 리드의 지지라는 관점에서 방열체상에 절연부재를 배치하고 그 절연부재에 의해 리드를 지지시키는 구조를 채택하고 있었다.
따라서, 이같은 구성도 채용하면 방열성에 있어서도 우수한 반도체 장치를 얻을 수 있다.
[발명의 요약]
본 발명의 목적은 리드의 공용화를 도모하므로서 리드의 수를 줄이고 와이어의 길이를 짧게 해서 전압 강하를 저감하고 배선 설계의 자유도가 높은 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 높은 방열 특성을 가진 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 수지 봉지형 반도체 장치는, 반도체 소자를 설치하기 위한 소가 설치면을 갖는 소자 적재 부재와, 이 소자 적재 부재의 상기 소자 설치면에 접합된 반도체 소자와, 이 반도체 소자로부터 이간된 위치에서 상기 소자 적재 부재에 대해서 절연되어 배열 설치되는 복수의 리드와, 상기 반도체 소자의 주위를 비접촉 상태에서 틈없이 에워싸고 상기 소자 설치면으로부터 뜬 상태에서 배열 설치되는 프레임 리드와 적어도 상기 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 상기 리드와 상기 프레임 리드를 전기적으로 접속하는 와이어 및 상기 프레임 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어군(群)과 상기 소자 적재 부재, 상기 반도체 소자, 상기 리드의 일부 및 상기 프레임 리드를 봉지하는 수지 봉지부를 포함한다.
이 반도체 장치에 있어선, 반도체 소자와 리드와 사이에 프레임 리드를 두고 이 프레임 리드를 예컨대 전원용 리드로서 사용하므로서 적은 개수의 리드에 의해서 반도체 소자의 전극부에 소정의 전압을 안정되게 공급할 수 있고, 전원 노이즈를 저하시키면서 동작 속도의 고속화를 달성할 수 있다.
그리고, 프레임 리드에 의해 공용화된 리드에 상당하는 개수의 리드를 예컨대 신호용 리드로서 사용할 수 있기 때문에 배선 설계의 자유도가 향상한다.
상기 반도체 장치에 있어선, 상기 소자 적재 부재의 소자 설치면은 상기 리드를 구성하는 인너 리드의 선단이 평면적으로 보아서 겹치는 위치까지 연장되고있는 것이 바람직하다. 이같은 구성에 의하면, 인너 리드의 와이어 본딩에 있어서 상기 소자 설치면을 인너 리드의 선단부를 지지하는 대(臺)로서 겸용할 수 있다.
상기 반도체 장치에 있어선 상기 인너 리드는 상기 소자 적재 부재의 소자 설치면에 대해서 탄성 변형의 범위에서 접촉 가능한 자유단을 확보한 상태에서 절연성의 리드 지지부에 의해서 지지되며, 이 리드 지지부를 거쳐서 상기 소자 적재 부재와 상기 인너 리드가 접합되어 있는 것이 바람직하다. 이 구성에 의하면, 와이어 본딩의 공정에 있어서 인너 리드가 리드 지지부를 지점으로 하고 그 자유단이 아래쪽으로 변형해서 상기 소자 설치면에 맞닿게 하므로서 와이어의 접속을 확실하고 안정되게 행할 수 있음과 더불어, 인너 리드는 리드 지지부에 의해서 확실하게 고정된다.
또한, 상기 소자 적재 부재는 열전도성이 높은 재질로 구성해서 방열성을 높히는 것이 바람직하다.
또한, 상기 소자 적재 부재는 열전도성이 우수할 뿐 아니라 도전성을 갖는 재료, 예컨대 구리, 알루미늄, 금 또는 은 등의 금속, 또는 이것들의 각 금속을 주성분으로 하는 합금에 의해서 형성되므로서 이 소자 적재부재를 접지 영역으로서 쓸 수 있다.
이렇게 해서 소자 적재 부재를 마이너스 전위로 하고 리드 프레임을 플러스의 전위로 하는 경우에, 리드 프레임이 소자 적재 부재로서 뜬 상태에서 배치되므로 수지 봉지되면 양자간에 콘덴서가 접속된 것과 마찬가지의 상태로 되어 노이즈의 저감을 도모할 수 있다.
또한, 상기 반도체 장치에 있어선 상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층 및 상기 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것이 바람직하다. 이 구성에 의하면, 반도체 소자의 전극부의 접지 및 리드의 접지를 임의의 영역에서 행할 수 있고, 그결과 접지용의 리드를 줄일 수 있고 이 점에서도 리드의 배선 설계의 자유도가 향상한다.
이같은 접지를 가능으로 하는 도전층은, 예컨대, 은, 금, 파라듐, 알루미늄 등의 금속을 예컨대 도금함으로서 형성된다.
상기 제 1 도전층 및 제 2 도전층은 서로 이간되어 형성되어도 좋으며 또는 연속적으로 형성되어도 좋다.
또한, 상기 반도체 장치에 있어선 상기 제 1 도전층 및 제 2 도전층이 형성된 영역 이외의 소자 적재 부재의 표면에 절연층이 형성되어 있는 것이 바람직하다.
이같은 절연층은 예컨대 소자 적재 부재를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 구성된 것이 바람직하다. 이 절연층을 형성하는 것에 의해서 리드 및 프레임 리드와 도전성을 갖는 소자 적재 부재와의 단락을 방지할 수 있다. 또한, 상기 절연층이 금속 산화막으로 형성되고 있는 경우에는, 통상 이 산화막은 흑색 등의 암색을 나타내고 있기 때문에 와이어 본딩에 있어서의 화상 인식에서의 리드의 인식이 용이해질 뿐 아니라, 이 금속 산화막은 금속에 비해서 수지 봉지부를 구성하는 수지와의 밀착성이 좋고 패키지의 기계적 강도가 향상되는 이점이 있다.
상기 반도체 장치에 있어선, 상기 소자 적재 부재는 수지 봉지부내에 매립된 타입, 또는 일부가 노출하는 타입 중의 어느것이어도 좋으나 방열 효과의 점에서는 노출하는 타입이 바람직하다.
예를 들면, 상기 소자 적재부재는 상기 소자 설치면을 포함하는 대경부(大徑部)와 이 대경부에서 돌출하는 소경부(小徑部)로 이루는 단면 형상이 거의 볼록형상을 이루는 것이 바람직하다. 또한, 상기 소경부의 단면은 수지 봉지부로부터 노출되어 있는 것이 바람직하다. 이 구성에 의하면 소자 적재부재의 표면적을 크게 할 수 있기 때문에, 반도체 소자에서 발생한 열은 소자 적재 부재를 거쳐서 효율있게 분산되며, 또한 수지 봉지부에서 노출된 면을 거쳐서 외부로 방출되는 것에 의해서 효율이 좋은 방열이 행해진다. 또한, 이 소자 적재 부재에 의하면 반도체 소자가 탑재되는 소자 설치면과 수지 봉지부로부터 노출하는 면과의 거리를 크게 할수 있기 때문에 반도체 소자나 배선에 악 영향을 끼치는 가스 또는 수분 등의 침입을 억제할 수 있다. 또한, 소자 적재 부재와 수지 봉지부와의 접합력을 높이기 위해서, 예컨대, 상기 소자 적재 부재의 소경부에 언더컷을 형성하거나 소경부의 영역을 제외하는 대경부에 있어서 두게 방향으로 연통(連通)하는 수지 연통 구멍을 형성할 것이 바래진다.
상기 반도체 장치에 있어선 상기 프레임 리드는 와이어 본딩의 화상 인식에 있어서 마킹으로서 기능하는 인식용 돌기를 가지는 것이 바람직하다. 이같은 인식용 돌기를 형성함으로써, 와이어 본딩시의 화상 인식에 의한 본명 위치의 인식이 정확하고 또한 용이하게 되는 이점이 있다.
상기 프레임 리드는 복수의지지 리드에 의해서 확실하게 지지되는 것이 바람직하다.
본 발명의 수지 봉지형 반도체 장치의 제조 방법은 이하의 공정 (a) 내지 (d)를 포함하는 것이 바람직하다.
(a) 소자 적재 부재의 소자 설치면의 소정 위치에 도전성의 접착제에 의해서 반도체 소자를 접합하는 공정,
(b) 상기 소자 적재 부재의 소자 설치면상에 절연성의 리드 지지부를 배열 설치하고, 이 리드 지지부상에 인너 리드, 아우터 리드(outer lead) 및 프레임 리드가 일체적으로 형성된 리드 프레임을 배치하고, 상기 리드 지지부를 거쳐서 상기 소자 적재 부재와 상기 리드 프레임을 접착 고정하는 공정,
(c) 적어도 상기 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 상기 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어군(君)을 와이어 본딩 수단에 의해서 형성하는 공정, 및
(d) 상기 공정(a)-(c)으로 형성된 부재를 금형에 세트하고 몰딩에 의해서 수지 봉지부를 형성하는 공정,
또, 상기 공정(c)에 있어서 상기 리드와 상기 반도체 소자의 전극부를 접속하는 와이어는 리드 누름에 의해 상기 리드를 밑으로 누르고 그 선단부를 상기 소자 적재 부재의 소자 설치면에 맞닿게 한 상태로 형성된 것이 바람직하다.
이들 제조 방법에 의하면 본 발명의 반도체 장치를 효율좋게 제조할 수 있다.
<발명의 적합한 실시예의 설명>
(제 1 실시예)
제 1 도는 본 발명의 제 1 실시예에 관한 반도체 장치를 수지 봉지부를 제외한 상태로 모식적으로 도시하는 평면도이며, 제 2 도는 제 1 도의 II-II 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도이다.
본 실시예의 반도체 장치(100)는, 소자 적재부(10)와, 이 소자 적재부(10)의 소자 설치면(12)에 접합된 반도체 소자(20)와, 소자 적재부(10)에 대해서 리드 지지부(50)를 거쳐서 고정된 복수의 리드(인너 리드(32), 지지리드(38))와, 상기 반도체 소자(20)의 외측에 배열 설치된 프레임 리드(36)를 갖고 있다.
상기 소자 적재부(10)는 제 2 도에 명시하듯이 대경부(10a)와 이 대경부(10a)에서 돌출하는 소경부(10b)로 구성되며, 단면형상이 거의 볼록형상을 이루고있다. 그리고 대경부(10a)의 밑면이 소자 설치면(12)을 구성하고 소경부(10b)의 상면이 노출면(14)을 구성하고 있다.
상기 소자 설치면(12)에는 제 1 도에 도시하듯이, 반도체 소자(20)가 설치되는 영역을 포함하며 이 영역보다 큰 표면적을 갖는 제 1 도전층(18a)과, 이 제 1 도전층(18a)과 이간된 위치에 복수의 스폿(spot) 형상의 제 2 도전층(18b)이 형성되어 있다. 그리고, 이들 도전층(18a, 18b)을 제외하는 소자 적재부(10)의 표면에는 절연층(16)이 형성되어 있다.
상기 소자 적재부(10)는 에폭시 기판이나 세라믹으로 이루는 것이어도 좋으나, 열전도율이 높고 도전성을 갖는 재료, 예컨대, 구리, 알루미늄, 은 또는 금 등의 금속 또는 이것들의 각 금속을 주성분으로 하는 합금으로 구성되는 것이 바람직하다. 특히, 경제성을 고려하면 구리가 바람직하다.
상기 도전층(18a, 18b)의 재질로서는 특히 제한되지 않으나, 예컨대, 은, 금, 파라듐, 알루미늄 등을 예시할 수 있고, 도전성 및 반도체 소자(20)와의 접착성을 고려하면 특히, 은이 바람직하다. 이러한 도전층(18a, 18b)은 예컨대 도금, 접착 등의 방법에 의해서 형성할 수 있다. 이러한 도전층(18a, 18b)은 후에 상술하지만 접지면으로서 이용된다.
또한, 상기 절연층(16)은 양호한 절연성을 갖는 한 그 재질은 특히 제한되지 않으나, 예컨대 소자 적재부(10)를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막인 것이 바람직하다. 예컨대, 소자 적재부(10)가 구리로 구성되어 있는 경우, 강 알칼리성의 처리액을 서서 표면을 산화 처리하므로서 절연층을 얻을 수 있다. 이 절연층(16)을 설치하므로서 인너 리드(32)나 프레임 리드(36)가 지지리드(38)와 소자 적재부(10)와의 단락을 방지할 수 있다. 또한, 예컨대 산화동에 의해서 구성된 절연층(16)은 통상 흑색 내지 다색(茶色) 등의 암색을 나타내며, 그 때문에 와이어 본딩에 있어서의 화상 인식에 인너 리드(32)의 인식이 용이해질 뿐 아니라 수지 봉지부(60)를 구성하는 수지와의 밀착성이 좋기 때문에 패키지의 기계적 강도가 향상된다.
또한, 상기 소자 설치면(12)에는 그 주변 테두리를 따라서 연속적으로 리드 지지부(50)가 접착으로 고정되어 있다. 이 리드 지지부(50)는 절연성을 갖는 수지, 예컨대, 폴리이미드 수지, 에폭시 수지 등의 열경화성 수지 등의 테이프형상 부재로 구성되어 있다.
상기 인너 리드(32)는 제 3 도에 확대해서 도시하듯이 그 선단으로부터 소정 거리(L) 떨어진 위치에 있어서 리드 지지부(50)에 접착에 의해서 고정되고, 따라서 인너 리드(32)는 리드 지지부(50)를 거쳐서 자유단(32a)을 가지며 소자 적재부(10)에 고정되어 있는 것으로 된다.
바꿔말하면, 리드 지지부(50)는 인너 리드(32)의 일부만을 지지하도록 소자 적재부(10)의 외주부에 작은 폭으로 설치되어 있다. 리드 지지부(50)는 수지로 구성되어 수분을 흡수하는 것인데, 상기와 같이 작게 구성하므로서 흡수하는 수분을 되도록 감소시킬 수 있다.
보다 상세하게는, 리드 지지부(50)는 인너 리드(32)에 있어서의 와이어 본딩되는 영역을 피하고 설치되어 있다.
그리고, 인너 리드(32)와 반도체 소자(20)의 전극 패드(22)는, 금, 은 등의 와이어(에컨대, 신호용 와이어(42))에 의해서 전기적으로 접속되어 있다.
인너 리드(32)와 전극 패드(22)와의 와이어 본딩의 모양을 제 4 도 및 제 5도에 도시한다. 또한, 와이어 본딩은 와이어의 짧은 것으로부터 차례로 행하게 하면 와이어를 끼는 공구가 본딩 완료의 와이어를 끌어서 절단하는 것을 피할 수 있다.
우선, 제 4 도에 도시하듯이 리드 누름(1A, 1B)에 의해 각 인너 리드(32)의 자유단(32a)을 위쪽으로 밑으로 누르면, 각 인너 리드(32)의 자유단(32a)은 리드 지지부(50)를 지점으로 하여 아래쪽으로 변형하여 소자 설치면(12)에 맞닿는다. 이상태에서, 와이어 본딩을 행하는 것에 의해 와이어(40)의 접속을 확실하고 안정되게 행할 수 있다.
즉, 리드 지지부(50)는 수지로 구성되어 있으므로 와이어 본딩시의 열로 부드럽게 되기 쉽지만, 상술한 바와 같이 리드 지지부(50)가 와이어 본딩하는 영역을 피하고 설치되어 있으므로 열의 영향을 받기 어렵게 되어 있다. 그리고, 리드 지지부(50)가 쿠션으로 되어서 와이어 본딩을 행하기 어렵다는 못마땅함을 해소할 수 있다.
와이어 본딩이 종료된 후는, 리드 누름(1A, 1B)을 떼므로서 제 5 도에 도시하듯이 각 인너 리드(32)는 그 탄성으로 원래의 수평 상태로 되돌아가서 지지된다. 그리고, 각 인너 리드(32)와 소자 적재부(10)와는 절연성의 리드 지지부(50)에 의해서 전기적으로 절연되어 있다.
이와 같은 본딩 프로세스 및 인너 리드의 기계적 안정성을 고려하면, 인너 리드(32)는 그 자유단(32a)이 탄성 변형의 범위에서 그 단부가 소자 설치면(12)에 맞닿는데 충분한 길이를 갖는 것 및 본딩 종료후에 원래의 수평 상태로 완전히 복귀할 수 있는 기계적 강도를 가질 것 등이 요구된다. 이들 조건을 만족시키도록 인너 리드(32)의 자유단(32a)은 그 길이나 기계적 강도가 설정되면 좋으며, 이러한 조건은 디바이스의 칫수, 반도체 소자의 설계사항 및 리드의 강도 등에 의해서 각종의 모양을 취할 수 있는 것이다. 또한, 리드 지지부(50)는 인너 리드(32)를 안정되게 지지할 수 있는 것, 인너 리드(32)의 자유단(32a)과 소자 적재부(10)와의 거리를 전기적으로 절연할 수 있는 충분한 두께를 가질 것, 아울러 열 가공시에 변형, 변질이 적다는 것 등이 요구된다.
이상의 점을 고려하면, 제 3 도에 도시하듯이 리드 지지부(50)의 폭을 W, 리드 지지부(50)의 두께를 T, 인너 리드(32)의 자유단(32a)의 길이를 L, 인너 리드(32)의 두께를 t 로 하면 설계틀의 1 예로서 이하의 수치를 들 수 있다.
W : 0.5 ~2mm
T : 0.025 ∼ 0.12mm
t : 0.10 ∼ 0.30mm
L : 2.0mm 이상
다음은 접지용 와이의 접속에 대해서 제 1 도 및 제 3 도를 참조하면서 설명한다.
상기 소자 적재부(10)의 도전층(18a 및 18b)은 접지면으로서 기능한다. 즉, 제 1 도전층(18a)의 노출면과 복수의 접지용 전원 패드(22)를 접지용 와이어(44a)에 의해서 접속하므로서 제 1 도전층(18a)의 노출면을 접지용으로써 공용화할 수 있다. 또한, 제 2 도전층(186)과 인너 리드(32)를 접지용 와이어(44b)에 의해 접속함으로써, 제 2 도전층(18b)을 리드의 접지면으로서 이용할 수 있다. 이와 같이 도전층(18a 및 18b)은 접지용 전극 패드(22) 및 인너 리드(32)의 개별 또는 공용화된 접지면으로서 각각 기능한다. 그 결과, 접지용으로서 공용화된 리드에 상당하는 개수의 리드를 예컨대 신호용 리드로서 사용할 수 있고 배선 설계의 자유도가 증가한다.
도전층(18a 및 18b)에 의한 접지의 모양으로서는 여러가지가 있으나 예컨대이하의 경우를 예시할 수 있다.
a. 반도체 소자(20) 사이드의 접지가 없고, 하나 또는 복수의 인너 리드(32)가 접지된 경우에는 반도체 소자(20)의 이면 전위를 접지 전위로 할 수 있다.
b. 반도체 소자(20)의 복수의 전극 패드(22)가 접지되고, 하나 내지 소수의 인너 리드(32)가 접지된 경우에는, 하나 내지 소수의 리드로 많은 반도체 소자의 접지점이 얻어지며, 안정된 접지 전위가 얻어진다.
c. 반도체 소자(20)의 1개의 전극 패드와 1개의 인너 리드(32)가 접지된 경우에는, 반도체 소자의 이면, 반도체 소자의 접지용 전극 패드 및 리드의 접지가 공통으로 되어서 이것들을 동(同)전위에 설정할 수 있기 때문에, 반도체 소자의 전위가 안정되어 동작이 안정화된다.
또한, 접지용 와이어의 접속도 와이어 본딩과 마찬가지로 와이어의 짧은 것부터 차례로 행하는 것이 바람직하다.
상기 프레임 리드(36)는 반도체 소자(20)와 인너 리드(32)와 사이에 양자와 비접촉의 상태로 설치되고 바람직하기는 단락을 방지하기 위해서 도전층(18a, 18b)에 대해서 평면적으로 보아 어긋난 위치에 설치되어 있다. 이 프레임 리드(36)는 4개의 지지 리드(38)에 의해서 안정적으로 지지되어 있다. 그리고, 지지 리드(38)는 각각 상기 리드 지지부(50)에 의해서 그 일부가 고정되어 있다.
또한, 프레임 리드(36)에는 소정의 위치에 복수의 인식용 돌기(36a)가 형성되어 있다. 이 인식용 돌기(36a)는 와이어 본딩시에 있어서의 본딩 위치의 인식을 용이하게 한다. 즉, 와이어 본딩은 반도체 소자(20)상의 전극 패드(22)의 기준 좌표와, 프레임 리드(36)의 본딩 위치의 기준 좌표를 미리 기억해 두고, 화상 인식에 의해서 실제로 본딩하는 전극 패드(22) 및 프레임 리드(36)의 각 위치 좌표와의 차이를 검출하고, 이것을 바탕으로 보정 좌표를 계산한 후, 자동적이고 연속적으로 행해지는데 상기 인식용 돌기(36a)는 화상 인식에 의한 본딩 위치의 검출시의 마킹으로서 기능한다.
이 프레임 리드(36)는 예컨대 전원 전압(Vcc) 리드 또는 기준 전압(Vss) 리드로서 사용된다. 이 프레임 리드(36)를 예컨대 Vcc 리드로서 사용하는 경우에는, 복수의 전원용 전극 패드(22) 및 소수의 인너 리드(32)와 프레임 리드(36)를 전원용 와이어(46)에 의해서 각각 접속하는 것에 의해서 전원용으로 사용되는 리드의 수를 대폭으로 감소시킬 수 있다. 따라서, 신호용 리드로서 사용할 수 있는 리드를 상대적으로 증가시킬 수 있고, 반도체 소자의 전극 패드와 리드와의 와이어 배선의 자유도를 높힐 수 있고 설계상 유리하게 된다.
또한, 프레임 리드(36)를 가지는 것에 의해, 반도체 소자(20) 표면의 어느 위치에서도 소정의 전원 전압 또는 기준 전압을 공급할 수 있고, 전원 노이즈를 저감한 상태에서 동작 속도의 고속화를 도모할 수 있다.
또한, 프레임 리드(36)는 반도체 소자(20)의 외측에 위치하고, 공간적인 제약이 적기 때문에 프레임 리드(36)의 폭을 충분히 크게할 수 있다. 따라서 프레임 리드(36)를 전원용 리드로서 사용한 때에는 그 전기적 저항을 작게할 수 있고, 어느 위치에서도 안정된 전압을 공급할 수 있다.
또한, 프레임 리드(36)를 전원용 리드로서 사용할 때에는, 프레임 리드(36)에 대하여 도전측(18a) 및 도전층(18b)이 서로 맞대어 있기 때문에, 콘덴서와 마찬가지의 상태로 되며, 전원 노이즈와 더불어 고속 대응이 가능하다.
다음은, 본 실시예의 반도체 장치(100)의 제조 방법에 대해서 설명한다.
우선, 제 6 도를 참조하면서 리드 프레임(1000)에 대해서 설명한다. 리드 프레임(1000)은, 예컨대, 기판 프레임(70)에 인너 리드(32) 및 아우터 리드(34), 프레임 리드(36) 및 지지 리드(38)가 소정의 패턴으로 일체적으로 지지되어 형성되고 있다. 그리고, 아우터 리드(34)는 서로 댐버부(72)에 의해서 연결되고, 리드 프레임(1000)의 보강이 이루어지고 있다. 인너 리드(32)는 중앙의 소정 영역(반도체 소자(20)를 피하는 영역)을 남기게 아우터 리드(34)로부터 연장되어 있다. 그리고, 이 영역내에 프레임 리드(36)가 배치되고, 이 프레임 리드(36)의 네귀는 지지 리드(38)에 의해서 지지되며 각 지지 리드(38)는 댐버부(72)에 접속되어 있다.
또한, 본 실시예에 있어서는, 프레임 리드(36)가 4개의 지지 리드(38)에 의해 지지되지만, 지지 리드(38)는 프레임 리드(36)를 안정으로 지지할 수 있으면 되며, 예컨대, 대향하는 위치에 2개만 배치하는 등, 그 개수와 배치에 대해서는 이 예에 한정되지 않는다.
한편, 소자 적재부(10)는 제 1 도 및 제 2 도에 도시하듯이, 대경부(10a)와 소경부(10b)로 되는 소자 적재부 본체의 소정 영역에 예컨대 은 도금에 의해서 도전층(18a, 18b)이 형성된다. 그리고, 이러한 도전층(18a, 18b)을 마스킹한 상태에서 소자 적재부 본체를 예컨대 멀텍스 주식 회사제의 「에포놀(상품명)」에 수초간 침지해서 표면을 산화 처리하는 것에 의해 절연층(16)을 형성한다. 이같이 해서 형성된 절연층은, 예컨대 2-3㎛의 막 두께를 가지며, 그 전기 저항율은 1013Ωcm 이상으로서 양호한 절연성을 갖는 것이 확인되었다.
또한, 상술의 방법과는 역으로 절연층(16)을 형성한 후에 도전층(18a, 18b)를 형성하여도 양호한 것은 물론이다.
이같이 해서 얻어진 소자 적재부(10)의 소자 설치면(12)의 소정 위치에 은 페이스트 등의 도전성 접착제를 사용하여 반도체 소자(20)를 접합한다. 그후, 소자 적재부(10), 리드 지지부(50) 및 리드 프레임(1000)을 위치 맞춤해서 중첩시키고, 3 자를 예컨대 에폭시 수지 등의 접착제를 써서 열압착하고 상호 고정한다. 이러서 통상의 방법으로 와이어 본딩 장치를 써서 신호용 와이어(42), 접지용 와이어(44a, 44b) 및 전원용 와이어(46)를 소정의 패턴으로 본딩한다.
이 와이어 본딩에 있어서, 예컨대 접지용 와이어의 본딩, 전원용 와이어의 본딩, 계속해서 신호 와이어의 본딩이라는 듯이, 본딩 거리가 짧은 곳으로부터 본딩을 행하므로써, 예컨대 인접하는 와이어와의 접촉을 본딩 프로세스에서 방지할 수 있고 그 결과 확실한 와이어 본딩을 행할 수 있다.
또한, 통상 쓰이고 있는 몰딩 프로세스에 의해서 에폭시계 수지 등을 써서 수지 봉지부(60)를 형성한다. 이때, 소자 적재부(10)의 노출면(14)이 수지 봉지부(60)를 형성한다. 이때, 소자 적재부(10)의 노출면(14)이 수지 봉지부(60)에서 노출하는 상태에서 몰드가 행해진다.
제 7 도는 몰딩 프로세스에 있어서의 금형(80)과 소자 적재부(10) 및 리드 지지부(50)와의 관계의 일예를 도시하는 모식도이다. 상기 도면에 도시하듯이, 소자 적재부(10)의 높이 h1과 리드 지지부(50)의 높이(두께) h2와 합 h2+h2은, 하(下) 금형(82)의 캐비티(84)의 깊이 H와 거의 같은 것이 바람직하다. 구체적으로는, 예컨대, 리드 지지부(50)의 두께 h2가 0.05 ∼ 0.5 mm 인 경우에는, 캐비티(84)의 깊이 H와 소자 적재부(10)의 높이 h1와의 차 H-h1 는 0 ∼ 0.5mm 인 것이 바람직하다. 이와 같이 소자 적재부(10)의 높이 h1, 리드 지지부(50)의 두께 h2 및 캐비티(84)의 길이 H를 설정하므로서 반도체 소자(20) 및 리드 프레임(1000)을 정확하게 위치 결정한 상태에서 수지의 몰딩이 가능해지며, 또한 소자 적재부(10)의 노출면(14)이 수지 봉지부(60)로부터 확실하게 노출된 상태에서 형성되는 것으로 된다.
이어서 기판 프레임(70) 및 댐버부(72)가 절단되고, 또한 필요에 따라서 아우터 리드(34)의 성형이 행해진다.
본 실시예의 반도체 장치(100)의 주요한 기능 또는 작용을 정리하면 이하와 같이 된다.
① 이 반도체 장치(100)에 있어서, 반도체 소자(20)에서 발생한 열은 열 전도성이 높은 소자 적재부(10)를 거쳐서 효율좋게 분산되고, 게다가 수지 봉지부(60)로부터 노출하는 노출면(14)을 거쳐서 외부에 방출된다. 그리고 소자 적재부(10)의 형상을 거의 볼륵한 형상으로 하므로서 소자 적재부(10)의 표면적으로 증대시킬 수 있고 방열 효과를 높힐 수 있다.
또한, 반도체 소자(20)가 탑재된 소자 설치며(12)과 반대측의 면을 단차(段差) 구조로 하므로서, 노출면(14)에서 소자 설치면(12)에 이르는 거리를 크게할 수있고 외부로부터의 가스 또는 수분 등의 침입에 의한 소자 특성의 열화를 억제할 수 있다.
또한, 소자 적재부(10)의 표면에 절연층(16)을 가지므로서, 인너 리드(32) 및 프레임 리드(36)와 소자 적재부(10)와의 단락을 방지할 수 있다. 또한, 절연층(16)은 암색을 나타내므로 와이어 본딩에 있어서의 리드 인식이 용이해질 뿐 아니라, 절연층(16)은 수지 봉지부(60)와의 밀착을 높히는 효과도 갖고 있다.
② 반도체 소자(20)와 인너 리드(32)와 사이에 프레임 리드(36)를 설치하고, 이 프레임 리드(36)를 예컨대 전원용 리드(Vcc 또는 Vss 리드)로서 사용하므로서, 적은 인너 리드(32)에 의해서 반도체 소자(20)의 임의의 위치에 형성된 전원용 전극 패드(22)에 소정의 전압을 안정되게 공급할 수 있고, 전원 노이즈를 저하시키고 동작 속도의 고속화를 달성할 수 있다.
또한, 프레임 리드(36)에 의해서 전원용 리드를 공유화 할 수 있고, 그 공유화된 만큼의 리드를 예컨대 신호용 리드로서 쓸수 있기 때문에 배선 설계의 자유도가 향상한다.
또한, 프레임 리드(36)에는 인식용 돌기(36a)가 형성되어 있기 때문에, 와이어 본딩시의 화상 인식에 의한 본딩 위치의 인식이 확실하고 또한 용이하게 된다.
③ 소자 적재부(10)의 소자 설치면(12)에 도전성을 갖는 소자 적재부 본체와 전기적으로 접속된 도전층(18a 또는 18b)을 설치하고, 접지용 와이어(44a, 44b)를 거쳐서 반도체 소자(20)의 접지용 전극 패드(22) 또는 인너 리드(32)와 상기 도전층(18a 또는 18b)을 각각 접속하므로서, 접지를 임의의 영역에 행할 수 있다. 그결과 접지용의 리드를 줄일 수 있기 때문에 그 만큼의 리드를 예컨대 신호용 리드로서 이용할 수 있고, 이점에서도 리드의 배선 설계의 자유도가 향상한다.
(제 2 실시예)
본 실시예의 반도체 장치(200)에 대해서, 제 8 도 및 제 9 도를 참조하면서 설명한다. 또한, 이들 도면에 있어서 상기 제 1 실시예의 반도체 장치(100)와 실질적으로 동일한 기능을 갖는 부재에 동일 부호를 붙이고 그 상세한 설명을 생략한다.
본 실시예의 반도체 장치(200)가 상기 제 1 실시예의 반도체 장치(100)와 다른 제 1 의 점은, 소자 적재부(10)의 평면 형상이 장변과 단변으로 되는 장방형상이며, 리드 지지부가 단변측, 즉 장변에 대해서 대향하는 1 쌍의 리드 지지부(52, 54)로 구성되어 있는 점이다.
이와 같이 부분적으로 지지 리드부(52, 54)를 설치한 이유는, 반도체 소자(26) 및 프레임 리드(36)를 설치하기 위한 영역을 확보하기 위해서, 단변 방향의 인너 리드(32)의 길이를 장변 방향의 인너 리드(32) 보다 짧게 형성하지 않을 수 없기 때문이다. 즉, 단변 방향의 인너 리드(32)에 대해서 리드 지지부를 설치하면, 와이어 본딩에서 필요로 되는 자유단(32a)의 길이 L (제 3 도 참조)를 확보할 수 없고, 따라서 확실한 와이어 본딩을 행할 수 없을 우려가 있다. 다만, 제 9 도에 명시하듯이 단면 방향의 인너 리드(32)는 장변 방향의 인너 리드(32)에 비해서 그 길이가 짧기 때문에, 리드 프레임 및 리드 자체가 갖는 기계적 강도에 의해서 리드 지지부에 상당하는 구성이 없이도 와이어 본딩시의 안정성을 충분히 확보할수 있다.
본 실시예의 반도체 장치(200)가 상기 제 1 실시예와 다른 제 2 의 점은, 인너 리드(32)의 접지면을 구성하는 제 2 의 도전층(18b)이 스폰(spot) 형상이 아니고 프레임 리드(36)의 변을 따라서 연속적으로 연장하는 벨트 형상을 갖고 있다는 것이다. 이와 같은 가늘고 긴 형상을 갖는 제 2 도전층(18b)에 의하면 접지용 와이어(44b)의 형성 영역은 확대되고 배선 설계가 보다 용이하게 되는 이점이 있다.
본 실시예의 반도체 장치(20)가 상기 제 1 실시예와 다른 제 3의 점은, 소경부(10b)의 영역을 제외하는 대경부(10a)에 있어서 두께 방향으로 연통하는 수지 연통구멍(62)을 형성하는 것이다. 이 수지 연통구멍(62)을 형성하므로서 수지 봉지부(60)를 구성하는 수지가 이 수지 연통구멍(62)에 유입하는 것에 의해서, 소자 적재부(10)와 수지 봉지부(60)와의 접합 강도가 견고하게 되며 패키지의 기계적 강도가 한층 더 커진다.
본 실시예에 의해서도 상기 제 1 실시예와 기본적으로 동일한 기능을 달성할수 있다. 즉, 첫번째로 소자 적재부(10)를 설치하므로서 양호한 방열 효과를 갖는것, 소자 적재부(10)의 표면에 절연층(16)을 설치하므로서 인너 리드(32) 및 리드 프레임(36)과 소자 적재부(10)와의 단락을 방지할 수 있다는 것 등과, 두번째로 프레임 리드(36)를 설치하는 것에 의해서 예컨대 전원 리드를 공유화할 수 있다는 것, 반도체 소자(20)의 전원용 전극 패드(22)에 소정의 전압을 안정적으로 공급할 수 있다는 것등과, 세번째로 소자 적재부(10)에 도전층(18a, 18b)을 설치하므로서 공유화된 접지면을 형성할 수 있고 소수의 리드로 많은 접지점을 확보할 수 있다는것 등의 작용 효과를 갖는다.
(접지면의 변형예)
접지면을 구성하는 소자 적재부(10)의 도전층의 패턴은 상기 실시예에 한정되지 않고 여러가지의 모양을 취할 수 있다. 예컨대, 제 10A 도, 제 10B 도에 도시하듯이 반도체 소자(20)의 접지 영역과 인너 리드(32)의 접지 영역을 연속적으로 형성하여 이루는 도전층(18c)에 의해서 접지면을 구성해도 좋다. 이 실시예의 경우에는 프레임 리드(36)가 도전층(18c)상에 형성되는 것으로 되므로, 양자의 단락이 방지되게 예컨대, 프레임(36)의 지지를 견고하게 하는 등의 배려가 행해지는 것이 바람직하다.
(제 3 실시예)
제 11 도는 본 발명의 제 3 실시예에 관한 반도체 장치(300)의 요부를 모식적으로 도시하는 평면도이다. 이 반도체 장치(300)는 프레임 리드의 형상에 있어서 제 1 도에 도시하는 제 1 실시예의 반도체 장치(100)와 다르다. 그리고 프레임 리드 이외의 구성은 제 1 도에 도시하는 반도체 장치(100)와 마찬가지이므로 동일 부호를 붙이고 설명한다.
제 11 도에 있어서 프레임 리드(336)는 제 1 도에 있어서의 프레임 리드(36)의 인식용 돌기(36a)를 생략한 것이다. 상술한 바와 같이 이 인식용 돌기(36a)는 본딩 위치의 인식을 용이하게 하기 위한 것이지만, 이것을 생략하여도 프레임 리드 자체의 기능으로서는 어떠한 열악한 것도 없다.
단지, 본딩 위치의 인식은 어렵게 되므로, 다른 수단으로 이것을 보완하는것이 바람직하다. 예컨대, 우선 본딩 위치를 인식하기 쉬운 것으로서 반도체 소자(10)의 전극 패드(22)와 인너 리드(32)를 먼저 접속해 두고, 이 와이어를 기준으로 하여 프레임 리드(336)에 있어서 본딩 위치를 인식하는 등의 수단이 있다.
(제 4 실시예)
제 12 도는 본 발명의 제 4 실시예에 관한 반도체 장치(400)의 요부를 모식적으로 도시하는 평면도이다. 이 반도체 장치(400)는 제 2 도전층의 형상에 있어서 제 11 도에 도시하는 제 3 실시예의 반도체 장치(300)와 다르다. 그리고, 제 2 도전층 이외의 구성은 제 11 도에 도시하는 반도체 장치(300)와 마찬가지이므로 동일 부호를 붙여서 설명한다.
제 11 도에 있어서 복수의 제 2 도전층(18b)이 스폿 형상으로 형성되어 있는데 대해서, 제 12 도에 있어서 제 2 도전층(418b)은 인너 리드(32)와 프레임 리드(336)와 사이의 영역에서 각이진 링 형상으로 형성되어 있다.
이렇게 하므로서 복수의 곳에서 제 2 도전층을 형성하여도 간단하게 프레임 리드(336)의 주위를 에워싸는 형상의 도전층을 형성할 수 있다.
(제 5 실시예)
제 13 도는 본 발명의 제 5 실시예에 관한 반도체 장치(500)의 요부를 모식적으로 도시하는 단면도이다. 이 반도체 장치(500)는 제 1 도전층의 형상에 있어서 제 2 도에 도시하는 반도체 장치(100)와 다르다. 그리고, 제 1 도전층 이외의 구성은 제 2 도에 도시하는 반도체 장치(100)와 같으므로 동일 부호를 붙이고 설명한다.
제 2 도에 있어서 제 1 도전층(18a)이 반도체 소자(20)가 설치되는 영역보다 큰 표면적으로 되어 있는 것에 대해서, 제 13 도에 있어서 제 1 도전층(518a)은 반도체 소자(20)가 설치되는 영역보다 작은 표면적으로 되어 있다.
이와 같이 한 것은 다음의 이유에서이다. 즉, 상술한 바와 같이 제 1 도전층(18a)은 은 도금등에 의해 형성되는데, 이 은 도금 등은 수지 봉지부(60)를 구성하는 수지와의 접착성이 나쁜 것이다. 또한, 역으로 절연층(16)은 산화 처리에 의해서 형성된 것이며 수지와의 접착성이 양호한 것이었다.
따라서 제 2 도에 도시하듯이 제 1 도전층(18a)이 반도체 소자(20)의 외측으로 빠져 나오게 형성되면 이 부분에 있어서 수지 봉지부(60)와의 접착성이 나빠진다. 그리고, 수지 봉지부(60)가 제 1 도전층(18a)에서 떨어지게 되고, 이것에 따라서 반도체 소자(20) 뒷면은 제 1 도전층(18)으로부터 떨어져서 양자의 도통이 도모해지지 않을 것도 상정된다. 이것은 제 1 도전층(18a)을 거쳐서 반도체 소자(20) 뒷면을, 예컨대 GND로 접속하려고 할 때 전기적 접속을 보증할 수 없다는 것이다.
그래서 제 13 도에 도시하듯이 제 1 도전층(518a)을 반도체 소자(20)가 설치되는 영역 보다 작은 표면적으로서 제 1 도전층(518a)이 반도체 소자(20)에서 빠져나지 않게 했다. 이와 같이 함으로서 수지 봉지부(60)가 제 1 도전층(518a)에 접촉하지 않기 때문에 수지 봉지를 완전히 행할 수 있고, 반도체(20) 뒷면과 제 1 도전층(18a)과의 도통도 확실해진다.
또한, 제 1 도전층(518a)를 이와 같이 구성하면 접지용 와이어(44a)를 접속할 수 없으므로 이 제 1 도전층(518a)과는 다른 도전층(518b)(제 13 도 참조)을 형성하는 것이 바람직하다. 이 도전층(518b)은 반도체 소자(20)의 뒷면으로부터 사이를 뗀 영역으로 하고, 수지 봉지부(60)와의 접착 불량의 영향을 반도체 소자(20)에 부여하지 않게 형성되는 것이다.
(제 6 실시예)
제 14A 도, 제 14B 도는 본 발명의 제 6 실시예에 관한 반도체 장치(600)를 모식적으로 도시하는 단면도이다. 이 반도체 장치(600)에 있어서 상기 제 1 실시예의 반도체 장치(100)와 실질적으로 동일한 기능을 갖는 부재에는 동일 부호를 붙이고 그 상세한 설명을 생략한다.
본 실시예에 있어서 반도체 장치(100)와 상이한 특징적인 부분은, 소자 적재부(10)의 형상이 상이하고 있는 점이다. 구체적으로는 소경부(10b)는 노출면(14)의 폭 X가 그보다 아래쪽에 위치하는 상기 노출면(14)과 평행인 면의 폭 Y 보다 크게 형성되며, 소위 언더컷 형상으로 구성되어 있는 점에 있다. 이와 같은 언더컷 형상으로 구성하므로서 이 소경부(10b)는 수지 봉지부(60)의 빠짐 방지로서 기능하고 패키지의 기계적 강도가 한층 더 향상한다.
또한, 언더컷 형상으로 되어 있으므로, 노출면(14)에서 대경부(10a)에 이르는 거리가 길어져서 수분 침입을 다소나마 방지할 수 있다.
또한, 본 실시예에 있어선 소자 적재부(10)의 표면에 도전층 및 절연층이 형성되어 있지 않다.
다음은 본 실시예의 소자 적재부(10)의 제조 방법의 일예를 제 15A 도 내지 제 15D 도를 참조하면서 설명한다.
우선, 제 15A 도에 도시하듯이 형성하려는 소자 적재부(10)와 같은 두께를 갖는 구리 등의 금속판(80)의 일면에 소자 적재부(10)의 노출면(14)에 상당하는 부분에 제 1 레지스트막(82)을 소정의 간격으로 배열 설치하고, 또한 금속판(80)의 밑면에 제 2 레지스트 막(84)을 형성한다.
이어서 제 15B 도에 도시하듯이 상기 레지스트 막(82, 84)을 마스크로하고, 예컨대 염화 제 2 철을 주성분으로 하는 에칭액을 사용한 습식 엣칭에 의해서 금속판(80)을 소자 적재부(10)의 소경부(10b)의 두께에 상당하는 깊이까지 엣칭을 행한다.
또한, 제 15C 도에 도시하듯이 상기 레지스트막(82 및 84)을 제거한 후, 제 15D 도에 도시하듯이 소자 적재부(10)의 대경부(10a)에 상당하는 소정의 간격으로 금속판(80)을 프레스가공 또는 절삭 가공 등의 기계 가공으로 분할하여 소자 적재부(10)를 형성한다.
이상에서 서술한 공정에 있어서, 습식 엣칭에서 등방적인 엣칭이 행해지므로 엣칭 측면은 곡면형상으로 도려낸 언더컷 형상을 구성한다.
또한, 상기와 같은 습식 엣칭을 행하므로서 엣칭된 표면에는 산화막이 형성되어서, 절연막으로 되는 동시에 수지 봉지부(60)를 구성하는 수지와의 밀착성이 높은 막으로 된다.
(제 7 실시예)
본 발명의 제 7 실시예에 관한 반도체 장치(700)를 제 16 도를 참조하면서 설명한다. 제 16 도에 있어서 상기 제 6 실시예와 실질적으로 동일한 부분에는 동일한 부호를 첨가하고 그 상세한 설명을 생략한다.
본 실시예에 있어서 특징적인 것은 소자 적재부(10)의 표면에 예컨대 땜납으로 이루는 도전층(64)이 형성되어 있는 것이다. 이 도전층(64)은 예컨대 아우터 리드(34)의 표면에 형성되는 땜납 도금층(34a)의 형성시에 동일 공정으로 형성된다. 이와 같은 도전층(64)을 형성하므로서 소자 적재부(10)의 노출면(14)의 부식 방지 작용을 높힐 수 있다. 또한, 도전층(64)을 갖는 것에 의해 소자 적재부(10)에 접지 전위를 포함하는 소정의 전위를 부여하는 경우의 배선 접속이나, 도시하지 않은 방열 핀의 부착이 용이해지는 이점이 있다.
방열 핀의 부착에 관해서 상세히 말하면, 접착제로 방열핀을 부착하면 열로 인하여 떨어지기 쉽고, 클립으로 방일 핀은 부착하면 소자 적재부(10)와 방열핀과의 접촉면적이 작아지므로, 땜납으로 도전층(64)을 형성해서 방열 핀을 부착하는 것은 유효한 부착 수단으로 된다.
구체적으로는 미리 방열 핀에도 땜납을 붙여두고 도전층(64)측을 180℃ 정도로 가열하고, 방열핀 측을 300℃ 정도로 가열하고 양자를 접촉시키면 180℃ 정도에서 땜납이 녹아서 양자의 부착이 완료된다. 그리고, 방열핀 측만을 고온으로 하고 반도체 장치(700)측은 비교적 저온으로 하므로 반도체 소자(20)를 열로부터 지킬 수 있다.
(제 8 실시예)
본 발명의 제 8 실시예에 관한 반도체 장치(800)를 제 17 도를 참조하면서 설명한다.
제 17 도에 있어서 상기 제 1 실시예와 실질적으로 동일한 부분에는 동일의 부호를 붙이고 그 상세한 설명을 생략한다. 또한, 제 17 도에 있어서는 접지용 와이어의 기재를 생략하고 있다.
본 실시예에 있어서 특징적인 것은, 소자 적재부(10)가 수지 봉지부(60)로부터 노출되고 있지 않으며 수지 봉지부(60)내에 봉입된 상태에서 설치되어 있는 것이다. 이와 같이 소자 적재부(10)를 내장하고 있는 타입의 반도체 장치에 있어서는, 방열 효율은 노출 타입의 것보다 쳐지지만 수지 봉지부(60)에 의해서 반도체 소자 및 그 주변의 배선부분이 거의 완전하게 봉입되고, 이들 반도체 소자나 배선등에 악영향을 끼치는 물질의 침입을 보다 효과적으로 방지할 수 있는 이점을 갖는다.
또한, 본 실시예에 있어서는, 인너 리드(32)에 일체적으로 형성된 지지 아암(30a)을 갖기 때문에 인너 리드(32)가 확실하게 지지되며 그 변형이 방지된다. 또한, 상기 지지 아암(30a)은 도전성을 갖기 때문에 그 선단이 접촉하는 소자 적재부(10)의 영역에는 적어도 절연층(16)이 형성되어 있을 필요가 있다.
이 소자 적재부(10)를 내장하는 타입의 반도체 장치에 있어서는, 사익 지지 아암(30a)을 갖는 것이 바람직하지만, 리드 프레임의 강도를 높히는 것등에 의해서 지지 아암을 반드시 필요로 하지 않는다.
제 1 도 등에 도시되듯이 반도체 소자(20)의 표면의 주변단부에는 복수의 전극 패드(22)가 설치되고 있으며, 이 전극 패드(22)에 접속되는 와이어(40)는 반도체 소자(20)의 중심에서 방사상으로 배열 설치된다.
즉, 정방형을 이루는 반도체 소자(20)의 한변에 있어서, 중앙 부근의 전극 패드(22)에 접속되는 와이어(40)는 변에 대해서 거의 직각 방향으로 배열 설치되는 것에 대해서 코너 부근의 전극 패드(22)에 접속되는 와이어(40)는 변에 대해서 경사지게 배열 설치된다. 게다가 한변의 중앙에서 코너에 접근할수록 기울기의 경사가 커진다.
역으로 말하면 와이어(40)는 코너 부근에 있어서 크게 경사되어 배열 설치되며, 전극 패드의 배열을 따라서 중앙 방향으로 향함에 따라서 경사가 상승되고 중앙 부근에서는 상기 배열에 대해서 거의 직각으로 와이어가 배열 설치된다.
그래서, 이것을 다소 과장해서 도시하는 것이 제 18 도이다.
여기에서 제안하려는 와이어 본딩의 순서는, 코너에 가까운 것부터 중앙 방향으로 차례로 행한다는 것이다. 바꿔말하면 전극 패드의 배열에 대해서 크게 경사해서 배열 설치되는 와이어(코너에 가까운 것)로부터 상기 배열에 대해서 직각에 가까운 각도로 배열 설치되는 와이어(중앙에 가까운 것)로, 라는 차례로, 또한, 경사로부터 직각 방향으로 상승해가는 방향으로 와이어 본딩을 행한다는 것이다.
구체적으로는 제 18 도에 있어서 전극 패드(22a, 22b, 22c, ...)의 차례로 와이어(40a, 40b, 40c, ...)를 접속해 가는 것이다.
이와 같이 하는 이유는, 역의 방향에 와이어 본딩을 행하면 와이어(40)를 끼는 공구가 이미 접속된 와이어(40)에 닿게 되여 절단되고 마는 수가 있을 수 있기때문이다.
예컨대, 전극 패드(22)를 중심으로부터 코너 방향으로(22c, 22b, 22a)의 차례로 와이어(40c, 40b, 40a)를 접속하는 경우를 생각한다. 그러면, 우선, 와이어(40c)를 접속한 후에 와이어(40b)를 접속할 때, 와이어를 끼는 공구(동일한 도면에 있어서 파선의 원으로 도시한다)가 와이어(40c)에 접촉된다. 마찬가지로 와이어(40b)를 접속한 후에 와이어(40a)를 접속할 때 와이어를 끼는 공구가 와이어(40b)에 접촉하는 것으로 된다.
이와 같이 반도체 소자(20)의 한 변에 있어서 중앙으로부터 코너 방향으로 와이어 본딩을 행하면 이미 설치된 와이어에 공구가 닿게 된다.
이것에 대해서 반도체 소자(20)의 한 변에 있어서 코너로부터 중앙 방향으로 와이어 본딩을 행하는 경우에 이같은 문제는 발생하지 않는다.
즉, 우선, 와이어(40a)를 접속한 후에 와이어(40b)할 때, 이 와이어(40b)를 끼는 공구(동일한 도면에 있어서 파선의 원으로 도시한다)는 이미 설치인 와이어(40a)에 접촉하는 일은 없다. 동일한 형태로, 와이어(40b)를 접속한 후에 와이어(40c)를 할 때에, 이 와이어(40c)를 지지하는 공구는 이미 설치한 와이어(40b)에 접촉하는 일은 없다. 양호한 와이어 본딩을 행할 수 있다.
다음, 제 19A 도 내지 제 19D 도는 수지 봉지에 관해서 적합한 실시예를 도시하는 도면이다.
(a) 우선, 제 19A 도에 도시하듯이 소자 적재부(10), 반도체 소자(20), 리드 지지부(50) 및 리드(30)를 소정의 배치로 접합하고, 다시 반도체 소자(20)와 리드(30)를 와이어(40)에 의해서 접속해 둔다.
(b) 다음은 제 19B 도에 도시하듯이 반도체 소자(20), 리드(30), 및와이어(40)를 덮는 영역만에 용융 또는 용액 상태의 수지를 포팅하고 수지 봉지부(90)를 형성한다. 이와 같은 포팅에 의하면 수지를 주입할 때의 압력으로 와이어(40)를 절단하고 마는 일은 없다.
(c) 다음은 제 19C 도에 도시하듯이 리드(30)를 낀 상태에서 금형(92, 94)내에 상기 부재를 구비한 소자 적재부(10)를 배치하고 수지를 주입한다. 여기에서 와이어(40)는 이미 포팅에 의한 수지 봉지부(90)내에 봉지되어 있으므로, 통상의 수지 주입을 행하여도 주입시의 입력으로부터 와이어(40)가 지켜지며 절단을 방지할 수 있는 것으로 된다.
이와 같이, 제 19D 도에 도시하듯이 수지 봉지부(96)를 형성하고 반도체 장치 (10)가 제조된다.
제 1 도는 본 발명의 제 1 실시예의 요부를 모식적으로 도시하는 평면도.
제 2 도는 제 1 도에 있어서의 II-II 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도.
제 3 도는 제 1 도에 도시하는 요부를 확대해서 도시하는 단면도.
제 4 도는 인너 리드의 와이어 본딩 공정을 도시하는 설명도.
제 5 도는 제 4 도에 있어서의 와이어 본딩이 종료된 상태를 도시하는 설명이다.
제 6 도는 제 1 실시예의 반도체 장치의 제조에 있어서 사용되는 리드 프레임을 모식적으로 도시하는 평면도.
제 7 도는 제 1 실시예의 반도체 장치의 제조 프로세스에 있어서의 몰딩을 설명하기 위한 도면.
제 8 도는 본 발명의 제 2 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
제 9 도는 제 8 도에 있어서의 IX-IX 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도.
제 10A 도 및 제 10B 도는 접지면의 변형예에 대한 종단면도 및 평면도.
제 11 도는 본 발명의 제 3 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
제 12 도는 본 발명의 제 4 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
제 13 도는 본 발명의 제 5 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 단면도.
제 14A 도 및 제 14B 도는 본 발명의 제 6 실시예를 도시하는 종단면도 및 소자 적재부를 확대해서 도시하는 도면.
제 15A 도 내지 제 15D 도는 제 14A 도 및 제 14B 도에 도시하는 소자 적재부의 제조 프로세스를 도시하는 설명도.
제 16 도는 본 발명의 제 7 실시예를 모식적으로 도시하는 종단면도.
제 17 도는 본 발명의 제 8 실시예를 모식적으로 도시하는 종단면도.
제 18 도는 반도체 소자의 전극 패드에 와이어 본딩을 행하는 순서를 설명하는 도면.
제 19A 도 내지 제 19D 도는 수지 봉지에 관한 적절한 실시예를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 소자 적재부 16 : 절연층
20 : 반도체 소자 32 : 인너 리드
36 : 프레임 리드 38 : 지지 리드
50 : 리드 지지부 60 : 수지 봉지부
100 : 반도체 장치

Claims (47)

  1. 소자 설치면을 갖는 소자 적재부재와, 이 소자 적재 부재의 상기 소자 설치면보다도 작은 면을 가지고, 상기 소자 설치면에 접합된 반도체 소자와,
    인너 리드(inner lead) 및 아우터 리드(outer lead)로 구성되고, 상기 인너 리드의 일부가 리드 지지부에 의해 상기 소자 적재 부재에 지지 및 절연되고, 상기 반도체 소자로부터 이간된 복수의 리드와,
    상기 반도체 소자 및 상기 소자 설치면과 상기 인너 리드로부터 이간되어 있고, 상기 반도체 소자 및 상기 인너 리드와의 사이에서 상기 반도체 소자의 주위를 틈없이 에워싸는 프레임 리드와,
    어느 하나의 상기 인너 리드와 상기 반도체 소자의 어느 하나의 전극부를 전기적으로 접속하는 와이어, 어느 하나의 상기 인너 리드와 상기 프레임 리드를 전기적으로 접속하는 와이어 및 상기 프레임 리드와 상기 반도체 소자의 어느 하나의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어 군과,
    상기 소자 적재부재, 상기 반도체 소자, 상기 인너 리드 및 상기 프레임 리드를 봉지(封止)하고, 상기 아우터 리드를 노출시키는 수지 봉지부를 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 소자 적재 부재의 소자 설치면에는 상기 인너 리드의 선단이 평면적으로 보아 겹치는 위치까지 연장 설치되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  3. 제 2 항에 있어서,
    상기 인너 리드는 상기 소자 적재부재의 소자 설치면에 대해서 탄성 변형의 범위에서 접촉 가능한 자유단을 확보한 상태에서 상기 리드 지지부에 의해서 지지되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  4. 제 3 항에 있어서,
    상기 리드 지지부는 상기 소자 설치면의 주변 가장자리 전체를 따라서 연속적으로 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  5. 제 3 항에 있어서,
    상기 리드 지지부는 상기 소자 설치면의 주변 가장자리에 부분적으로 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  6. 제 1 항에 있어서,
    상기 소자 적재부재는 열전도성이 높은 재질로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  7. 제 2 항에 있어서,
    상기 소자 적재 부재는 열전도성이 높은 재질로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  8. 제 3 항에 있어서,
    상기 소자 적재 부재는 열전도성이 높은 재질로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  9. 제 6 항에 있어서,
    상기 소자 적재 부재는 구리, 알루미늄, 은 또는 금의 단체(單), 또는 이것들의 각 금속을 주성분으로 하는 합금으로 이루어 지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  10. 제 1 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  11. 제 2 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  12. 제 3 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  13. 제 6 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  14. 제 7 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  15. 제 8 항에 있어서,
    상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 또는 상기 리드의접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되어 있는 것을 특징으로 하는 수지 봉제형 반도체 장치.
  16. 제 10 항에 있어서,
    상기 제 1 도전층 및 제 2 도전층은 은, 금, 파라듐 및 알루미늄에서 선택되는 적어도 1 종의 금속으로 구성되는 것을 특정으로 하는 수지 봉지형 반도체 장치.
  17. 제 10 항에 있어서,
    상기 제 1 도전층과 상기 제 2 도전층은 이간해서 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  18. 제 10 항에 있어서,
    상기 제 1 도전층과 상기 제 2 도전층으로 연속적으로 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  19. 제 10 항에 있어서,
    상기 제 1 도전층 및 상기 제 1 도전층이 형성된 영역 이외의 소자 적재부재의 표면에는 절연층이 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  20. 제 11 항에 있어서,
    상기 제 1 도전층 및 상기 제 1 도전층이 형성된 영역 이외의 소자 적재부재의 표면에는 절연층이 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  21. 제 12 항에 있어서,
    상기 제 1 도전층 및 상기 제 1 도전층이 형성된 영역 이외의 소자 적재부재의 표면에는 절연층이 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  22. 제 13 항에 있어서,
    상기 제 1 도전층 및 상기 제 1 도전층이 형성된 영역 이외의 소자 적재부재의 표면에는 절연층이 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  23. 제 19 항에 있어서,
    상기 절연층은 상기 소자 적재 부재를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  24. 제 20 항에 있어서,
    상기 절연층은 상기 소자 적재 부재를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  25. 제 21 항에 있어서,
    상기 절연층은 상기 소자 적재 부재를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  26. 제 22 항에 있어서,
    상기 절연층은 상기 소자 적재 부재를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  27. 제 1 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부(大經部)와 이 대경부에서 돌출하는 소경부(小徑部)로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  28. 제 2 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로하는 수지 봉지형 반도체 장치.
  29. 제 3 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  30. 제 6 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  31. 제 7 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  32. 제 8 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로하는 수지 봉지형 반도체 장치.
  33. 제 10 항에 있어서,
    상기 소자 적재 부재는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루는 단면 형상이 거의 볼록형상을 이루는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  34. 제 27 항에 있어서,
    상기 소자 적재 부재는 그 소경부가 수지 봉지부로부터 노출하는 상태로 설치되는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  35. 제 30 항에 있어서,
    상기 소자 적재 부재는 그 소경부가 수지 봉지부로부터 노출하는 상태로 설치되는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  36. 제 27 항에 있어서,
    상기 소자 적재 부재의 소경부는 그 두께 방향에 언더컷 형상을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  37. 제 30 항에 있어서,
    상기 소자 적재 부재의 소경부는 그 두께 방향에 언더컷 형상을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  38. 제 27 항에 있어서,
    상기 소자 적재 부재는 상기 소경부의 영역을 제외하는 대경부에서 두께 방향으로 연통하는 수지 연통 구멍을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  39. 제 30 항에 있어서,
    상기 소자 적재 부재는 상기 소경부의 영역을 제외하는 대경부에서 두께 방향으로 연통하는 수지 연통 구멍을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  40. 제 34 항에 있어서,
    상기 소자 적재 부재는 그 노출하는 면상에 땜납층을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  41. 제 35 항에 있어서,
    상기 소자 적재 부재는 그 노출하는 면상에 땜납층을 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  42. 제 1 항에서 제 26 항 중의 어느 한 항에 있어서,
    상기 소자 적재 부재는 수지 봉지부내에 매설되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  43. 제 1 항에서 제 41 항 중의 어느 항에 있어서,
    상기 프레임 리드는 와이어 본딩의 화상 인식에 있어서 마킹으로서 기능하는 인식용 돌기를 갖는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  44. 제 1 항 내지 제 41 항중 어느 한항에 있어서,
    상기 프레임 리드는 복수의 지지 리드에 의해서 지지되는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  45. 제 1 항 내지 제 41 항 중 어느 한 항에 있어서,
    상기 프레임 리드는 전원용 리드로서 쓰이는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  46. 소자 설치면을 가긴 소자 적재부재에, 상기 소자 설치면 보다도 작은 면을 가진 반도체 소자를 접합하는 것,
    상기 소자 설치면의 주위에 리드 지지부를 설치하는 것,
    인너 리드 및 아우터 리드로부터 구성된 복수의 리드를, 상기 반도체 소자로 부터 이간하고, 상기 리드 지지부에 상기 인너 리드의 일부를 부착하는 것으로써, 상기 소자 적재부재에 절연을 도모하게 설치하는 것,
    상기 반도체 소자의 주위에서, 상기 반도체 소자와 상기 인너 리드와의 사이에, 상기 반도체 소자와 상기 인너 리드와 상기 소자 설치면으로부터 이간되고, 끊어진 사이가 없는 프레임 리드를 설치하는 것,
    어느 하나의 상기 인너 리드와 상기 반도체 소자의 어느 하나의 전극부를 와이어에 의해 전기적으로 접속하고, 어느 하나의 상기 인너 리드와 상기 프레임 리드를 와이어에 의해 전기적으로 접속하며, 상기 프레임 리드와 상기 반도체 소자의 어느 하나의 전극부를 와이어에 의해 전기적으로 접속하는 것 및,
    상기 소자 적재부재, 상기 반도체 소자, 상기 인너 리드 및 상기 프레임 리드를 상기 아우터 리드가 노출하도록 수지로 봉지하는 것을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  47. 제 46 항에 있어서,
    어느 하나의 상기 인너 리드와 상기 반도체 소자의 어느 하나의 전극부를 접속하는 와이어는, 리드 누름으로 상기 인너 리드를 눌러내리고 그 선단부를 상기 소자 적재 부재의 소자 설치면에 맞닿게 한 상태에서 상기 인너 리드에 본딩하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
KR1019950020417A 1994-07-13 1995-07-12 수지봉지형반도체장치및그제조방법 KR100386052B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-183854 1994-07-13
JP18385494 1994-07-13
JP09812795A JP3509274B2 (ja) 1994-07-13 1995-03-30 樹脂封止型半導体装置およびその製造方法
JP95-98127 1995-03-30

Publications (2)

Publication Number Publication Date
KR960005972A KR960005972A (ko) 1996-02-23
KR100386052B1 true KR100386052B1 (ko) 2003-08-09

Family

ID=26439327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020417A KR100386052B1 (ko) 1994-07-13 1995-07-12 수지봉지형반도체장치및그제조방법

Country Status (8)

Country Link
US (1) US5633529A (ko)
EP (1) EP0693779B1 (ko)
JP (1) JP3509274B2 (ko)
KR (1) KR100386052B1 (ko)
DE (1) DE69526543T2 (ko)
HK (1) HK1013888A1 (ko)
SG (1) SG65533A1 (ko)
TW (1) TW293940B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139116C (zh) * 1995-01-24 2004-02-18 英特尔公司 集成电路封装及具有该封装的计算机系统
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
JP3944913B2 (ja) * 1996-07-03 2007-07-18 セイコーエプソン株式会社 樹脂封止型半導体装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6212077B1 (en) * 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
EP1188182B1 (en) * 1999-05-31 2012-08-22 Infineon Technologies AG A method of assembling a semiconductor device package
JP2000349221A (ja) 1999-06-02 2000-12-15 Sharp Corp リードフレームおよびそれを用いた半導体デバイス
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6688353B1 (en) 2000-03-31 2004-02-10 Bridgestone/Firestone North American Tire, Llc Attachment patch for mounting an electronic monitoring device to the inside of a pneumatic tire
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US7309447B2 (en) * 2003-02-03 2007-12-18 Tessera, Inc. Method for making a microelectronic package using pre-patterned, reusable mold and method for making the mold
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US20070200225A1 (en) * 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
JP5132070B2 (ja) * 2006-03-31 2013-01-30 オンセミコンダクター・トレーディング・リミテッド 回路装置およびその製造方法
JP2008300492A (ja) * 2007-05-30 2008-12-11 Rohm Co Ltd 半導体装置
US8643172B2 (en) 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package
JP6111973B2 (ja) * 2013-10-15 2017-04-12 株式会社デンソー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280148A (ko) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63200554A (ja) * 1987-02-16 1988-08-18 Nec Corp 半導体装置
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
JP2532041B2 (ja) * 1987-10-05 1996-09-11 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JPH0653346A (ja) * 1992-06-02 1994-02-25 Fujitsu Ltd 半導体装置
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JP2848151B2 (ja) 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06151485A (ja) * 1992-11-12 1994-05-31 Sumitomo Electric Ind Ltd 半導体装置用パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KARNEZOS ''EDQUAD An Enhanced Performance Plastic package'' IN IEEE 44th (1.May 1994 p.63-66) *

Also Published As

Publication number Publication date
HK1013888A1 (en) 1999-09-10
JPH0883876A (ja) 1996-03-26
US5633529A (en) 1997-05-27
EP0693779A3 (en) 1997-01-08
SG65533A1 (en) 1999-06-22
TW293940B (ko) 1996-12-21
JP3509274B2 (ja) 2004-03-22
DE69526543T2 (de) 2002-10-31
EP0693779A2 (en) 1996-01-24
DE69526543D1 (de) 2002-06-06
EP0693779B1 (en) 2002-05-02
KR960005972A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR100386052B1 (ko) 수지봉지형반도체장치및그제조방법
JP3944913B2 (ja) 樹脂封止型半導体装置
US7446397B2 (en) Leadless semiconductor package
JP4614586B2 (ja) 混成集積回路装置の製造方法
US5777380A (en) Resin sealing type semiconductor device having thin portions formed on the leads
JPH06105721B2 (ja) 半導体装置
JPH09260550A (ja) 半導体装置
JP3542677B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100649878B1 (ko) 반도체 패키지
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2993480B2 (ja) 半導体装置
KR100716867B1 (ko) 반도체패키지 및 히트싱크의 그라운딩 방법
KR200179418Y1 (ko) 반도체패캐이지
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
JP2577879B2 (ja) 半導体装置
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR100533762B1 (ko) 반도체패키지
KR19980025623A (ko) 반도체 패키지
JPH08227903A (ja) 半導体装置
KR20020021476A (ko) 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
JPH08264678A (ja) 樹脂封止型半導体装置
JP2000031321A (ja) 半導体装置の構造と製造方法
JPH08227965A (ja) 半導体装置
KR20000028360A (ko) 반도체 장치
JPH08227967A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee