KR19980025623A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19980025623A
KR19980025623A KR1019960043843A KR19960043843A KR19980025623A KR 19980025623 A KR19980025623 A KR 19980025623A KR 1019960043843 A KR1019960043843 A KR 1019960043843A KR 19960043843 A KR19960043843 A KR 19960043843A KR 19980025623 A KR19980025623 A KR 19980025623A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
semiconductor
semiconductor package
encapsulant
Prior art date
Application number
KR1019960043843A
Other languages
English (en)
Other versions
KR100212392B1 (ko
Inventor
이선구
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019960043843A priority Critical patent/KR100212392B1/ko
Priority to US08/942,784 priority patent/US5986334A/en
Priority to JP9289089A priority patent/JP3066579B2/ja
Publication of KR19980025623A publication Critical patent/KR19980025623A/ko
Application granted granted Critical
Publication of KR100212392B1 publication Critical patent/KR100212392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 패키지에 관한 것으로, 반도체 칩과, 상기 반도체 칩이 안착되는 중앙부에는 공간부가 형성되고 그 외측으로는 다단 절곡된 경사면을 갖는 몸체와, 상기 몸체의 다단 절곡된 경사면상에 접착된 전기적 절연 테이프와, 상기 몸체상의 전기적 절연 테이프에 상기 반도체 칩을 중심으로 방사상으로 접착되며 그 형상은 다단 절곡된 경사면을 갖는 리드와, 상기 반도체 칩과 리드들을 연결하는 전도성 와이어와, 상기 반도체 칩, 와이어, 리드의 경사면 일부까지 봉지하는 봉지제로 이루어져 상기 봉지제의 외주변 몸체상에 전기적 절연 테이프로 접착되어 위치하는 리드의 표면을 입/출력 수단으로 구비한 것을 특징으로 하여, 반도체 패키지의 부피를 최소화하며, 열방출 효과를 극대화하고 또한 메인 보드내의 실장 밀도를 향상시킬 수 있는, 경박단소화 된 반도체 패키지.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 반도체 패키지의 부피를 최소화하며, 열방출 효과를 극대화 하고 또한 메인 보드내의 실장 밀도를 향상시킬 수 있는, 경박단소화 된 반도체 패키지에 관한 것이다.
하나의 반도체가 만들어지기 까지는 여러 가지 공정을 거치게 되는데 가장 크게는 반도체 칩 제조 공정(Chip Fabrication)과 반도체 패키지 제조 공정(Package Assembly)으로 나눌 수 있다. 반도체 칩 제조 공정은 말 그대로 반도체 칩의 설계 및 배선의 형성 등 반도체 칩의 제조와 관련된 공정이다. 반도체 패키지 제조 공정은 직접적으로 반도체 칩의 제조와 관계는 없지만 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 반도체 칩의 성능을 최적화, 극대화 시키기 위해 필요한 공정이다.
반도체 패키지의 역사는 반도체 칩의 발전 역사와 그 맥을 같이 한다. 1940년대의 최초의 트랜지스터(TR; Transistor)로부터 출발하여 1960년대의 집적회로(IC; Integrated Circuits)를 경유하여 현재의 고밀도집적회로(VLSI; Very Large Integrated Circuits)에 이르게 되었다.
이러한 반도체 칩의 발전 역사와 함께 반도 체칩을 칩을 봉지하는 패키징 기술은 다음과 같이 발전하고 있다. 초창기에는 세라믹이나 금속 재질의 캔(Can)을 이용한 허메틱 패키징(Hermetic Packaging)이 주로 사용되었으나, 점차 반도체 칩이 고성능화 되고 반도체 칩에 대한 수요가 증가함에 따라 기존의 허메틱 패키징 방법으로는 이러한 요구에 부응할 수 없기 때문에 리드 프레임과 봉지제의 한 종류인 EMC(Epoxy Molding Compound)를 이용한 플라스틱 패키징이 나타나게 된다.
여기서 리드프레임이란 반도체 칩과 메인 보드내의 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말한다. 또한 상기 EMC는 낮은 가격으로 대량 생산이 가능하기 때문에 반도체 칩을 봉지하는 재료로 현재 가장 많이 이용되는 봉지제이기도 하다.
도 1A 내지 도 1B는 종래의 리드 프레임과 이를 이용한 QFP(Quad Flat Package)형 반도체 패키지를 나타낸 것이다. 이밖에도 DIP(Dual Inline Package), SIP(Single Inline Package), SOP(Small Outline Package), TQFP(Thin Quad Flat Package) 등등 수 많은 반도체 패키지의 형태가 있지만 상기 반도체 패키지들의 형태는 모두 유사하게 구성되어 있으며, 이들의 차이는 반도체 패키지에 있어서 그 리드 프레임의 절곡된 형태에 따른 구분이므로 여기서는 상기 QFP형 반도체 패키지를 중심으로 설명한다.
도 1A에 도시된 바와 같이. 종래의 리드 프레임(100')은 반도체 칩이 탑재되는 반도체 칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 다수개의 타이 바(110)와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부 리드(130')와, 상기 내부 리드(130')로부터 연장되어 절곡되는 외부 리드(120')와, 상기 내부 리드(130')와 외부 리드(120')를 경계 짓는 댐바(150')로 구성된다.
상기한 리드 프레임(100')을 이용한 종래의 반도체 패키지(200')는 도 1B에 도시된 바와 같이, 각종 회로 소자 및 배선이 적층되고 다수의 입/출력 패드(240')가 그 표면에 형성된 반도체 칩(210')과, 상기 반도체 칩(210')이 접착제에 의해 부착 고정된 반도체칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 타이 바(110')와, 상기 반도체 칩(210')의 입/출력 단자인 입/출력 패드(240')로부터 전도성 와이어(230')에 의하여 연결되는 다수의 내부 리드(130')와, 상기 반도체 칩(210'), 전도성 와이어(230'), 내부 리드(130')를 감싸는 봉지제(220')와, 상기 내부 리드(130')로부터 연장되어 봉지제(220')의 외측면에 네방향으로 나와 위치되어 외부 연결 단자(핀) 구실을 하는 다수의 외부 리드(120')로 구성되어 있다. 여기서 반도체 칩 탑재판(140')의 저면에는 반도체 칩(210')으로 부터의 열을 외부로 용이하게 방출하기 위한 몸체(250')을 더 부착하여 실시할 수도 있다.
상기한 바와 같은 리드 프레임을 이용한 종래의 반도체 패키지 제조 공정은 대략 다음과 같은 공정으로 이루어진다.
1. 반도체 웨이퍼(Wafer) 상에 형성된 다수의 반도체 칩들을 낱개의 반도체 칩으로 절단하는 절단 공정.
2. 상기 반도체 칩을 접착제가 도포된 리드 프레임상의 반도체 칩 탑재판 상에 접착시키는 반도체 칩 접착 공정.
3. 상기 반도체 칩 탑재판에 탑재된 칩의 입/출력 단자인 입/출력 패드들과 각각의 내부 리드를 전기적으로 연결하는 와이어 본딩(Wire Bonding) 공정.
여기서 상기 내부 리드의 끝단에는 전도성 와이어와의 접촉성을 강화하기 위해 은(Ag)이 도금된다.
4. 와이어 본딩이 완료된 상기 반도체 칩, 내부 리드 및 전도성 와이어를 외부의 환경으로부터 보호하기 위한 봉지 공정.
5. 봉지가 완료된 후 상기 내부 리드와 외부 리드를 경계짓는 댐바(Dambar)를 절단하는 트리밍(Trimming) 공정.
6. 메인 보드와 상기 반도체 패키지와의 접착력을 향상시키기 위하여 상기 반도체 패키지의 외부 리드를 납/주석(Pb/Sn) 등으로 도금하는 솔더 플레이팅(Solder Plating) 공정.
7. 상기 도금이 완료된 반도체 패키지를 각 형상으로 절곡하여 완성하는 포오밍(Forming) 공정으로 분리하여 볼 수 있다.
그러나 이와 같은 종래의 반도체 패키지(200')는 반도체 칩 탑재판(140')의 크기 반도체 칩(210')의 크기보다 더 큰 영역을 점유하고 있으며, 반도체 칩(210') 주변의 내부 리드(130')들이 상기 반도체 칩 탑재판(140') 또는 각각의 개별 내,외부 리드(130',120')들이 서로 일정한 간격으로 유지되어 있기 때문에, 대형 크기의 반도체 칩(210') 탑재를 위한 공간의 확보가 어렵게 되어 있고, 반도체 칩(210')을 감싸는 봉지제(220')의 량이 상대적으로 많아 열방출이 불량하고 또한 상기반도체 패키지(200')의 외부 리드(120')들은 반도체 패키지(200')의 좌우 측면 두방향 또는 전후좌우 측면의 네 방향으로 완전히 돌출되어 형성되어 있기 때문에 이러한 반도체 패키지(200')들은 메인 보드 상에 실장할 경우 상기 반도체 패키지들이 메인 보드의 영역을 상당히 많이 차지하게 되어 실장 밀도를 감소시킴은 물론 메인 보드내에 형성되는 전기적 패턴의 설계 여유도를 감소시키는 문제점이 있다.
즉 반도체 칩(210') 자체의 크기보다 그 반도체 칩(210')를 감싸는 봉지제(220')의 크기와 밖으로 돌출된 외부 리드(120')의 크기가 훨씬 크게 형성됨으로서 메인 보드에 실장시 그 실장 공간을 많이 차지하게 된다는 것이다.
따라서 종래의 반도체 패키지로는 현재의 반도체 제품에 대한 여러 가지 요구 즉, 휴대용 전화기, 노트북 컴퓨터, 페이저(Pager) 등의 각종 전자 제품에 요구되는 반도체 칩의 집적 용량은 대형화되지만 최종 반도체 패키지의 크기는 소형, 경량화 요구가 가속되는 상황에 대응할 수 없는 것이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 패키지의 부피를 최소화하고, 반도체 칩의 열방출 효과를 극대화하며, 메인 보드내의 실장 밀도를 향상시킬 수 있는, 경박단소화 된 반도체 패키지를 제공하는 데 있다.
도 1A 내지 도 1B는 종래 일반적인 리드 프레임과 이를 이용한 QFP(Quad Flat Package)형 반도체 패키지를 나타낸 것이다.
도 2A 및 도 2B는 본 발명의 제 1실시예에 따른 반도체 패키지를 나타낸 단면도와 평면도이다.
도 3은 본 발명의 제 2실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 제 3실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 5는 본 발명의 제 4실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제 1실시예인 반도체 패키지를 메인 보드에 실장한 상태를 나타낸 단면도이다.
도 7은 본 발명의 제 5실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8은 본 발명의 제 5실시예에 따른 반도체 패키지를 메인 보드에 실장한 상태를 나타낸 단면도이다.
도 9는 본 발명의 제 6실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 10은 본 발명의 제 6실시예에 따른 반도체 패키지를 메인 보드에 실장한 상태를 나타낸 단면도이다.
*도면중 주요 부분에 대한 부호의 설명*
100;반도체 칩110;입/출력 패드
200;전기적 절연 테이프300;리드
310;제 1리드320;제 2리드
330;솔더 볼400;몸체
410;금속성 플레이트420;다단 절곡된 경사면
430;공간부500;봉지제
510;봉지될 영역600;전도성 와이어
700;전도성 비아홀800;인쇄회로기판
800;제 1카파트레이스820;제 2카파트레이스
830;절연체900;메인보드
상기와 같은 목적을 달성하기 위해 본 발명의 구성은, 반도체 칩과, 상기 반도체 칩이 안착되는 중앙부에는 공간부가 형성되고 그 외측으로는 다단 절곡된 경사면을 갖는 몸체와, 상기 몸체의 다단 절곡된 경사면상에 접착된 전기적 절연 테이프와, 상기 몸체상의 전기적 절연 테이프에 상기 반도체 칩을 중심으로 방사상으로 접착되며 그 형상은 다단 절곡된 경사면을 갖는 리드와, 상기 반도체 칩과 리드들을 전기적으로 연결하는 전도성 와이어와, 상기 반도체 칩, 와이어, 리드의 경사면 일부까지 봉지하는 봉지제로 이루어져 상기 봉지제의 외주변 몸체상에 전기적 절연 테이프로 접착되어 위치하는 리드의 표면을 입/출력 수단으로 구비한 것을 그 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 구성은, 반도체 칩과, 상기 반도체 칩의 저면에 접착되며 반도체 칩보다 더 크게 형성된 몸체와, 상기 반도체 칩의 하단부 몸체 상에 전기적 절연 테이프로 반도체 칩을 중심으로 해서 방사상으로 형성되어 접착된 제 1리드와, 상기 제 1리드상에 다시 전기적 절연 테이프로 접착된 제 2리드와, 상기 반도체 칩과 제 1리드를 연결한 전도성 와이어와, 상기 반도체 칩, 전도성 와이어 등을 봉지하는 봉지제와, 상기 봉지제의 외주변에 위치하는 제 2리드의 표면이 입/출력 수단으로 구비된 것을 그 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 또다른 구성은, 반도체 칩과, 상기 반도체 칩의 저면에 접착되며 반도체 칩보다 더 크게 형성된 몸체와, 상기 반도체 칩 하단부의 외주변 몸체 상에 전기적 절연 테이프로 제 1카파트레이스, 절연체, 제 2카파트레이스 층으로 구성된 인쇄회로기판을 접착한 것과, 상기 반도체 칩과 제 1카파트레이스를 연결한 전도성 와이어와, 상기 반도체 칩, 전도성 와이어 등을 봉지하는 봉지제와, 상기 봉지제의 외주변에 위치 하는 제 2카파트레이스의 표면을 입/출력 수단으로 사용하는 것을 그 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한반도체 패키지를 용이하게 실시할 수 있을 정도로 본 발명에 의한 반도체 패키지의 가장 바람직한 실시예를 첨부된 도면을 참조하여 상세하고 명확하게 설명하면 다음과 같다.
도 2A 및 도 2B는 본 발명의 제 1실시예에 따른 반도체 패키지를 나타낸 단면도 및 평면도이다.
도 2A를 참조하여 설명하면, 중앙부에는 각종 전자 소자 및 배선이 적층되고 그 표면에는 입/출력 패드(110)가 형성된 반도체 칩(100)이 위치하고, 상기 반도체 칩(100)의 저면에는 그 반도체 칩(100)의 열을 외부로 신속히 방열하기 위한 몸체(400)가 접착되어 있다.
상기 몸체(400)의 모양은 중앙붸 반도체 칩(100)이 안착될 수 있도록 소정의 공간부(430)가 형성되어 있으며, 상기 공간부(430)의 외측으로는 다단 절곡된 경사면(420)이 형성되어 있다. 여기서 상기 몸체(400)의 공간부(430) 두께보다 그 다단 절곡된 경사면(420)의 두께가 더 크게 형성되어 있음을 알 수 있다. 또한 상기 몸체(400)의 재질은 열전도성이 양호한 금속류로 하거나 플라스틱 종류인 폴리머(Polymer) 또는 세라믹류를 사용한다.
상기 몸체(400)의 다단 절곡된 경사면(420) 상에는 차례로 전기적 절연 테이프(200)와 리드(300)가 접착되어 있으며, 상기 전도적 절연 테이프(200)는 양면이 접착될 수 있는 것을 사용한다. 또한 상기 전기적 절연 테이프(200)는 유연성이 있는 것을 사용하여 그 다단 절곡된 경사면(420)에 그대로 접착될 수 있도록 하고, 리드(300)는 상기 몸체(400)의 다단 절곡된 경사면(420)과 대응되는 모양으로 형성하여 전기적 절연 테이프(200) 상에 접척되어 있다.
상기 반도체 칩(100)으로 향하는 리드(300)의 끝단부는 그 반도체 칩(100)의 입/출력 패드(110)에 전도성 와이어(600)로 연결되어 있으며, 상기 리드(300)의 끝단부에는 그 연결을 용이하게 위해 은도금(Silver Plating)이 되어 있다. 또한 상기 전도성 와이어(600)는 가공이 쉽고, 그 연결 부위의 접촉 저항을 최소호 하며 또한 전기적 도통을 최대로 하기 위해 금선(Au Wire)을 사용하였다.
상기 반도체 칩(100), 전도성 와이어(600) 그리고 리드(300)의 일부는 외부 환경으로부터 보호하기 위해 봉지제(500)를 이용하여 봉지하였으며, 상기 봉지제(500)는 일반적으로 많이 이용되는 EMC를 사용하였으며 액상 봉지제(Glob Top)를 이용할 수도 있다.
한편 상기 봉지제(500)의 외측에 노출된 리드(300)는 그 반도체 패키지의 입/출력 수단으로 사용되며 메인 보드(900)에 실장시 그 실장을 용이하게 하고, 전기적 도통 효율을 높이기 위해 솔더 플레이팅이 되어 있다. 또한 상기 메인 보드(900)의 실장 밀도를 높이기 위해 리드(300)는 몸체(400)의 최외측단 이상으로 돌출 되지 않토록 하였다.
도 2B는 상기 반도체 패키지의 평면도를 나타낸 것으로 봉지제로 봉지 되기 전의 반도체 패키지를 나타낸 것이다. 중앙부에는 다수의 입/출력 패드(110)가 형성된 반도체 칩(100)이 위치하고 있으며 상기 반도체 칩(100)을 중심으로 해서 다수의 리드(300)가 방사상으로 뻗어 몸체(400) 상의 전기적 절연 테이프 상에 접착되어 있다. 또한 상기 리드(300)의 끝단은 반도체 칩(100)의 입/출력 패드(110)에 전도성 와이어(600)로 연결되어 있으며, 도면에 표시된 점선 내의 영역은 봉지제(500)로 봉지될 영역(510)을 나타낸 것이다.
도 3은 본 발명의 제 1실시예를 응용한 제 2실시예에 따른 반도체 패키지를 나타낸 단면도로서, 몸체(400)상의 전기적 절연 테이프(200) 및 리드(300)가 반도체 칩(100)이 안착될 공간부(430)까지 연장되어 위치하며 상기 반도체 칩(100) 저면의 리드(300) 상에 전기적 절연 테이프(200)를 한번 더 접착하여 반도체 칩(100)을 접착시킬 수도 있는 것이다.
도 4는 본 발명의 제 1실시예를 응용한 제 3실시예에 따른 반도체 패키지를 나타낸 단면도로서, 상기 몸체(400)에 중앙부에 공간부(430)를 형성하지 않고 그대로 반도체 칩을 안착 시켰으며, 그 몸체(400) 주변의 절곡된 면에 접착된 전기적 절연 테이프(200) 상의 리드(300)와 반도체 칩(100)의 입/출력 패드(110)를 전도성 와이어(600)로 본딩하였다.
도 5는 본 발명의 제 1실시예를 다시 응용한 제 4실시예에 따른 반도체 패키지를 나타낸 단면도로서, 상기 몸체(400)의 공간부를 완전히 관통시킨 후, 상기 몸체(400)와 크기가 같은 금속성 플레이트(410)를 접착시켰다. 그러면 상기 관통된 부분은 금속성 플레이트(410)가 막게 되는데 이 부분에 반도체 칩(100)이 안착되는 것이다. 여기서 상기 몸체(400)의 재질은 플라스틱 계열의 폴리머인 경우에 한하여 실시할 수 있으며 전도성이 아닌 물질이면 모두 가능하다.
도 6은 본 발명의 제 1실시예인 반도체 패키지를 메인 보드(900)에 실장한 것을 나타낸 단면도로서 그 실장 면적을 최소로 하기 위해 몸체(400)의 하단부 즉, 봉지제의 외측에 위치 하는 리드(300)의 표면이 직접 메인 보드(900)에 형성된 배선에 실장 됨을 알 수 있다.
도 7은 본발명의 제 5실시예에 따른 반도체 패키지를 나타낸 단면도로서, 제 1실시예에서 사용된 공간부(430)와 다단 절곡된 경사면(420)을 갖는 몸체(400) 제작의 불편함을 없애기 위해 평평한 몸체(400)을 이용한 반도체 패키지를 나타낸 것이다.
중앙부에는 반도체 칩(100)이 위치하고 있으며, 상기 반도체 칩(100)의 저면에는 그 반도체 칩(100)보다 더 큰 크기의 평평한 몸체(400)가 위치되어 있다. 반도체 칩(100)의 주변부 하단의 몸체(400) 상에는 그 반도체 칩(100)을 중심으로 전기적 절연 테이프(200)가 접착되어 있으며, 상기 전기적 절연 테이프(200) 상에는 제 1리드(310)가 접착되어 있다. 다시 상기 제 1리드(310)상에는 그 제 1리드(310) 보다 작은 크기의 전기적 절연 테이프(200)가 접착되어 있으며 제 2리드(320)가 다시 접착되어 있다. 여기서 상기 제 1리드(310)와 제 2리드(320) 사이의 전기적 절연 테이프(200)는 제 1리드(310)와 제 2리드(320)가 전기적으로 도통할 수 있도록 전도성 비아홀(700)이 형성된 것을 사용하였다.
한편, 상기 반도체 칩(100) 주변부의 제 1리드(310) 끝단에는 은도금이 실시된 후 전도성 와이어(600)로 그 반도체 칩(100)의 입/출력 패드(110)가 연결되어 있으며, 상기 제 1리드(310)의 윗부분에 위치한 전기적 절연 테이프(200) 부분까지 반도체 칩(100) 등을 외부의 환경으로부터 보호하기 위해 EMC 또는 액상의 봉지제(500)를 이용하여 봉지하였다.
여기서 상기 제 2리드(320)의 끝단이 그 반도체 패키지의 입/출력 수단이 되는 것이며, 그 표면에는 메인 보드(900)에 실장을 용이하게 하고, 그 전기적 도통 효율을높이도록 솔더 플레이팅을 실시하였다. 또한, 상기 반도체 칩(100)의 저면에 위치된 몸체(400)는 금속성이 아닌 플라스틱류의 폴리머 또는 세라믹류 등이 사용될 수도 있는 것이다. 그리고 제 1실시예에서와 같이 메인 보드(900) 내의 실장 면적을 최소화하기 위해 봉지제(500) 외주변에 위치하는 제 2리드(320)는 몸체(400)의 최외측단 이상으로 돌출 되지 않토록 하였다.
도 8은 본 발명의 제 5실시예에 따른 반도체 패키지를 메인 보드(900)에 실장한 것을 나타낸 단면도로서, 몸체(400) 하단부의 제 2리드(320) 표면이 메인 보드(900) 내에 형성된 배선 영역에 실장 됨으로서 그 실장 면적이 최소가 됨을 알 수 있다.
도 9는 본 발명에 제 5실시예를 응용한 제 6실시예에 따른 반도체 패키지를 나타낸 단면도로서, 상기 제 5실시예에서 제 1, 2리드의 접착 과정을 필요로 하지 않는 장점이 있다. 즉, 사전에 도전체인 제 1, 2카파트레이스(810, 820)와 절연체(830)가 번갈아 가며 적층되어 있고, 또한 제 1, 2카파트레이스(810, 820)는 전기적으로 도통되어 있는 인쇄회로기판(800; PCB, Printed Circuit Board)을 이용한 것으로 상기 인쇄회로기판(800)이 평평한 몸체(400)의 주변부에 전기적 절연 테이프(200)로 접착되어 있으며, 반도체 칩(100)은 상기 몸체(400)의 중앙부에 위치되어 있다. 상기 반도체 칩(100)의 입/출력 패드(110)는 전도성 와이어(600)로 제 1카파트레이스(810)에 연결되어 있으며, 상기 반도체 칩(100)과 제 1카파트레이스(810)까지 EMC 또는 액상의 봉지제(500)로 봉지되어 있다. 또한, 상기 제 1카파트레이스(810)에 연결된 제 2카파트레이스(820)의 표면에는 솔더 볼(330)을 이용하여 입/출력 수단으로 사용하거나 또는 단순히 상기 제 2카파트레이스(820)를 그대로 입/출력 수단으로 사용할 수도 있다.
도 10은 상기 제 6실시예에 따른 반도체 패키지를 메인 보드(900)에 실장한 것을 나타낸 단면도로서 메인 보드(900)에 상기 반도체 패키지의 솔더 볼(330)이 실장됨으로서 메인 보드(900)내에서 그 실장 면적을 최소화 하고 있음을 알 수 있다.
이상 설명한 바와 같이 본 발명에 의한 반도체 패키지를 반도체 칩보다 조금 더 큰 몸체의 저면 바로 하단부에 그 입/출력 수단을 리드, 카파트레이스 또는 솔더 볼로 된 반도체 패키지를 구비함으로서 전체적인 반도체 패키지의 부피를 최소화하고, 반도체 칩의 열방출 효과가 뛰어나며, 메인 보드내의 실장 밀도를 향상 시킬 수 있는, 경박단소화 된 반도체 패키지를 제공하는 효과가 있는 것이다.

Claims (12)

  1. 반도체 칩과, 상기 반도체 칩이 안착되는 중앙부에는 공간부가 형성되고 그 외측으로는 다단 절곡된 경사면을 갖는 몸체와, 상기 몸체의 다단 절곡된 경사면상에 접착된 전기적 절연 테이프와, 상기 몸체상의 전기적 절연 테이프에 상기 반도체 칩을 중심으로 방사상으로 접착되며 그 형상은 다단 절곡된 경사면을 갖는 리드와,
    상기 반도체 칩과 리드들을 전기적으로 연결하는 전도성 와이어와, 상기 반도체칩, 전도성 와이어, 리드의 경사면 일부까지 봉지하는 봉지제로 이루어져 상기 봉지제의 외주변 몸체상에 전기적 절연 테이프로 접착되어 위치 하는 리드의 표면을 입/출력 수단으로 구비한 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 몸체상의 전기적 절연 테이프 및 리드는 반도체 칩이 안착될 공간부까지 연장되고 상기 리드의 상면에 전기적 절연 테이프를 한번 더 접착하여 반도체 칩이 안착된 것을 포함하여 이루어진 것을 특징으로 하는 반도체 체키지.
  3. 청구항 1 또는 청구항 2중 어느 한 항에 있어서 상기 몸체는 그 중앙의 공간부보다 그 외측으로 형성되어 다단 절곡된 경사면의 두께가 더 크게 형성된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 봉지제 외주변의 몸체상에 전기적 절연 테이프로 접착되어 위치 하는 리드는 몸체의 최외측단 이상으로 돌출 되지 않은 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서, 상기 몸체의 중앙부에는 공간부를 형성시키지 않고, 직접 반도체 칩이 안착된 것을 특징으로 하는 반도체 패키지.
  6. 청구항 1에 있어서, 상기 몸체은 그 공간부가 완전히 관통되어 그 몸체의 저면에 금속성 플레이트가 접착되고, 상기 공간부 저면에 위치된 금속성 플레이트 상에 반도체 칩이 안착된 것을 특징으로하는 반도체 패키지.
  7. 청구항 6에 있어서, 상기 몸체의 재질은 금속성이 아닌 플라스틱 계열의 폴리머인 것을 특징으로 하는 반도체 패키지.
  8. 반도체 칩과, 상기 반도체 칩의 저면에 접착되며 반도체 칩보다 더 크게 형성된 몸체와, 상기 반도체 칩의 하단부 몸체 상에 전기적 절연 테이프로 반도체 칩을 중심으로 해서 방사상으로 형성되어 접착된 제 1리드와, 상기 제 1리드상에 다시 전기적 절연 테이프로 접착된 제 2리드와, 상기 반도체 칩과 제 1리드를 연결한 전도성 와이어와, 상기 반도체 칩, 전도성 와이어 등을 봉지하는 봉지제로 이루어져, 상기 봉지제의 외주변에 위치 하는 제 2리드의 표면이 입/출력 수단으로 구비된 것을 특징으로 하는 반도체 패키지.
  9. 청구항 8에 있어서, 상기 봉지제 외주변에 위치하는 제 2리드는 몸체의 최외측단 이상으로 돌출 되지 않는 것을 특징으로 하는 반도체 패키지.
  10. 청구항 8에 있어서, 상기 제 1리드와 제 2리드를 전기적으로 연결하기 위해 그 사이에 위치되는 전기적 절연 테이프에 전도성 비아홀이 형성된 것을 특징으로 하는 반도체 패키지.
  11. 반도체 칩과, 상기 반도체 칩의 저면에 접착되며 반도체 칩보다 더 크게 형성된 몸체와, 상기 반도체 칩 하단부의 외주변 몸체 상에 전기적 절연 테이프로 제 1카파트레이스, 절연체, 제 2카파트레이스 층으로 구성된 인쇄회로기판이 접착된 것과, 상기 반도체 칩과 제 1카파트레이스를 연결한 전도성 와이어와, 상기 반도체 칩, 전도성 와이어 등을 봉지하는 봉지제로 이루어져, 상기 봉지제의 외주변에 위치하는 제 2카파트레이스의 표면이 입/출력 수단으로 구비된 것을 특징으로 하는 반도체 패키지.
  12. 청구항 11에 있어서, 상기 입/출력 수단은 제 2카파트레이스 표면에 솔더 볼을 더 융착 하여 이루어진 것을 특징으로 하는 반도체 패키지.
KR1019960043843A 1996-10-04 1996-10-04 반도체 패키지 KR100212392B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960043843A KR100212392B1 (ko) 1996-10-04 1996-10-04 반도체 패키지
US08/942,784 US5986334A (en) 1996-10-04 1997-10-02 Semiconductor package having light, thin, simple and compact structure
JP9289089A JP3066579B2 (ja) 1996-10-04 1997-10-06 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043843A KR100212392B1 (ko) 1996-10-04 1996-10-04 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980025623A true KR19980025623A (ko) 1998-07-15
KR100212392B1 KR100212392B1 (ko) 1999-08-02

Family

ID=19476142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043843A KR100212392B1 (ko) 1996-10-04 1996-10-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100212392B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567045B1 (ko) * 1999-04-02 2006-04-04 주식회사 하이닉스반도체 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567045B1 (ko) * 1999-04-02 2006-04-04 주식회사 하이닉스반도체 반도체 패키지

Also Published As

Publication number Publication date
KR100212392B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US5705851A (en) Thermal ball lead integrated package
KR100342589B1 (ko) 반도체 전력 모듈 및 그 제조 방법
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5986334A (en) Semiconductor package having light, thin, simple and compact structure
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
US7015591B2 (en) Exposed pad module integrating a passive device therein
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
KR100212392B1 (ko) 반도체 패키지
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
JPH0661408A (ja) 表面実装型半導体装置
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2690248B2 (ja) 表面実装型半導体装置
KR100381836B1 (ko) 반도체패키지
KR100230920B1 (ko) 반도체 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100230919B1 (ko) 반도체 패키지
KR950003906B1 (ko) 탭 패키지
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR20040013736A (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee