JPS59207645A - 半導体装置およびリ−ドフレ−ム - Google Patents

半導体装置およびリ−ドフレ−ム

Info

Publication number
JPS59207645A
JPS59207645A JP58081962A JP8196283A JPS59207645A JP S59207645 A JPS59207645 A JP S59207645A JP 58081962 A JP58081962 A JP 58081962A JP 8196283 A JP8196283 A JP 8196283A JP S59207645 A JPS59207645 A JP S59207645A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
heat sink
mold layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58081962A
Other languages
English (en)
Inventor
Masaru Katagiri
優 片桐
Kenji Minami
健治 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58081962A priority Critical patent/JPS59207645A/ja
Publication of JPS59207645A publication Critical patent/JPS59207645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は樹脂封止型の半導体装置と、これを製造するた
めのリードフレームの改良に関する。
〔発明の技術的背景〕
第１図は従来の半導体装置の一例を示す断面図である。
同図において、１はベッド部である。
該ベッド部１上には銀−エポキシ系接着剤等のマウント
剤２を介して半導体チップ３がマウントされている。こ
の半導体チップ３の表面に形成された内部端子は、がン
ディングヮイヤ４を介してベッド部１の周囲に配設され
たり−ド５に接続されている。そして、ベッド部１、半
導体ベレット３．ポンディングワイヤ４およびリード５
の一部はエポキシ樹脂等の樹脂モールド層６で封止され
ている。また、リード５は樹脂モールド層５の側壁から
外部に延出され、下方に折夛曲けられている。
上記従来の樹脂封止型半導体装置は第２図に示すような
り−ＰフレームＡを用いて製造される。このリードフレ
ームＡは銅あるいはＮ　ｉ／Ｆ’ｅ合金等の導電性金属
板をプレス加工、エツチング加工等によって所定のノ４
ターン形状としたものである。第２図のリードフレーム
Ａでは、外枠８によって３つの領域に区画され、夫々の
領域内に同一のパターンが形成されている。即ち、左端
の単位・リーンに示すように、夫々の領域の略中夫には
ベッド部１が配置され、該ベッド部１はタイバー９１を
介して外枠８に連結され、支持されている。ベッド部１
の周囲には多数のリード５・・・がベッド部を取シ囲ん
で配設され、該リード５・・・は夫々外枠８に連結され
ている。
また、同じ方向に延出されるリード５・・・はタイバー
９２で連結され、該タイバー９２は外枠８に連結されて
いる。このタイバー９＝を境にして、リード５・・・は
内部リード５１　と外部リード５２とに分けられている
。
第２図のリードフレームによシ第１図の樹脂封止型半導
体装置を製造するには、まず第２図における中間の単位
／ＩＰターンに示したように、ベッド部１上に半導体チ
ップ３をマウントする。
続いて、がンディングワイヤ４でがンディングパッドと
内部リード５１の先端部との間を接続した後、右端の単
位パターンに示すように所定領域を樹脂モールド層６で
封止する。次に、タイバー９１．９−を切除すると共に
、外部リード５２を外枠８から切９離した後、分離され
た夫々の外部リード５２を所定方向に折シ曲げれば第１
図の構造をもった樹脂封止型半導体装置が得られる。
このように、’）　　）’フレームは半導体チップ３と
リード５とを所定の位置関係に保持し、特にポンディン
グワイヤ４による接続を確実に行なう機能を有するもの
で、樹脂封止型半導体装置を製造するだめの直接的な器
具に類するものである。
なお、ベッド部１を支持しているタイバー９１も樹脂封
止されて第１図の半導体装置内に残存し、かつその切断
面は樹脂モールド層６の端面に露出することになる。そ
して、このタイバーの露出した切断面は基板バイアスを
加えて動作させる半導体装置においては基板電位を測定
するために利用されている。
〔背景技術の問題点〕
ところで、上記の樹脂封止型半導体装置は一般に外囲器
の放熱性が低いという問題があった。
このため、半導体チップ３の消費電力が大きい場合には
、樹脂モールド層６を熱抵抗の小さい樹脂材料で形成す
るとか、第３図に示すように５− 樹脂モールド層６の頂面に放熱板１０を接着剤で外付け
する等の対策が従来とられている。
しかしながら、熱抵抗の小さい封止樹脂（例えば商標名
ＥＭＥ−２１ｏｒ　）は一般に熱衝撃によりいため、樹
脂モールド層６にひび割れを生じ易いという問題があっ
た。
また、外付は放熱板１０を採用する場合にも、この放熱
板１０を樹脂モールド層６に強固かつ均一に接着するの
が難かしいため、例えばオートハンドラー等で製品テス
トを行なっているときに落下したシすると、その衝撃で
放熱板１０が剥がれてしまうという問題があった。
他方、従来のリードフレームでは、インナーリード５１
・・・が片持梁で支持されているためその先端に浮き沈
みを生じたシ、タイバー９１が捻れてベッド部１に傾斜
を生じ易く、その結果、ワイヤデンディング時にデンデ
ィングミスを生じ易いという問題があった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、６− 優れた放熱性を有し、消費電力の大きなＩＣに適した樹
脂封止型半導体装置と、これ？：Ｍ造するためのリード
フレームを提供することを目的とするものである。
また、本発明のもう一つの目的は、インナーＩＪ−）’
オよびベッド部の安定した上記リードフレームを提供す
ることである。
〔発明の概要〕
本発明による半導体装置は、肉厚部および肉薄部を有す
る金属製の放熱板と、該放熱板の表面に熱良導性のマウ
ント剤を介して連結された半導体チップと、該半導体チ
ップから離間してその周囲に配設され、かつ前記放熱板
から電気的に絶縁して設けられた金属製のリードと、該
リードの一端部と前記半導体チップとを接続するがンデ
ィングワイヤと、前記放熱板、半導体チップ、リードの
一端部およびデンディングワイヤを封止する樹脂モール
ド層とを具備し、前記放熱板の肉厚部における前記半導
体チップの連結面とは反対側の表面が樹脂モールド層か
ら露出され、前記リードの他端部が樹脂モールド層から
外方に延出されていることを特徴とするものである。
上記本発明の半導体装置では、熱良導性のマウント剤を
介して半導体チップに連結され、かつ一部表面を露出さ
せた放熱板の寄与によって優れた熱放散性を有し、しか
もこの放熱板の肉薄部は樹脂モールド層に埋設されてい
るから従来の外付は放熱板のように脱落することがない
。
一方、本発明によるリードフレームは、リード・リーン
を支持固定する金属製の外枠と、該外枠に連結支持され
てこの外枠で囲まれた領域内に延設され、かつその先端
が半導体チップの設置予定領域を取シ囲むように配設さ
れた多数の金属製リードパターンと、該リードパターン
の片面側に耐熱性合成樹脂からなる絶縁性のフィルム乃
至薄板を介して接着固定され、かつ前記半導体チップの
設置予定領域を覆って設けられた肉厚部および肉薄部を
有する金属製の放熱板とを具備し、前記半導体チップの
設置予定領域の少なくとも一部において前記放熱板表面
が露出されていることを特徴とするものである。
上記本発明によるリードフレームは、各リード／ｌター
ンの先端部が絶縁性のフィルム乃至薄板を介して前記放
熱板に固定されているから、リード・母ターン先端部の
浮き沈みといった変形を防止でき、ワイヤボンディング
時のがンディングミスを防止できる。
〔発明の実施例〕
以下、第４図〜第１０図を参照して本発明の詳細な説明
する。
第４図体）は本発明の一実施例になるリードフレームの
平面図であｐ、第４図（Ｂ）はこのリードフレームに設
けられている放熱板部材の平面図、第４図（Ｃ）は同図
（Ｂ）のＣ−Ｃ線に沿う断面図、第４図■）は同図（Ｂ
）のＤ−Ｄ線に沿う断面図である。
第４図（Ａ）から明らかなように、とのり−Ｐフレーム
１は第２図の従来のリードフレームと略同じパターンを
有しおり、同一部分には同一の参照番号を付しである。
即ち、１はベッド部、５１９− はインナーリード、５３は外部リード、８は外枠、９１
１９意はタイバーである。そして、この実施例ではベッ
ド部１を貫通する開孔部１１１が形成されている。また
、第４図（Ｂ）〜（Ｄ）に示す放熱板部材Ｌノがベッド
部１、インナーリード５１およびタイバー９１の下面に
接着されている。該放熱板部材Ｌノは、第４図（Ｃ）　
Ｏ））に示すように鉄、銅、アルミニウムあるいはこれ
らの合金等の熱良導体でできた放熱板１３と、該放熱板
１３の片面を被覆して設けられたポリイミド樹脂膜１４
からなっている。放熱板１３は中央の肉厚部１３１およ
び両側の肉薄部１３２を有し、ポリイミド樹脂膜１４に
はベッド部１に形成された開孔部１１１に連通する開孔
部１１゜が形成されている。また、放熱板部材１２の両
側部にはポリイミド樹脂膜１４および放熱板１３の肉薄
部１３冨を貫通する多数の貫通孔１５・・・が設けられ
ている。
上記のリードフレームによる樹脂封止型半導体装置の製
造について説明すれば次の通シであ−１０＝ る。
第５図（Ａ）は上記実施例のリードフレーム７の断１■
構造を示している。まず、々ラド部１およびポリイミド
樹脂膜１４に設けた開孔部１１１゜１ノ鵞で形成される
四部１１内に銀−エポキン系のマウント剤２を充填し、
該マウント剤２を介して半導体チップ３をベッド部１上
にマウントする。このとき、マウント剤２の量を開孔部
１１内におさまるようにコントロールすることによって
、マウント剤２が第３図に示すような形で半導体チップ
３の周囲にはみ出すのを防止できる。続いてワイヤデン
ディングを行ない、がンディングワイヤ４により半導体
チップ３とインナーリーＰ５１の先端部とを接続して第
５図（Ｂ）の状態に組み立てる。このとき、ベッド部１
とインナーリード５！　とは両者共にポリイミド樹脂膜
Ｊ４上に接着固定されているため、相互に浮き沈みを生
じることなく極めて安定で、ミス日？ンディングを生じ
ることなく確実なワイヤゲンディングを行なうことがで
きる。
第６図（Ａ）（６）は、夫々第４図（４）〜（Ｄ）のリ
ードフレームによって製造された本発明の樹脂封止型半
導体装置の一実施例を示す断面図である。第６図体）は
第４図（Ｃ）に対応する断面を示し、第６図（Ｂ）は第
４図（ロ）に対応する断面を示している。
この半導体装置は、第５図１１３）の状態に組み立てた
後、従来と同様に樹脂そ一ルド層６による封止工程およ
びリードフォーミング工程を経て製造される。ただし、
その場合に樹脂モール２層６は放熱板１３の肉厚部１３
１表面が露出するようにして形成されている。また、第
６図中）に示すように、樹脂モールド層６は放熱板両側
部に設けられた多数の貫通孔１５・・・内に侵入して形
成されている。更に、放熱板１３の肉厚部１３１が露出
されているため、リード５はその露出面とは逆向きの方
向に折シ曲げてリードフォーミングされている。
上記第６図（Ａ）■）の実施例になる半導体装置では、
図示のように熱良導体であるマウント剤２を介して放熱
板１３が半導体テラｆ３に接続されており、しかも放熱
板の肉厚部１３１の表面は樹脂モールド層６から露出さ
れているため、放熱板１３の寄与に主って優れた熱放散
性が得られる。従って、樹脂モールド層６の熱抵抗性は
特に考慮する必要がなく、耐熱衝撃性の大きい封止樹脂
を選択できるため、樹脂モールド層６の割れを防止して
信頼性を向上することができる。
また、放熱板１３はその肉薄部１３２が樹脂モールド層
６に封止されているから、第３図で説明した従来の外付
は放熱板のような脱落は生じない。更に、第６図（ｉ３
）に示されるように樹脂モールド層６が放熱板部材１２
の貫通孔１５・・・内に貫入して形成されているから、
放熱板部材１２は確実に固定され、樹脂モールド層６内
で位置づれを生じることもない。
加えて、上記実施例の樹脂封止型半導体装置では、既述
のようにマウント剤２が半導体チッｆ３の周囲にはみ出
すのを防止できるため、耐湿性が向上するといった効果
が得られる。即ち。
１３− 樹脂モールド層６の外部から侵入した水分がマウント剤
２に接触すると、マウント剤２に含まれるハロゲンおよ
びアルカリイオン（Ｃｊ−＊　Ｎａ”＋Ｋａ＋等〕が活
性化され、半導体チップ３表面のＡｔ配線やＰｕｄの腐
食を促進することになる。この点において、上記実施例
の半導体装置ではマウント剤２と侵入してきた水分との
接触が阻止されるから耐湿性の向上がもたらされる。
第７図は本発明の他の実施例になるリードフレームを示
す平面図である。この実施例のリードフレームは、図示
のようにベッド部１が設けられていない点を除き、総て
第４図（Ａ）〜（Ｄ）のリードフレームと同じ構成にな
っている。
上記実施例のリードフレームによる樹脂封止型半導体装
置の製造は、半導体チップをポリイミド樹脂膜１４上に
マウントする点を除き、第５図（Ａ）■）について説明
したのと同様にして行なう。この場合、既述したと同じ
効果が得られる他、第５図（Ｂ）においてベッド部１が
存在しないととから明らかなように、がンディングワイ
ヤ１４− ４がベッド部１に接触して生じる所謂ベッドタッチショ
ートを防止できるという効果が得られる。
第８図は本発明の他の実施例になる樹脂封止型半導体装
置の断面図で、第７図のリードフレームによシ製造され
たものである。図示の構造から明らかなように、この樹
脂封止型半導体装置は放熱性、信頼性および耐湿性等の
点で第６図で説明したのと同じ効果を得ることができる
。
またＲヮド部Ｉが存在しないことから、ベッド部１と樹
脂モールド層６との熱膨張率差に起因して従来特にベッ
ド部１の周縁に沿って発生しやすかった樹脂モールド層
６のひび割れを防止できる効果が得られる。
第９図は第７図の実施例の変形例になるリードフレーム
を示す平面図である。この変形例では、ＩＰ　＋Ｊイミ
ド樹脂膜１４に形成された開孔部１１２が半導体チップ
３の面積よυも大きくなっておシ、その他の構成は第７
図の実施例と総て同じである。従って、このリードフレ
ームによって製造された樹脂封止型半導体装置は８ｇ１
０図に示す構造となる。これらの変形例によっても本発
明の基本的な効果が得られることは明らかである。即ち
、ポリイミド樹脂膜１４に要求される最低限の機能は、
リード５と放熱板１３との間を電気的に絶縁することで
ある。従って、ポリイミド樹脂膜１４は最低限インナー
リード５１と放熱板１３との接着面にのみ介在して設け
られていればよい。
なお、第４図（５））〜■）、第７図および第９図のリ
ードフレームにおいて、何れの場合もタイバー９１は設
けなくともよい。即ち、本発明のリードフレームでは従
来のようにタイバー９１でぺ、ド部１を支持する必要が
ないからである。
〔発明の効果〕
以上詳述したように、本発明によれば放熱性、信頼性お
よび耐湿性に優れた樹脂封止型半導体装置と、これを製
造するための形状安定性に優れたリードフレームを提供
できるものである。
【図面の簡単な説明】
第１図は従来の一般的な樹脂封止型半導体装置を示す断
面図、第２図は従来のリードフレームと、該リードフレ
ームによる樹脂封止型半導体装置の製造工程を説明する
ための平面図、第３図は放熱性を改善した従来の樹脂封
止型半導体装置を示す断面図、第４図（４）は本発明の
一実施例になるリードフレームの平面図であり、第４図
（Ｂ）はこのリードフレームに設けられた放熱板部材の
平面図、第４図働および第４図の）は夫夫第４図の）の
Ｃ−Ｃ線およびＤ−Ｄ線に沿う断面図、第５図（Ａ）　
（Ｂ）は第４図（Ａ）〜（Ｄ）のリードフレームによる
樹脂封止型半導体装置の製造工程を説明するための断面
図、第６図（ハ））（Ｂ）は本発明の一実施例になる樹
脂封止型半導体装置を示す断面図、第７図は本発明の他
の実施例になるリードフレームの平面図、第８図は本発
明の他の実施例になる樹脂封止型半導体装置を示す断面
図、第９図は第７図のリードフレームの変形例を示す平
面図、第１０図は第７図の樹脂封止型半導１７一 体装置の変形例を示す断面図である。 １・・・ベッド部、２・・・マウント剤、３・・・半導
体チップ、４・・・？ンディングワイヤ、５・・・リー
ド、５１・・・インナーリード、５２・・・外部リード
、６・・・樹脂モールド層、工・・・リードフレーム、
８・・・外枠、９１＋９２・・・タイバー、１０・・・
外付は放熱板、１２・・・放熱板部材、１３・・・放熱
板、１３１・・・肉厚部、１３２・・・肉薄部、１４・
・・ポリイミド樹脂膜、１５・・・貫通孔。 出願人代理人　　弁理士　鈴　江　武　彦１８−

Claims (2)

    【特許請求の範囲】
  1. （１）　　肉厚部および肉薄部を有する金属製の放熱板
    と、該放熱板の表面に熱良導性のマウント剤を介して連
    結された半導体チップと、該半導体チラノから離間して
    その周囲に配設され、かつ前記放熱板から電気的に絶縁
    して設けられた金属製のリードと、該リードの一端部と
    前記半導体チップとを接続するポンディングワイヤと、
    前記放熱板、半導体チップ、リードの一端部およびポン
    ディングワイヤを封止する樹脂モールド層とを具備し、
    前記放熱板の肉厚部における前記半導体チップの連結面
    とは反対側の表面が樹脂モールド層から露出され、前記
    リードの他端部が樹脂モールド層から外方に延出されて
    いることを特徴とする半導体装置。
  2. （２）　　リードパターンを支持固定する金属製の外枠
    と、該外枠に連結支持されてこの外枠で囲まれた領域内
    に延設され、かつその先端が半導体チップの設置予定領
    域を取シ囲むように配設された多数の金属製リードパタ
    ーンと、該リード／ＩＰターンの片面側に耐熱性合成樹
    脂からなる絶縁性のフィルム乃至薄板を介して接着固定
    され、かつ前記半導体チップの設置予定領域を覆って設
    けられた肉厚部および肉薄部を有する金属製の放熱板と
    を具備し、前記半導体チップの設置予定領域の少なくと
    も一部において前記放熱板表面が露出されていることを
    特徴とするリードフレーム。
JP58081962A 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム Pending JPS59207645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58081962A JPS59207645A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58081962A JPS59207645A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS59207645A true JPS59207645A (ja) 1984-11-24

Family

ID=13761123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58081962A Pending JPS59207645A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59207645A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389263U (ja) * 1986-11-28 1988-06-10
JPS63301531A (ja) * 1987-06-01 1988-12-08 Nec Corp 混成集積回路装置
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPH02130865A (ja) * 1988-10-24 1990-05-18 Motorola Inc モールド型半導体パッケージ
JPH0350U (ja) * 1989-05-18 1991-01-07
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05315510A (ja) * 1992-05-14 1993-11-26 Nec Corp 樹脂封止型半導体装置
WO1995001651A1 (en) * 1993-07-01 1995-01-12 National Semiconductor Corporation Moisture barrier for plastic package with heat spreader
JPH0834225B2 (ja) * 1989-05-01 1996-03-29 モトローラ・インコーポレーテッド 超高密度パッドアレイ・チップキャリアを接地する方法
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5594282A (en) * 1993-12-16 1997-01-14 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5777380A (en) * 1995-03-17 1998-07-07 Seiko Epson Corporation Resin sealing type semiconductor device having thin portions formed on the leads
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5834842A (en) * 1996-01-17 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, semiconductor module, and radiating fin
US5949138A (en) * 1996-10-31 1999-09-07 Texas Instruments Incorporated Heat spreader
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US6924514B2 (en) 2002-02-19 2005-08-02 Nichia Corporation Light-emitting device and process for producing thereof
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2008545278A (ja) * 2005-06-30 2008-12-11 サンディスク コーポレイション 非対称なリードフレームコネクションを有するダイパッケージ
WO2012025448A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Elektrische schaltung mit zu kühlender schaltungskomponente, kühlkörper und verfahren zur abgedichteten einbettung einer elektrischen schaltung
WO2017122491A1 (ja) * 2016-01-14 2017-07-20 株式会社 村田製作所 半導体モジュール

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS6389263U (ja) * 1986-11-28 1988-06-10
JPS63301531A (ja) * 1987-06-01 1988-12-08 Nec Corp 混成集積回路装置
JPH02130865A (ja) * 1988-10-24 1990-05-18 Motorola Inc モールド型半導体パッケージ
JPH0834225B2 (ja) * 1989-05-01 1996-03-29 モトローラ・インコーポレーテッド 超高密度パッドアレイ・チップキャリアを接地する方法
JPH0350U (ja) * 1989-05-18 1991-01-07
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0555409A (ja) * 1991-08-27 1993-03-05 Nec Corp 樹脂封止型半導体装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05315510A (ja) * 1992-05-14 1993-11-26 Nec Corp 樹脂封止型半導体装置
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5653891A (en) * 1992-06-03 1997-08-05 Seiko Epson Corporation Method of producing a semiconductor device with a heat sink
WO1995001651A1 (en) * 1993-07-01 1995-01-12 National Semiconductor Corporation Moisture barrier for plastic package with heat spreader
US5594282A (en) * 1993-12-16 1997-01-14 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5891759A (en) * 1993-12-16 1999-04-06 Seiko Epson Corporation Method of making a multiple heat sink resin sealing type semiconductor device
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5777380A (en) * 1995-03-17 1998-07-07 Seiko Epson Corporation Resin sealing type semiconductor device having thin portions formed on the leads
US5834842A (en) * 1996-01-17 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, semiconductor module, and radiating fin
US5949138A (en) * 1996-10-31 1999-09-07 Texas Instruments Incorporated Heat spreader
US6924514B2 (en) 2002-02-19 2005-08-02 Nichia Corporation Light-emitting device and process for producing thereof
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2008545278A (ja) * 2005-06-30 2008-12-11 サンディスク コーポレイション 非対称なリードフレームコネクションを有するダイパッケージ
WO2012025448A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Elektrische schaltung mit zu kühlender schaltungskomponente, kühlkörper und verfahren zur abgedichteten einbettung einer elektrischen schaltung
WO2017122491A1 (ja) * 2016-01-14 2017-07-20 株式会社 村田製作所 半導体モジュール
JP6390803B2 (ja) * 2016-01-14 2018-09-19 株式会社村田製作所 半導体モジュール

Similar Documents

Publication Publication Date Title
JPS59207645A (ja) 半導体装置およびリ−ドフレ−ム
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
KR100372587B1 (ko) 반도체 장치
US6201294B1 (en) Ball grid array semiconductor package comprised of two lead frames
JP2000138317A (ja) 半導体装置及びその製造方法
JPS59207646A (ja) 半導体装置およびリ−ドフレ−ム
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP2908330B2 (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP3052899B2 (ja) 半導体装置
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
US20020005579A1 (en) Semiconductor apparatus and frame used for fabricating the same
JP2696122B2 (ja) 半導体装置
JPH10116936A (ja) 半導体パッケージ
JPH0563113A (ja) 樹脂封止型半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2970595B2 (ja) Ｂｇａ型半導体装置
JPS6020939Y2 (ja) 半導体装置パツケ−ジ用基板
JPH10150065A (ja) チップサイズパッケージ
JPS6217382B2 (ja)
JPS60200545A (ja) 実装基板
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2001156097A (ja) 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法