JPH0555409A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0555409A JPH0555409A JP3214903A JP21490391A JPH0555409A JP H0555409 A JPH0555409 A JP H0555409A JP 3214903 A JP3214903 A JP 3214903A JP 21490391 A JP21490391 A JP 21490391A JP H0555409 A JPH0555409 A JP H0555409A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- mounting portion
- element mounting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】半導体素子の放熱性を向上させ、高消費電力の
半導体素子の搭載を可能にし、また、基板への実装の
際、半導体装置への加熱により発生する樹脂クラックを
減少させる。 【構成】リードフレームのインナーリード１と半導体素
子搭載部２とが両面に接着剤３を有するフィルム４を介
して接着され、半導体素子搭載部２上で、かつ半導体素
子５が固着されている側を樹脂封止し、半導体素子搭載
部２の裏面を全面にわたって外部に露出させる。
半導体素子の搭載を可能にし、また、基板への実装の
際、半導体装置への加熱により発生する樹脂クラックを
減少させる。 【構成】リードフレームのインナーリード１と半導体素
子搭載部２とが両面に接着剤３を有するフィルム４を介
して接着され、半導体素子搭載部２上で、かつ半導体素
子５が固着されている側を樹脂封止し、半導体素子搭載
部２の裏面を全面にわたって外部に露出させる。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に半導体素子の放熱性の向上及び薄型化，多ピ
ン化に対応しうる樹脂封止型半導体装置に関する。
関し、特に半導体素子の放熱性の向上及び薄型化，多ピ
ン化に対応しうる樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来、半導体素子の熱放散性の向上を図
った樹脂封止型半導体装置は、図３に示すように、リー
ドフレームのインナーリード１と半導体素子搭載部２
が、電気絶縁性を有する接着剤３を両面にもつポリイミ
ド等のフィルム４を介して接着されており、さらに、こ
の半導体素子搭載部２上に半導体素子５を銀ペースト等
で固着した後、金線等のボンディングワイヤ６により、
半導体素子５の電極７とインナーリード１を電気的に接
続し、その後、トランスファーモールド法によりエポキ
シ等の樹脂８で樹脂封止されていた。
った樹脂封止型半導体装置は、図３に示すように、リー
ドフレームのインナーリード１と半導体素子搭載部２
が、電気絶縁性を有する接着剤３を両面にもつポリイミ
ド等のフィルム４を介して接着されており、さらに、こ
の半導体素子搭載部２上に半導体素子５を銀ペースト等
で固着した後、金線等のボンディングワイヤ６により、
半導体素子５の電極７とインナーリード１を電気的に接
続し、その後、トランスファーモールド法によりエポキ
シ等の樹脂８で樹脂封止されていた。
【０００３】この樹脂封止型半導体装置では、半導体素
子搭載部２とインナーリード１が接着剤３を介して接着
されているため、半導体素子５からの発熱を半導体素子
搭載部２からインナーリード１へ効果的に逃がすことが
でき、これ以前の樹脂封止型半導体装置では困難とされ
ていた消費電力２ワット程度の半導体素子の搭載を可能
にしている。
子搭載部２とインナーリード１が接着剤３を介して接着
されているため、半導体素子５からの発熱を半導体素子
搭載部２からインナーリード１へ効果的に逃がすことが
でき、これ以前の樹脂封止型半導体装置では困難とされ
ていた消費電力２ワット程度の半導体素子の搭載を可能
にしている。
【０００４】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置では、半導体素子の放熱効果を高める目的で
半導体素子搭載部とインナーリードが両面に接着剤を有
するフィルムを介して接着されているが、これら接着剤
やフィルムを間に介するため、金属間を熱が伝わる場
合、あるいは、直接外気に熱を放散する場合に比べて熱
放散性が劣るため、消費電力で２ワット以上の発熱量の
大きい半導体素子の搭載を困難にさせるという問題点が
あった。
半導体装置では、半導体素子の放熱効果を高める目的で
半導体素子搭載部とインナーリードが両面に接着剤を有
するフィルムを介して接着されているが、これら接着剤
やフィルムを間に介するため、金属間を熱が伝わる場
合、あるいは、直接外気に熱を放散する場合に比べて熱
放散性が劣るため、消費電力で２ワット以上の発熱量の
大きい半導体素子の搭載を困難にさせるという問題点が
あった。
【０００５】さらに、半導体装置をプリント基板に実装
する際、赤外線リフロー等を用いることが多いが、この
従来の半導体装置では、半導体素子搭載部の面積が大き
いため、半導体装置内部に浸入した水分がたまりやすく
リフロー加熱でこの水分が気化膨張し、樹脂クラックを
起こす原因となるという問題点もあった。
する際、赤外線リフロー等を用いることが多いが、この
従来の半導体装置では、半導体素子搭載部の面積が大き
いため、半導体装置内部に浸入した水分がたまりやすく
リフロー加熱でこの水分が気化膨張し、樹脂クラックを
起こす原因となるという問題点もあった。
【０００６】また、通常、リードフレームは、プレス加
工あるいはエッチング加工で製作されるが、安定したボ
ンディングが可能な範囲でインナーリードの微細化を行
った場合、現状でインナーリード先端ピッチが０．２２
ｍｍ程度が限界であるため、半導体素子の小型化が進む
につれ半導体素子とインナーリード先端の距離が長くな
っていくので、ボンディングワイヤを長尺化していく必
要があるが、この場合、樹脂封止時にボンディングワイ
ヤの変形等の問題を起こしやすく、特に、ワイヤ長が４
ｍｍを越えるようになると変形によりボンディングワイ
ヤ間で短絡を起こすという問題点があった。
工あるいはエッチング加工で製作されるが、安定したボ
ンディングが可能な範囲でインナーリードの微細化を行
った場合、現状でインナーリード先端ピッチが０．２２
ｍｍ程度が限界であるため、半導体素子の小型化が進む
につれ半導体素子とインナーリード先端の距離が長くな
っていくので、ボンディングワイヤを長尺化していく必
要があるが、この場合、樹脂封止時にボンディングワイ
ヤの変形等の問題を起こしやすく、特に、ワイヤ長が４
ｍｍを越えるようになると変形によりボンディングワイ
ヤ間で短絡を起こすという問題点があった。
【０００７】本発明の目的は、発熱量の大きい半導体素
子が搭載可能で、樹脂クラックの発生やボンディングワ
イヤ間での短絡のない樹脂封止型半導体装置を提供する
ことにある。
子が搭載可能で、樹脂クラックの発生やボンディングワ
イヤ間での短絡のない樹脂封止型半導体装置を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明は、半導体素子搭
載部に搭載した半導体素子を樹脂封止してなる樹脂封止
型半導体装置において、リードフレームのインナーリー
ドと前記半導体素子搭載部が電気絶縁性を有する接着剤
により接着され、かつ、前記半導体素子搭載部裏面の少
くとも一部が外部に露出している。さらに、半導体素子
の小型化に対応するために、両端に電極を有する配線が
設けられた絶縁フィルムが半導体素子搭載部上の半導体
素子とインナーリード間の領域に配置され一方の前記電
極が前記半導体素子の電極と他方の前記電極が前記イン
ナーリードにそれぞれボンディングワイヤで接続されて
いる。
載部に搭載した半導体素子を樹脂封止してなる樹脂封止
型半導体装置において、リードフレームのインナーリー
ドと前記半導体素子搭載部が電気絶縁性を有する接着剤
により接着され、かつ、前記半導体素子搭載部裏面の少
くとも一部が外部に露出している。さらに、半導体素子
の小型化に対応するために、両端に電極を有する配線が
設けられた絶縁フィルムが半導体素子搭載部上の半導体
素子とインナーリード間の領域に配置され一方の前記電
極が前記半導体素子の電極と他方の前記電極が前記イン
ナーリードにそれぞれボンディングワイヤで接続されて
いる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１（ａ），（ｂ）は本発明の第１の実施
例の一部切欠き平面図及びその断面図である。
例の一部切欠き平面図及びその断面図である。
【００１１】第１の実施例は、図１（ａ），（ｂ）に示
すように、リードフレームのインナーリード１と半導体
素子搭載部２とが、電気絶縁性を有する接着剤３を両面
に有するポリイミド等のフィルム４を介して接着され、
半導体素子搭載部２の裏面が全面にわたって外部に露出
する構造となっている。半導体素子５は、半導体素子搭
載部２に銀ペースト等で固着され、半導体素子５の電極
７とインナーリード１が金線等のボンディングワイヤ６
で接続されている。さらに、半導体素子搭載部２上で、
かつ、半導体素子５が固着されている側を、トランスフ
ァーモールド法あるいは、樹脂ポッティング等により、
エポキシ等の樹脂８で樹脂封止する。
すように、リードフレームのインナーリード１と半導体
素子搭載部２とが、電気絶縁性を有する接着剤３を両面
に有するポリイミド等のフィルム４を介して接着され、
半導体素子搭載部２の裏面が全面にわたって外部に露出
する構造となっている。半導体素子５は、半導体素子搭
載部２に銀ペースト等で固着され、半導体素子５の電極
７とインナーリード１が金線等のボンディングワイヤ６
で接続されている。さらに、半導体素子搭載部２上で、
かつ、半導体素子５が固着されている側を、トランスフ
ァーモールド法あるいは、樹脂ポッティング等により、
エポキシ等の樹脂８で樹脂封止する。
【００１２】本実施例では、半導体素子５の放熱に関し
て、半導体素子搭載部２からインナーリード１へ熱を逃
がすだけでなく、半導体素子搭載部２の裏面全面が外部
に露出する構造を有しているため、半導体素子５からの
発熱を半導体素子搭載部２から外部へ直接放散すること
が可能になり、３〜４ワット程度の高消費電力型の半導
体素子への対応を可能にしている。
て、半導体素子搭載部２からインナーリード１へ熱を逃
がすだけでなく、半導体素子搭載部２の裏面全面が外部
に露出する構造を有しているため、半導体素子５からの
発熱を半導体素子搭載部２から外部へ直接放散すること
が可能になり、３〜４ワット程度の高消費電力型の半導
体素子への対応を可能にしている。
【００１３】また、半導体素子搭載部２の裏面全面が露
出しているため、赤外線リフロー等によりプリント基板
に半導体装置を実装する際、半導体素子搭載部２の裏面
でリフローによる加熱を反射し半導体装置自体に加わる
熱を少なくするため、樹脂８内部に浸入した水分の膨張
による樹脂クラックの発生を大幅に減少させることが可
能になっている。
出しているため、赤外線リフロー等によりプリント基板
に半導体装置を実装する際、半導体素子搭載部２の裏面
でリフローによる加熱を反射し半導体装置自体に加わる
熱を少なくするため、樹脂８内部に浸入した水分の膨張
による樹脂クラックの発生を大幅に減少させることが可
能になっている。
【００１４】図２（ａ），（ｂ）は本発明の第２の実施
例の一部切欠き平面図及びその断面図である。
例の一部切欠き平面図及びその断面図である。
【００１５】第２の実施例は、図２（ａ），（ｂ）に示
すように、半導体素子搭載部２上で、かつ、インナーリ
ード１の先端と半導体素子５の間の領域に両端に電極
９，１０を有し、かつ、スパッタリングや無電解めっき
で形成された配線１１が設けられたポリイミド等の絶縁
フィルム１２が接着剤１３により接着されている。さら
に、半導体素子５の電極７と配線１１の一方の電極９，
配線１１の他方の電極１０とインナーリード１とが、そ
れぞれ金線等のボンディングワイヤ６で接続されてい
る。
すように、半導体素子搭載部２上で、かつ、インナーリ
ード１の先端と半導体素子５の間の領域に両端に電極
９，１０を有し、かつ、スパッタリングや無電解めっき
で形成された配線１１が設けられたポリイミド等の絶縁
フィルム１２が接着剤１３により接着されている。さら
に、半導体素子５の電極７と配線１１の一方の電極９，
配線１１の他方の電極１０とインナーリード１とが、そ
れぞれ金線等のボンディングワイヤ６で接続されてい
る。
【００１６】フィルム１２上の配線１１は、めっき等で
形成されているため、リードフレームのエッチング加工
に比べて、より微細加工ができ、先端ピッチで０．１５
ｍｍ程度が可能である。
形成されているため、リードフレームのエッチング加工
に比べて、より微細加工ができ、先端ピッチで０．１５
ｍｍ程度が可能である。
【００１７】このため、半導体素子５の小型化が進んで
も、配線１１の電極９と半導体素子５の電極７の距離を
短くすることができ、ボンディングワイヤ６の長尺化の
必要がなくなるため安定した樹脂封止を行うことができ
る。
も、配線１１の電極９と半導体素子５の電極７の距離を
短くすることができ、ボンディングワイヤ６の長尺化の
必要がなくなるため安定した樹脂封止を行うことができ
る。
【００１８】以上、半導体素子搭載部裏面が全面にわた
って外部に露出している例について説明したが半導体素
子搭載部の一部が外部に露出する構造であっても放熱の
効果は得られる。
って外部に露出している例について説明したが半導体素
子搭載部の一部が外部に露出する構造であっても放熱の
効果は得られる。
【００１９】
【発明の効果】以上説明したように本発明は、半導体素
子搭載部とインナーリードとが両面に接着剤を有するフ
ィルムを介して接着されている上、半導体素子搭載部裏
面の少くとも一部が外部に露出する構造を有するため、
半導体素子の熱放散性が高く、従来例では困難とされて
いた３〜４ワットの高消費電力の半導体素子の搭載を可
能にするという効果を有する。
子搭載部とインナーリードとが両面に接着剤を有するフ
ィルムを介して接着されている上、半導体素子搭載部裏
面の少くとも一部が外部に露出する構造を有するため、
半導体素子の熱放散性が高く、従来例では困難とされて
いた３〜４ワットの高消費電力の半導体素子の搭載を可
能にするという効果を有する。
【００２０】さらに、半導体素子搭載部裏面が外部に露
出した構造をもつことにより、プリント基板への実装の
際、赤外線リフロー装置等からの加熱を反射し、半導体
装置自体への加熱を少なくすることができるので、樹脂
内部に浸入した水分の気化膨張による樹脂クラックの発
生を大幅に減少させる効果を有する。
出した構造をもつことにより、プリント基板への実装の
際、赤外線リフロー装置等からの加熱を反射し、半導体
装置自体への加熱を少なくすることができるので、樹脂
内部に浸入した水分の気化膨張による樹脂クラックの発
生を大幅に減少させる効果を有する。
【００２１】また、めっき等で形成された配線を有する
絶縁フィルムを半導体素子とインナーリードとの間に介
し電気的接続を行っているため、リードフレームのエッ
チング加工に比べて、より微細な加工ができ配線パター
ン先端ピッチで０．１５ｍｍが可能となる。このため、
半導体素子の小型化が進んでも配線パターンの電極と半
導体素子の間の距離を短くすることができ、ボンディン
グワイヤを長尺化する必要がなくなるため、安定した樹
脂封止を行うことができるという効果を有する。
絶縁フィルムを半導体素子とインナーリードとの間に介
し電気的接続を行っているため、リードフレームのエッ
チング加工に比べて、より微細な加工ができ配線パター
ン先端ピッチで０．１５ｍｍが可能となる。このため、
半導体素子の小型化が進んでも配線パターンの電極と半
導体素子の間の距離を短くすることができ、ボンディン
グワイヤを長尺化する必要がなくなるため、安定した樹
脂封止を行うことができるという効果を有する。
【図１】本発明の第１の実施例の一部切欠き平面図及び
その断面図である。
その断面図である。
【図２】本発明の第２の実施例の一部切欠き平面図及び
その断面図である。
その断面図である。
【図３】従来の樹脂封止型半導体装置の一例の一部切欠
き平面図及びその断面図である。
き平面図及びその断面図である。
１ インナーリード ２ 半導体素子搭載部 ３ 接着剤 ４，１２ フィルム ５ 半導体素子 ６ ボンディングワイヤ ７，９，１０ 電極 ８ 樹脂 １１ 配線 １３ 接着剤
Claims (2)
- 【請求項１】 半導体素子搭載部に搭載した半導体素子
を樹脂封止してなる樹脂封止型半導体装置において、リ
ードフレームのインナーリードと前記半導体素子搭載部
が電気絶縁性を有する接着剤により接着され、かつ、前
記半導体素子搭載部裏面の少くとも一部が外部に露出し
ていることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 両端に電極を有する配線が設けられた絶
縁フィルムが半導体素子搭載部上の半導体素子とインナ
ーリード間の領域に配置され一方の前記電極が前記半導
体素子の電極と他方の前記電極が前記インナーリードに
それぞれボンディングワイヤで接続されていることを特
徴とする請求項１記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214903A JPH0555409A (ja) | 1991-08-27 | 1991-08-27 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214903A JPH0555409A (ja) | 1991-08-27 | 1991-08-27 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555409A true JPH0555409A (ja) | 1993-03-05 |
Family
ID=16663475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214903A Pending JPH0555409A (ja) | 1991-08-27 | 1991-08-27 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555409A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0881677A1 (en) * | 1996-02-15 | 1998-12-02 | Nitto Denko Corporation | Semiconductor device and multilayered lead frame used for the same |
| US7078788B2 (en) | 2000-08-16 | 2006-07-18 | Intel Corporation | Microelectronic substrates with integrated devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207645A (ja) * | 1983-05-11 | 1984-11-24 | Toshiba Corp | 半導体装置およびリ−ドフレ−ム |
| JPH03132063A (ja) * | 1989-10-18 | 1991-06-05 | Dainippon Printing Co Ltd | リードフレーム |
-
1991
- 1991-08-27 JP JP3214903A patent/JPH0555409A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207645A (ja) * | 1983-05-11 | 1984-11-24 | Toshiba Corp | 半導体装置およびリ−ドフレ−ム |
| JPH03132063A (ja) * | 1989-10-18 | 1991-06-05 | Dainippon Printing Co Ltd | リードフレーム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0881677A1 (en) * | 1996-02-15 | 1998-12-02 | Nitto Denko Corporation | Semiconductor device and multilayered lead frame used for the same |
| EP0881677A4 (en) * | 1996-02-15 | 2001-01-31 | Nitto Denko Corp | SEMICONDUCTOR ARRANGEMENT AND MULTILAYERED LADDER FRAME THEREFOR |
| US7078788B2 (en) | 2000-08-16 | 2006-07-18 | Intel Corporation | Microelectronic substrates with integrated devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH05275580A (ja) | 半導体装置 | |
| JPH10173095A (ja) | プラスチックピングリッドアレイパッケージ | |
| JPH0555409A (ja) | 樹脂封止型半導体装置 | |
| JPH0922970A (ja) | 電子部品 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP3321006B2 (ja) | 半導体装置 | |
| JP2932772B2 (ja) | 混成集積回路装置 | |
| JPS6329413B2 (ja) | ||
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
| JP2001210769A (ja) | 半導体装置 | |
| JPH0685102A (ja) | 半導体集積回路装置 | |
| KR20000001487A (ko) | 고열방출 특성을 갖는 비지에이 패키지 | |
| JPH0595078A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971007 |