JPS63200554A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63200554A
JPS63200554A JP62033954A JP3395487A JPS63200554A JP S63200554 A JPS63200554 A JP S63200554A JP 62033954 A JP62033954 A JP 62033954A JP 3395487 A JP3395487 A JP 3395487A JP S63200554 A JPS63200554 A JP S63200554A
Authority
JP
Japan
Prior art keywords
frame
pellet
lead
leads
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62033954A
Other languages
English (en)
Inventor
Kei Shiratori
白鳥　慶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62033954A priority Critical patent/JPS63200554A/ja
Publication of JPS63200554A publication Critical patent/JPS63200554A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームを用いて外部リード付は組立
を行なった半導体装置に関する。
〔従来の技術〕
第３図に、従来の半導体装置の外部リード付は組立に用
いるリードフレームの平面図を示す。図において、半導
体ペレット搭載部１１の周囲に、複数のり−ド１２の先
端部が集るように配置されたリードフレームの、前記ペ
レット搭載部１１の上にペレット搭載部 ード１２の間を金属細線で接続の後、例えば樹脂封止な
どで外装上節し、さらにリードフレ−ムの外枠などを切
シ落しで各リード全それぞれ分離させ、さらに必要に応
じリード曲げ、成形などを行って半導体装置を完成させ
ていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、ペレットヲ実装し、ペレ
ット上の電極と、リードを金属細線にて、ポンディング
する際に、金属細線の交差等の作業は非常に困難である
ため、ボンディング方向に大きな制限をきたしてしまう
という欠点がある。
〔問題点全解決するための手段〕
本発明の半導体装置は、リードフレーム内ペレット搭載
部の周囲を取シ囲む様な枠体を有し、この枠体と、前記
リードフレームの所定のリードとが一体化しているリー
ドフレームを使用して外部リード付は組立を行っている
。
〔実施例〕
つぎに本発明を実施例によシ説明する。
第１図は本発明の一実施例に係る、外装、例えば樹脂封
止する前の半導体装置の部分平面図である。第１図にお
いて、リードフレームの半導体ペレット搭載部１の上に
半導体ペレット２が搭載されている。リードフレームは
さらに、ペレット搭載部１の周囲を取囲む枠板３會有し
、枠板３の外周を囲むように多数のリード４の先端が配
置されている。多数のリードのうち、リード４Ｅは接地
用であって、枠板３と一体につながっておシ、互いに対
向する位置からそれぞれ反対方向に外方に引出されてい
る。しかし、ペレット２上の四角の各隅の部にある４つ
の電極のうちの一対の対角位置にある電極からは最も近
いリード４との間に金属＃ｄ５で直接接続され、他の一
対の対角位置の電極には２本の金属細線５Ｅの一端を共
通に接続し、その他端をハの字形に二つに分けて枠板３
の手近な部分に接続している。
このように、枠板３を有するため、ベレ・ソトの電極と
接続相手のリードの位置関係の制限が除かれて、これら
の間を最短の金属細線で接続できるので、寄生リードイ
ンダクタンスを小さくできる。
第２図は本発明の第２の実施例に係る組立途中の外装前
の平面図である。第２図においては、半導体ペレット２
が搭載されたリードフレームのペレット搭載部１とその
外側金回む枠板３との間を、周辺にわたって、１０本の
金属細線６で最短距離で接続し、ペレット２の裏面電極
を枠板３會介し低い熱抵抗および低いインピーダンスで
接地用外部リード４Ｅに取出している。また、ペレット
上の四つの電極は、枠板３の上を越えて手近なり一ド４
と最短距離で直線的に金属細線５により接続されている
。本例は、第１図の例に比べ、ペレットの裏面電極から
の放熱がよく、消費電力の大きな半導体装置に有利であ
る。
〔発明の効果〕
以上、説明したように、本発明はリードフレームのペレ
ット搭載部の周囲を囲む枠板を有し、この枠板と、任意
のリードとが一体化されておシ、ペレット搭載部に搭載
した半導体ペレット上の電極と枠板の外側に配置したリ
ードフレームのＩＪ　−ドとの間の金属細線のボンディ
ングに際し、ボンディング方向の制約が除かれ、また、
リードインダクタンスを小さくシ、高周波特性の改善が
図れる効果がある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明の一実施例および
第２の実施例に係る半導体装置の組立途中の外装前の平
面図、第３図は従来の半導体装置リード付は組立に用い
るリードフレームの部分平面図である。 １．１１・・・・・・リードフレームのペレット搭載部
、２・・・・・・半導体ペレット、３・・・・・・枠板
、４・・・・・・ＩＪ−ド、４Ｅ・・・・・・接地リー
ド、５，６・・・・・・金属細線、５Ｅ・・・・・・接
地電極用金属細線。

Claims (1)

    【特許請求の範囲】
  1. リードフレームのペレット搭載部にペレットを搭載し、
    前記ペレット上の電極とリードフレームのリードとの間
    を金属細線で接続し、外装を施してなる半導体装置にお
    いて、前記リードフレームはさらにそのペレット搭載部
    の周囲をとり囲む枠板を有し、かつ、この枠板と前記リ
    ードのうちの少くとも一つのリードは一体的につながっ
    ていることを特徴とする半導体装置。
JP62033954A 1987-02-16 1987-02-16 半導体装置 Pending JPS63200554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62033954A JPS63200554A (ja) 1987-02-16 1987-02-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62033954A JPS63200554A (ja) 1987-02-16 1987-02-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS63200554A true JPS63200554A (ja) 1988-08-18

Family

ID=12400886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62033954A Pending JPS63200554A (ja) 1987-02-16 1987-02-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS63200554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal

Similar Documents

Publication Publication Date Title
US6339252B1 (en) Electronic device package and leadframe
JPH05275606A (ja) リード・オン・チップ半導体素子およびその製造方法
JP3344552B2 (ja) 圧接型半導体装置
JPH04216661A (ja) 集積回路パッケージアセンブリ
JPS63200554A (ja) 半導体装置
JPS628534A (ja) 半導体実装構造
US6329707B1 (en) Twin transistor device with improved collector-base isolation
JPH01272144A (ja) 半導体装置とその組立方法
JPH0521694A (ja) 半導体装置
JP2555522Y2 (ja) 樹脂封止型半導体装置
JPH0519958Y2 (ja)
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPH0621319A (ja) 半導体装置用リードフレーム
JPS6344994Y2 (ja)
JP3180869B2 (ja) 加圧接触形半導体装置
JP2906753B2 (ja) リードフレーム
JP2514430Y2 (ja) ハイブリッドｉｃ
JPH04147658A (ja) 半導体装置
JPS60101938A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH04134853A (ja) 半導体装置用リードフレーム
JPH0510367Y2 (ja)
JPH0462942A (ja) 半導体装置
JPH0298166A (ja) 半導体用パッケージ
JPS6333851A (ja) Ｉｃパツケ−ジ