JPH0521694A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0521694A JPH0521694A JP17087891A JP17087891A JPH0521694A JP H0521694 A JPH0521694 A JP H0521694A JP 17087891 A JP17087891 A JP 17087891A JP 17087891 A JP17087891 A JP 17087891A JP H0521694 A JPH0521694 A JP H0521694A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
Abstract
(57)【要約】
【目的】 ピン数が少なくて済む小型パッケージで、か
つ電気的特性の優れた樹脂封止型の半導体装置を得る。 【構成】 半導体チップ１の周囲でチップ側電極とワイ
ヤ接続される多数のリード４等を、樹脂封止してパッケ
ージ本体６内に内設する。リードの一部をチップ上に延
設させて積層することで、接地、電源電極と接続される
接地用リード８、電源用リード９となる導体板１１，１
２；１３を設ける。
つ電気的特性の優れた樹脂封止型の半導体装置を得る。 【構成】 半導体チップ１の周囲でチップ側電極とワイ
ヤ接続される多数のリード４等を、樹脂封止してパッケ
ージ本体６内に内設する。リードの一部をチップ上に延
設させて積層することで、接地、電源電極と接続される
接地用リード８、電源用リード９となる導体板１１，１
２；１３を設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体チップ（半導体素子）等を樹脂封止する樹脂封止
型の半導体装置の改良に関する。
半導体チップ（半導体素子）等を樹脂封止する樹脂封止
型の半導体装置の改良に関する。
【０００２】
【従来の技術】図７は従来の半導体装置の概略構成を示
すものであり、図において符号１で示す半導体チップ
は、その周縁部に多数の電極２を有し、ダイパッド３上
に搭載されている。４は半導体チップ１の周囲に配置さ
れた多数本の内部リードで、これらの内部リード４と前
記半導体チップ１の各電極２とが、たとえばＡｌ線等に
よるワイヤ（金属細線）５によって接続されている。そ
して、上述した半導体チップ１や内部リード４等の各部
材は、リード４の外方端部分を残して封止樹脂で封止さ
れ、パッケージ本体６が形成されている。なお、図７で
は、このパッケージ本体６として、その輪郭のみを示し
ている。
すものであり、図において符号１で示す半導体チップ
は、その周縁部に多数の電極２を有し、ダイパッド３上
に搭載されている。４は半導体チップ１の周囲に配置さ
れた多数本の内部リードで、これらの内部リード４と前
記半導体チップ１の各電極２とが、たとえばＡｌ線等に
よるワイヤ（金属細線）５によって接続されている。そ
して、上述した半導体チップ１や内部リード４等の各部
材は、リード４の外方端部分を残して封止樹脂で封止さ
れ、パッケージ本体６が形成されている。なお、図７で
は、このパッケージ本体６として、その輪郭のみを示し
ている。
【０００３】
【発明が解決しようとする課題】ところで、上述したよ
うな構造による従来の半導体装置にあっては、内部リー
ド４の数を増加させると、パッケージ本体６のサイズが
大きくなるため、該本体６内でのリード４の長さが長
く、しかも細くなる。このため、上述したリード４のう
ち、接地用リードや電源用リードでのインダクタンスが
大きくなり、高速動作時にスイッチング雑音が発生し、
誤動作を生じるという問題を生じてしまうものであっ
た。
うな構造による従来の半導体装置にあっては、内部リー
ド４の数を増加させると、パッケージ本体６のサイズが
大きくなるため、該本体６内でのリード４の長さが長
く、しかも細くなる。このため、上述したリード４のう
ち、接地用リードや電源用リードでのインダクタンスが
大きくなり、高速動作時にスイッチング雑音が発生し、
誤動作を生じるという問題を生じてしまうものであっ
た。
【０００４】また、ゲートアレイ等の半導体装置にあっ
ては、雑音を防止するために、チップ内の電極の１０〜
３０％が、電源、接地電極で占められており、これらを
外部接続するためのピン数を増加させることが必要で、
その結果としてパッケージサイズが大きくなるという問
題を生じてしまうもので、このような問題点にも配慮す
ることが望まれる。
ては、雑音を防止するために、チップ内の電極の１０〜
３０％が、電源、接地電極で占められており、これらを
外部接続するためのピン数を増加させることが必要で、
その結果としてパッケージサイズが大きくなるという問
題を生じてしまうもので、このような問題点にも配慮す
ることが望まれる。
【０００５】本発明はこのような事情に鑑みてなされた
ものであり、ピン数の少ない小型パッケージで、しかも
電気特性やコスト面で優れてなる半導体装置を得ること
を目的としている。
ものであり、ピン数の少ない小型パッケージで、しかも
電気特性やコスト面で優れてなる半導体装置を得ること
を目的としている。
【０００６】
【課題を解決するための手段】このような要請に応える
ために本発明に係る半導体装置は、半導体チップとその
周囲に並設されて該チップ側の電極とワイヤ接続される
多数のリードとを樹脂封止してパッケージ本体内に内設
してなる半導体装置であって、上述したリードの一部
を、該半導体チップ上に延設させて絶縁材を介して積層
されかつ該チップ側の接地、電源電極等とワイヤ接続さ
れて接地用リード、電源用リードとなる導体板を設けた
ものである。
ために本発明に係る半導体装置は、半導体チップとその
周囲に並設されて該チップ側の電極とワイヤ接続される
多数のリードとを樹脂封止してパッケージ本体内に内設
してなる半導体装置であって、上述したリードの一部
を、該半導体チップ上に延設させて絶縁材を介して積層
されかつ該チップ側の接地、電源電極等とワイヤ接続さ
れて接地用リード、電源用リードとなる導体板を設けた
ものである。
【０００７】
【作用】本発明によれば、半導体チップ上に、大きな断
面積を確保し得る電源用リードや接地用リードを形成し
ていることから、半導体装置の電源系を低インダクタン
スとすることができ、その電気的特性が改善されるとと
もに、パッケージ本体外に導出させる電源用リードを少
なくすることができ、これにより該パッケージ本体のサ
イズを小型とすることが可能となる。
面積を確保し得る電源用リードや接地用リードを形成し
ていることから、半導体装置の電源系を低インダクタン
スとすることができ、その電気的特性が改善されるとと
もに、パッケージ本体外に導出させる電源用リードを少
なくすることができ、これにより該パッケージ本体のサ
イズを小型とすることが可能となる。
【０００８】
【実施例】図１および図２は本発明に係る半導体装置の
一実施例を示すものであり、これらの図において、上述
した図７と同一または相当する部分には同一番号を付し
て説明は省略する。これらの図において、半導体チップ
（半導体素子）１の周囲に配置されたとえばＣｕ材から
なるリードフレームによって形成される多数のリード
は、前述した通常の端子電極接続用の内部リード４を始
め、接地用リード８、電源用リード９、信号用リード１
０等によって構成されている。
一実施例を示すものであり、これらの図において、上述
した図７と同一または相当する部分には同一番号を付し
て説明は省略する。これらの図において、半導体チップ
（半導体素子）１の周囲に配置されたとえばＣｕ材から
なるリードフレームによって形成される多数のリード
は、前述した通常の端子電極接続用の内部リード４を始
め、接地用リード８、電源用リード９、信号用リード１
０等によって構成されている。
【０００９】そして、本実施例では、このようなリード
のうち、上述した接地用リード８および電源用リード９
を、半導体チップ１の上面まで延ばして積層し、テープ
状絶縁材７を介して設けることで、接地用導体板１１と
電源用導体板１２とを形成するようにしている。また、
これらの導体板１１，１２には、半導体チップ１の上の
接地電極および電源電極がワイヤ５を介して接続されて
いる。
のうち、上述した接地用リード８および電源用リード９
を、半導体チップ１の上面まで延ばして積層し、テープ
状絶縁材７を介して設けることで、接地用導体板１１と
電源用導体板１２とを形成するようにしている。また、
これらの導体板１１，１２には、半導体チップ１の上の
接地電極および電源電極がワイヤ５を介して接続されて
いる。
【００１０】このような構成によれば、半導体チップ１
上に積層されその接地、電源電極等とワイヤ接続される
接地用リード８、電源用リード９となる導体板１１，１
２を設けているので、簡単な構成にもかかわらず、樹脂
封止型のパッケージ本体６の外部に導出するリード数が
少なくなり、パッケージサイズを小型化することができ
る。すなわち、半導体チップ１上に、大きな断面積を確
保し得る導体板１１，１２によって電源用リード９や接
地用リード８を形成していることから、パッケージ本体
６外に導出させる電源用リード９を少なくすることがで
き、これにより該パッケージ本体６のサイズが小型とな
る。
上に積層されその接地、電源電極等とワイヤ接続される
接地用リード８、電源用リード９となる導体板１１，１
２を設けているので、簡単な構成にもかかわらず、樹脂
封止型のパッケージ本体６の外部に導出するリード数が
少なくなり、パッケージサイズを小型化することができ
る。すなわち、半導体チップ１上に、大きな断面積を確
保し得る導体板１１，１２によって電源用リード９や接
地用リード８を形成していることから、パッケージ本体
６外に導出させる電源用リード９を少なくすることがで
き、これにより該パッケージ本体６のサイズが小型とな
る。
【００１１】また、上述した構成では、パッケージサイ
ズを小型化することで、リードでのインダクタンスを小
さくすることが可能で、高速動作時にあっても、スイッ
チング雑音等に起因する誤動作が生じ難くなり、電気的
特性を向上させ得るという利点もある。
ズを小型化することで、リードでのインダクタンスを小
さくすることが可能で、高速動作時にあっても、スイッ
チング雑音等に起因する誤動作が生じ難くなり、電気的
特性を向上させ得るという利点もある。
【００１２】なお、上記実施例では、導体板１１，１２
を接地用と電源用とに分けたが、図３および図４に示し
たように、接地用または電源用としての導体板１３を設
けるようにしてもよい。
を接地用と電源用とに分けたが、図３および図４に示し
たように、接地用または電源用としての導体板１３を設
けるようにしてもよい。
【００１３】また、半導体チップ１の集積度が増大化す
ると、発熱量が大きくなるため、放熱性を改善する必要
がある。このためには、図５および図６に示したよう
に、前述した実施例における半導体チップ１の裏面にＣ
ｕ板からなる放熱板１４を取付けるようにしてもよい。
このようにすれば、発熱量の大きい半導体チップ１を有
する半導体装置への適用が可能となる。
ると、発熱量が大きくなるため、放熱性を改善する必要
がある。このためには、図５および図６に示したよう
に、前述した実施例における半導体チップ１の裏面にＣ
ｕ板からなる放熱板１４を取付けるようにしてもよい。
このようにすれば、発熱量の大きい半導体チップ１を有
する半導体装置への適用が可能となる。
【００１４】なお、本発明は上述した実施例構造には限
定されず、樹脂封止型の半導体装置各部の形状、構造等
を適宜変形、変更し得るものであり、上述した以外に
も、種々の変形例が考えられよう。
定されず、樹脂封止型の半導体装置各部の形状、構造等
を適宜変形、変更し得るものであり、上述した以外に
も、種々の変形例が考えられよう。
【００１５】
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、パッケージ本体から外部に導出されるリ
ードの一部を、半導体チップ上に延設させて絶縁材を介
して積層しかつチップ側の接地、電源電極等とワイヤ接
続することで接地用リード、電源用リードとなる導体板
を設けるようにしたので、簡単な構成にもかかわらず、
樹脂封止型のパッケージ本体の外部に導出するリード数
が少なくなり、パッケージサイズを小型化することがで
きる。
装置によれば、パッケージ本体から外部に導出されるリ
ードの一部を、半導体チップ上に延設させて絶縁材を介
して積層しかつチップ側の接地、電源電極等とワイヤ接
続することで接地用リード、電源用リードとなる導体板
を設けるようにしたので、簡単な構成にもかかわらず、
樹脂封止型のパッケージ本体の外部に導出するリード数
が少なくなり、パッケージサイズを小型化することがで
きる。
【００１６】また、本発明によれば、パッケージを小型
化することで、リードインダクタンスが小さくすること
が可能で、高速動作時にも誤動作が生じ難くなり、電気
的特性を向上させ得るという利点がある。
化することで、リードインダクタンスが小さくすること
が可能で、高速動作時にも誤動作が生じ難くなり、電気
的特性を向上させ得るという利点がある。
【図１】本発明に係る半導体装置の一実施例を示す半導
体パッケージの透視平面図である。
体パッケージの透視平面図である。
【図２】図１に示した半導体パッケージの概略断面図で
ある。
ある。
【図３】本発明に係る半導体装置の別の実施例を示す半
導体パッケージの透視平面図である。
導体パッケージの透視平面図である。
【図４】図３に示した半導体パッケージの概略断面図で
ある。
ある。
【図５】本発明に係る半導体装置の他の実施例を示す半
導体パッケージの透視平面図である。
導体パッケージの透視平面図である。
【図６】図５に示した半導体パッケージの概略断面図で
ある。
ある。
【図７】従来の半導体装置を示す半導体パッケージの透
視平面図である。
視平面図である。
１ 半導体チップ（半導体素子）
２ 電極
３ ダイパッド
４ 内部リード
５ ワイヤ
６ パッケージ本体
７ テープ状絶縁材
８ 接地用リード
９ 電源用リード
１０ 信号用リード
１１ 接地用導体板
１２ 電源用導体板
１３ 接地用または電源用導体板
１４ 放熱板
Claims (4)
- 【請求項１】 電源、接地電極を含む多数の電極を有す
る半導体チップと、この半導体チップの周辺に配置され
てその内方端が前記電極にワイヤを介して接続された状
態で外方端が装置外に導出される複数のリードと、これ
らリードの一部がチップ上に延びて前記チップ上に絶縁
材を介して積層されるとともに該チップ側の電極とワイ
ヤによって接続される導体板と、これらを樹脂封止する
パッケージ本体とを備えてなることを特徴とする半導体
装置。 - 【請求項２】 導体板は、半導体チップ上での接地電極
または電源電極に接続されることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 導体板を、接地電極に接続される接地用
導体板と、電源電極に接続される電源用導体板とから構
成したことを特徴とする請求項１または請求項２記載の
半導体装置。 - 【請求項４】 半導体チップの裏面に、放熱板を設けた
ことを特徴とする請求項１、請求項２または請求項３記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17087891A JPH0521694A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17087891A JPH0521694A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521694A true JPH0521694A (ja) | 1993-01-29 |
Family
ID=15912991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17087891A Pending JPH0521694A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521694A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134992A (ja) * | 1994-08-30 | 1997-05-20 | Anam Ind Co Inc | 半導体リードフレーム |
| WO1998001907A1 (en) * | 1996-07-03 | 1998-01-15 | Seiko Epson Corporation | Resin-encapsulated semiconductor device and method of manufacturing the same |
| US6016003A (en) * | 1996-10-29 | 2000-01-18 | Nec Corporation | Chip-lead interconnection structure in a semiconductor device |
| JP2011159661A (ja) * | 2010-01-29 | 2011-08-18 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
-
1991
- 1991-07-11 JP JP17087891A patent/JPH0521694A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134992A (ja) * | 1994-08-30 | 1997-05-20 | Anam Ind Co Inc | 半導体リードフレーム |
| WO1998001907A1 (en) * | 1996-07-03 | 1998-01-15 | Seiko Epson Corporation | Resin-encapsulated semiconductor device and method of manufacturing the same |
| US6133623A (en) * | 1996-07-03 | 2000-10-17 | Seiko Epson Corporation | Resin sealing type semiconductor device that includes a plurality of leads and method of making the same |
| CN1132244C (zh) * | 1996-07-03 | 2003-12-24 | 精工爱普生株式会社 | 树脂封装型半导体装置及其制造方法 |
| US6016003A (en) * | 1996-10-29 | 2000-01-18 | Nec Corporation | Chip-lead interconnection structure in a semiconductor device |
| JP2011159661A (ja) * | 2010-01-29 | 2011-08-18 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8664776B2 (en) | 2010-01-29 | 2014-03-04 | Renesas Electronics Corporation | Interconnection tape providing a serial electrode pad connection in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518569B2 (ja) | 半導体装置 | |
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| US5929514A (en) | Thermally enhanced lead-under-paddle I.C. leadframe | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| US20040262724A1 (en) | [quad flat no-lead chip carrier] | |
| JP2744685B2 (ja) | 半導体装置 | |
| KR20010035579A (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| JPH04307943A (ja) | 半導体装置 | |
| US6329710B1 (en) | Integrated circuit package electrical enhancement | |
| KR19980033282A (ko) | 반도체 장치에서 칩-리드 상호 접속 구조 | |
| JPH0521694A (ja) | 半導体装置 | |
| JPH0521698A (ja) | 半導体装置 | |
| JPH07312404A (ja) | 樹脂封止型半導体装置 | |
| KR100635386B1 (ko) | 고속 신호 처리가 가능한 반도체 칩 패키지 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| JP2606571B2 (ja) | 半導体装置 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP3180869B2 (ja) | 加圧接触形半導体装置 | |
| JPH0631157U (ja) | Ｌｓｉリードフレーム | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH0851181A (ja) | 樹脂封止型半導体装置 | |
| JPH04372158A (ja) | 半導体装置 | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH08222683A (ja) | 半導体装置用リードフレームおよび半導体装置 |