JPH04372158A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04372158A
JPH04372158A JP15024991A JP15024991A JPH04372158A JP H04372158 A JPH04372158 A JP H04372158A JP 15024991 A JP15024991 A JP 15024991A JP 15024991 A JP15024991 A JP 15024991A JP H04372158 A JPH04372158 A JP H04372158A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
lead frame
conductor plate
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15024991A
Other languages
English (en)
Inventor
Hiroaki Hiratada
平忠　浩明
Kazunari Michii
一成 道井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15024991A priority Critical patent/JPH04372158A/ja
Publication of JPH04372158A publication Critical patent/JPH04372158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に半導体素子の電極とリードフレームに関するものであ
る。
【０００２】
【従来の技術】図５，図６はこの種の従来の半導体装置
を示し、図５はその平面透視図を図６は側面断面図を示
したものである。図において、１は半導体素子、２は半
導体素子１の周縁部に設けられた電極、３は半導体素子
１が搭載されるダイパッド、４は電極２より外周側に配
置されインナリード４ａおよびアウタリード４ｂでなる
外部引出し用リードフレーム、５は電極２とインナリー
ド４ａを接続する例えばＡｕ線などの金属細線をもちい
た接続線、６はこれら１〜３，４ａ，５を樹脂で封止す
るパッケージ本体である。
【０００３】このように構成された半導体装置は半導体
素子１の電極２に接続されるリードフレーム４の本数が
増加すると許容間隔が制限されている関係でパッケージ
本体６を大きく広げる必要があると同時にリードフレー
ム４も細く長く成形されたものになる。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように形成されているので、接地用及び電源用とな
るリードフレームも前述のとおり長くかつ、細くなる。 そのため上記両リードフレームのインダクタンスが大き
くなり高速動作時にスイッチング雑音が発生し誤動作を
生じ易いという問題点があった。又、ゲートアレイ等の
半導体装置においては、雑音を防止するため半導体素子
の電極の内１０〜３０％が電源，接地電極で占められて
いるため、ピン数が増加しパッケージサイズが大きくな
るという問題点もあった。
【０００５】この発明は以上のような問題点を解消する
ためになされたもので、高速動作にも誤動作を生じにく
く電気特性が優れているとともに、ピン数が少なく小型
化される半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、周縁部に電極を位置しダイパッド上に搭載された
半導体素子と、電極より外周側に配置され電極と接続さ
れるリードフレームと、半導体素子上に絶縁材を介し少
なくとも１枚設けられそれぞれが集電路を形成してなる
導体板とを備え、電極の内リードフレームと接続されな
い電極が導体板に接続されかつ、リードフレームと接続
された電極の内少なくとも導体板と同数が導体板と接続
されてなり、これらが樹脂で封止されて構成するもので
ある。
【０００７】
【作用】この発明の半導体装置における導体板は、共通
電極を集電しリードフレームを減少させる。又電源用リ
ード及び接地用リード等のリード長さを短縮させ低イン
ダクタンスとする。
【０００８】
【実施例】
実施例１．以下、この発明の実施例１を図について説明
する。図１はこの発明の実施例１における半導体装置を
示す平面透視図、図２は図１における側面断面図で、Ａ
はその導体板と電極とが接続された断面を、Ｂは電極と
リードフレームとが接続された断面を、Ｃは導体板と電
極とリードフレームとが接続された断面をそれぞれ示し
たものである。図において、１ないし３は従来例と同様
なのでその説明は省略する。７は電極２より外周側に配
置されインナリード７ａおよびアウタリード７ｂで形成
され例えばＣｕ材からなるリードフレーム、８，９は半
導体素子上面に接着された例えばポリイミイドテープか
らなる絶縁材１０を介して接合された導電材それぞれが
集電路を形成する導体板で、ここでは外側の８が電源用
導体板、内側の９が接地用導電板を形成している。１１
ａないし１１ｅ　は例えばＡｕ線などの金属細線でなる
接続線で、１１ａ　は接地用および電源用以外の電極２
とリードフレーム７とを接続し、１１ｂ　は電極２の内
電源用とリードフレーム７とを接続、１１ｃ　は電極２
の内接地用とリードフレーム７とを接続、１１ｄ　は電
極２の内電源用と導体板８とを接続、１１ｅ　は電極２
の内接地用と導体板９とを接続するものである。１２は
これら１〜３，７ａ，８〜１１を樹脂で封止するパッケ
ージ本体である。
【０００９】次に動作について説明する。例えば上記の
ように接地リード、電源リード、信号リード及びリード
からなるリードフレーム７に関しては、接地電極及び電
源電極が半導体素子の表面上に設けられた接地用導体板
９及び電源用導体板８に接続されているため、パッケー
ジ本体１２の外に導出するリードフレーム７の数が少な
くなり、パッケージサイズが小型化される。さらに小型
化されることにより、リードフレーム７の長さが短くな
るためリードによるインダクタンスが小さくなりスイッ
チング雑音等に起因する誤動作を防止する。
【００１０】実施例２．なお、上記実施例１では導体板
を接地用と電源用とに分けたが、図３，図４に示すよう
に接地用もしくは電源用導体板だけの１種類としても良
い。図３はこの発明の実施例２における半導体装置の平
面透視図、図４は図３における側面断面図で、Ａはその
導体板と電極およびリードフレームが接続された断面を
、Ｂは電極とリードフレームが接続された断面をそれぞ
れ示したものである。図において、１〜３，７，１２は
実施例１と同様であるのでその説明は省略する。１３は
半導体素子上面に接着された例えばポリイミドテープか
らなる絶縁材１４を介在して接合された導電材が集電路
を形成する導体板、１５ａ　ないし１５ｃ　は例えばＡ
ｕ線などの金属細線でなる接続線で、１５ａ　は接地用
又は電源用以外の電極２とリードフレーム７とを接続、
１５ｂ　は電極２の内電源用又は接地用とリードフレー
ム７とを接続、１５ｃ　は電極２の内電源用又は接地用
と導体板１３とを接続するものである。
【００１１】以上の構成で実施例１と同様リードフレー
ム７の数が少なくなり同様の効果を得ることができる。
【００１２】
【発明の効果】以上のように、この発明によれば周縁部
に電極を位置しダイパッド上に搭載された半導体素子と
、電極より外周側に配置され電極と接続されるリードフ
レームと、半導体素子上に絶縁材を介し少なくとも１枚
設けられそれぞれが集電回路を形成してなる導体板とを
備え、電極の内リードフレームと接続されない電極が導
体板に接続されかつリードフレームと接続された電極の
内少なくとも上記導体板と同数が導体板と接続する構成
としたので、共通電極を集電しリードフレームを減少さ
せパッケージ本体を小型化させるとともにリードフレー
ムの長さを短くしインダクタンスが小さくなりスイッチ
ング雑音等に起因する誤動作のない半導体装置が得られ
る効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１における半導体装置を示す
平面透視図である。
【図２】実施例１における側面断面図で、Ａはその導体
板と電極とが接続された断面、Ｂは電極とリードフレー
ムとが接続された断面、Ｃは導体板とリードフレームと
が接続された断面を示したものである。
【図３】この発明の実施例２における半導体装置を示す
平面透視である。
【図４】実施例２における側面断面図で、Ａはその導体
板と電極およびリードフレームが接続された断面を、Ｂ
は電極とリードフレームが接続された断面を示したもの
である。
【図５】従来の半導体装置を示す平面透視図である。
【図６】図５の側面断面図である。
【符号の説明】
１　　半導体素子 ２　　電極 ３　　ダイパッド ７　　リードフレーム ８　　導体板 ９　　導体板 １０　　絶縁材 １１ａ　　　接続線 １１ｂ　　　接続線 １１ｃ　　　接続線 １１ｄ　　　接続線 １１ｅ　　　接続線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　周縁部に電極を位置しダイパッド上に
    搭載された半導体素子と、上記電極より外周側に配置さ
    れ上記電極と接続される外部引し用のリードフレームと
    、上記半導体素子上に絶縁材を介し少なくとも１枚設け
    られそれぞれが集電路を形成する導体板とを備え、上記
    電極の内上記リードフレームと接続されない電極が上記
    導体板に接続されかつ上記リードフレームと接続された
    電極の内少なくとも上記導体板と同数が上記導体板と接
    続されてなり、これらが樹脂で封止されたことを特徴と
    する半導体装置。
  2. 【請求項２】　　導体板が上記電極の内電源電極と接続
    される電源用導体板と接地電極と接続される接地用導体
    板との２枚でなることを特徴とする請求項第１項記載の
    半導体装置。
  3. 【請求項３】　　導体板が電源電極又は接地電極と接続
    される１枚であることを特徴とする請求項第１項記載の
    半導体装置。
JP15024991A 1991-06-21 1991-06-21 半導体装置 Pending JPH04372158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15024991A JPH04372158A (ja) 1991-06-21 1991-06-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15024991A JPH04372158A (ja) 1991-06-21 1991-06-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH04372158A true JPH04372158A (ja) 1992-12-25

Family

ID=15492821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15024991A Pending JPH04372158A (ja) 1991-06-21 1991-06-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH04372158A (ja)

Similar Documents

Publication Publication Date Title
US6184574B1 (en) Multi-capacitance lead frame decoupling device
JP2518569B2 (ja) 半導体装置
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH08195329A (ja) 集積回路における薄膜チップコンデンサ及びその製造方法
JPH0350859A (ja) Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH06252328A (ja) 半導体素子搭載用のリードフレーム
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
JPH04307943A (ja) 半導体装置
US5220196A (en) Semiconductor device
JP2987088B2 (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
JPS5998543A (ja) 半導体装置
JPH04372158A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPH0521694A (ja) 半導体装置
JP3000809B2 (ja) 半導体装置
JPH03248455A (ja) リードフレーム
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
JPS6022821B2 (ja) 半導体装置
JP2596399B2 (ja) 半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置
JPH04372143A (ja) テープキャリア型半導体装置
JPH03232265A (ja) リードフレーム
JPH06349890A (ja) 半導体装置
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム