JP3000809B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3000809B2 JP3000809B2 JP143793A JP143793A JP3000809B2 JP 3000809 B2 JP3000809 B2 JP 3000809B2 JP 143793 A JP143793 A JP 143793A JP 143793 A JP143793 A JP 143793A JP 3000809 B2 JP3000809 B2 JP 3000809B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- main
- semiconductor device
- container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば絶縁ゲート型バ
イポーラトランジスタ (ＩＧＢＴ) のように半導体素体
の一主面上に主電極と制御電極とを有する半導体素子を
容器中に収容した半導体装置に関する。
イポーラトランジスタ (ＩＧＢＴ) のように半導体素体
の一主面上に主電極と制御電極とを有する半導体素子を
容器中に収容した半導体装置に関する。
【０００２】
【従来の技術】ＩＧＢＴのようなＭＯＳ制御デバイスで
は、半導体素体の上下両主面に設けられたエミッタ、コ
レクタ間を流れる電流のゲートによる制御性を良くする
ため、エミッタ部が微細化され、それに近接して半導体
素体上に酸化膜を介してゲートが作られている。このよ
うなＩＧＢＴの半導体素体を容器に収容した場合、素体
の下面にあるコレクタ電極は容器下面に露出する端子体
に直接固着することにより容器外に引き出されるが、素
体の上面にあるエミッタ電極は容器外に引き出されて端
子となる導体に接続しなければならない。従来は、この
ような接続をアルミニウム導線のボンディングで行い、
電流容量に応じて分割されたエミッタ電極にそれぞれ導
線をボンディングしていた。
は、半導体素体の上下両主面に設けられたエミッタ、コ
レクタ間を流れる電流のゲートによる制御性を良くする
ため、エミッタ部が微細化され、それに近接して半導体
素体上に酸化膜を介してゲートが作られている。このよ
うなＩＧＢＴの半導体素体を容器に収容した場合、素体
の下面にあるコレクタ電極は容器下面に露出する端子体
に直接固着することにより容器外に引き出されるが、素
体の上面にあるエミッタ電極は容器外に引き出されて端
子となる導体に接続しなければならない。従来は、この
ような接続をアルミニウム導線のボンディングで行い、
電流容量に応じて分割されたエミッタ電極にそれぞれ導
線をボンディングしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
エミッタ側の接続を300 μｍ程度の直径のAl導線ボンデ
ィングによっているので、コレクタ側からの熱の放散は
できるがエミッタ側からの熱の放散はできないため、電
流容量が制限される。特に、複数のＩＧＢＴ半導体素体
を一つの容器内に収容したＩＧＢＴモジュールは、最
近、産業用あるいは車両用として従来よりさらに大容量
でコンパクトなものが要求されているが、モジュールが
大容量になればなるほどモジュール内に集積するＩＧＢ
Ｔ素体の数が沢山必要となり、モジュール自身の大型化
が避けられない状況である。そのため、一つのＩＧＢＴ
素子の電流容量をできるだけ大きくしたい。また、必然
的にモジュール内でのボンディングされるAl導線の数が
多く也、数十本から数百本にもなるため、それらの持つ
インダクタンスが大きくなってしまい、大電流しゃ断時
の電圧のはね上がりが大きくなり、装置構成上不都合と
なっている。
エミッタ側の接続を300 μｍ程度の直径のAl導線ボンデ
ィングによっているので、コレクタ側からの熱の放散は
できるがエミッタ側からの熱の放散はできないため、電
流容量が制限される。特に、複数のＩＧＢＴ半導体素体
を一つの容器内に収容したＩＧＢＴモジュールは、最
近、産業用あるいは車両用として従来よりさらに大容量
でコンパクトなものが要求されているが、モジュールが
大容量になればなるほどモジュール内に集積するＩＧＢ
Ｔ素体の数が沢山必要となり、モジュール自身の大型化
が避けられない状況である。そのため、一つのＩＧＢＴ
素子の電流容量をできるだけ大きくしたい。また、必然
的にモジュール内でのボンディングされるAl導線の数が
多く也、数十本から数百本にもなるため、それらの持つ
インダクタンスが大きくなってしまい、大電流しゃ断時
の電圧のはね上がりが大きくなり、装置構成上不都合と
なっている。
【０００４】これに対し、エミッタ接続にAl導線のボン
ディングを用いず、従来の平型半導体素子において行わ
れているように、上部電極と容器上面に露出している端
子体とを、直接あるいは電極板を介して間接に面接触に
より接続することが考えられている。しかしＩＧＢＴで
は、ゲート電極を覆う絶縁体上にエミッタ電極が延長さ
れていて、素体全面上でエミッタ電極に面接触を行うこ
とは、ゲート構造に応力を生ずるおそれがあるため信頼
性上から不可能である。
ディングを用いず、従来の平型半導体素子において行わ
れているように、上部電極と容器上面に露出している端
子体とを、直接あるいは電極板を介して間接に面接触に
より接続することが考えられている。しかしＩＧＢＴで
は、ゲート電極を覆う絶縁体上にエミッタ電極が延長さ
れていて、素体全面上でエミッタ電極に面接触を行うこ
とは、ゲート構造に応力を生ずるおそれがあるため信頼
性上から不可能である。
【０００５】本発明の目的は、上述の問題を解決し、半
導体素体の上面の主電極と容器上面に露出する端子体と
を面接触により接続して放熱を良好にし、モジュールの
大容量化を少ない素体数で可能にし、同時に内部インダ
クタンスを小さくできる半導体装置を提供することにあ
る。
導体素体の上面の主電極と容器上面に露出する端子体と
を面接触により接続して放熱を良好にし、モジュールの
大容量化を少ない素体数で可能にし、同時に内部インダ
クタンスを小さくできる半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、第一主面上に第一主電極
およびＭＯＳ型制御電極、第二主面上に第二主電極をそ
れぞれ有し、前記第一主電極が前記ＭＯＳ型制御電極を
覆う絶縁体上に延長して形成される半導体素体が対向す
る両面に露出する端子体を備えた容器中に収容され、前
記第一主電極が前記ＭＯＳ型制御電極直上を避けた領域
上に集電電極を有し、前記第一主電極は該集電電極を介
して一方の端子体と加圧接触され、第二主電極は他方の
端子体と加圧接触されたものとする。また、一つの半導
体素体に複数の集電電極が設けられたものであることが
有効である。さらに、制御電極が半導体素体上で集電電
極を囲む配線に配線により集約電極に接続され、その集
約電極に第一主面上の端子体の内部を通る引出し導線と
接続される導体が加圧接触することが有効である。一つ
の容器に収容される半導体素体が複数個で端子体が各半
導体素体に共通であることが有効である。
めに、本発明の半導体装置は、第一主面上に第一主電極
およびＭＯＳ型制御電極、第二主面上に第二主電極をそ
れぞれ有し、前記第一主電極が前記ＭＯＳ型制御電極を
覆う絶縁体上に延長して形成される半導体素体が対向す
る両面に露出する端子体を備えた容器中に収容され、前
記第一主電極が前記ＭＯＳ型制御電極直上を避けた領域
上に集電電極を有し、前記第一主電極は該集電電極を介
して一方の端子体と加圧接触され、第二主電極は他方の
端子体と加圧接触されたものとする。また、一つの半導
体素体に複数の集電電極が設けられたものであることが
有効である。さらに、制御電極が半導体素体上で集電電
極を囲む配線に配線により集約電極に接続され、その集
約電極に第一主面上の端子体の内部を通る引出し導線と
接続される導体が加圧接触することが有効である。一つ
の容器に収容される半導体素体が複数個で端子体が各半
導体素体に共通であることが有効である。
【０００７】
【作用】制御電極と同一主面上に設けられる主電極上に
集電電極を設け、その集電電極と容器上面に露出する端
子体とを面接触により接続することにより、この主面側
からも放熱が行われ、冷却効率が飛躍的に増大し、容量
が向上する。また、導線のボンディングを用いないた
め、インダクタンスも小さくなる。さらに、半導体素体
上に分散した制御電極も半導体素体上で集電電極を囲む
配線により集約電極に接続されるため、加圧接触による
制御端子への引出しが可能になり、容器のコンパクト化
が可能になる。
集電電極を設け、その集電電極と容器上面に露出する端
子体とを面接触により接続することにより、この主面側
からも放熱が行われ、冷却効率が飛躍的に増大し、容量
が向上する。また、導線のボンディングを用いないた
め、インダクタンスも小さくなる。さらに、半導体素体
上に分散した制御電極も半導体素体上で集電電極を囲む
配線により集約電極に接続されるため、加圧接触による
制御端子への引出しが可能になり、容器のコンパクト化
が可能になる。
【０００８】
【実施例】以下、図を引用して本発明の実施例について
述べる。図１は本発明の一実施例のＩＧＢＴ半導体装置
を、図２(a) 、(b) はその中に用いられているＩＧＢＴ
半導体基板を示す。図１において、ＩＧＢＴシリコン基
板１はそれぞれCuからなるエミッタ端子体２、コレクタ
端子体３、それらを連結する環状絶縁側壁４からなる容
器中に収容されている。シリコン基板１は約20mm角の大
きさで、図２に示すように14のセル領域11が分割して形
成されており、その各セル領域の中央部で半導体基板１
に接触しているエミッタ電極上にゲート構造の上部を避
けて幅２mm、長さ16mm、高さ約１mmの集電電極５がAl蒸
着で形成されている。そして、エミッタ電極とシリコン
基板１の接触部の外側に図示しない酸化膜を介して設け
られるゲート電極６には、ポリイミドからなる絶縁材７
の窓部71でAlからなるゲート配線８が接触している。ゲ
ート配線８はエミッタ集電電極５をとり囲み、さらにシ
リコン基板１の中央部で連結されてその部分に集約電極
81が形成されている。そして、エミッタ集電電極５には
エミッタ端子体２の突出部21がはんだ等で接合され、ゲ
ート集約電極81には、容器の絶縁環４を貫通するゲート
リード９のばね性のある先端部91が加圧接触している。
述べる。図１は本発明の一実施例のＩＧＢＴ半導体装置
を、図２(a) 、(b) はその中に用いられているＩＧＢＴ
半導体基板を示す。図１において、ＩＧＢＴシリコン基
板１はそれぞれCuからなるエミッタ端子体２、コレクタ
端子体３、それらを連結する環状絶縁側壁４からなる容
器中に収容されている。シリコン基板１は約20mm角の大
きさで、図２に示すように14のセル領域11が分割して形
成されており、その各セル領域の中央部で半導体基板１
に接触しているエミッタ電極上にゲート構造の上部を避
けて幅２mm、長さ16mm、高さ約１mmの集電電極５がAl蒸
着で形成されている。そして、エミッタ電極とシリコン
基板１の接触部の外側に図示しない酸化膜を介して設け
られるゲート電極６には、ポリイミドからなる絶縁材７
の窓部71でAlからなるゲート配線８が接触している。ゲ
ート配線８はエミッタ集電電極５をとり囲み、さらにシ
リコン基板１の中央部で連結されてその部分に集約電極
81が形成されている。そして、エミッタ集電電極５には
エミッタ端子体２の突出部21がはんだ等で接合され、ゲ
ート集約電極81には、容器の絶縁環４を貫通するゲート
リード９のばね性のある先端部91が加圧接触している。
【０００９】このような構造とすることにより、ＩＧＢ
Ｔ基板１に発生する熱は、コレクタ電極からコレクタ端
子体３にだけでなく、エミッタ電極から集電電極５を介
してエミッタ端子体２にも放熱されるため、冷却効率は
約２倍に上がる。また、ゲートの引出しが、ゲート配線
８の中央に設けた集約電極81へゲートリード９を接続さ
せることにより行われるため、ゲートボンディングが不
要となり、容器構造が約30％小さくできる。加えて、主
電流をボンディングによる導線を通さないため、内部イ
ンダクタンスが減少する。
Ｔ基板１に発生する熱は、コレクタ電極からコレクタ端
子体３にだけでなく、エミッタ電極から集電電極５を介
してエミッタ端子体２にも放熱されるため、冷却効率は
約２倍に上がる。また、ゲートの引出しが、ゲート配線
８の中央に設けた集約電極81へゲートリード９を接続さ
せることにより行われるため、ゲートボンディングが不
要となり、容器構造が約30％小さくできる。加えて、主
電流をボンディングによる導線を通さないため、内部イ
ンダクタンスが減少する。
【００１０】モジュールの場合は、共通容器の両端子体
の間に、図２のような構造のＩＧＢＴ基板を配置するこ
とにより、各基板の容量増大によって並列接続数が減少
するため、全体としての大きさは約１／３となる。同様
な構造は、制御電極を有するＩＧＢＴ以外の半導体素子
を用いた半導体装置にも実施でき、同様な効果を得るこ
とができる。
の間に、図２のような構造のＩＧＢＴ基板を配置するこ
とにより、各基板の容量増大によって並列接続数が減少
するため、全体としての大きさは約１／３となる。同様
な構造は、制御電極を有するＩＧＢＴ以外の半導体素子
を用いた半導体装置にも実施でき、同様な効果を得るこ
とができる。
【００１１】
【発明の効果】本発明によれば、半導体素体の一主面上
の主電極に制御電極構造を避けて集電電極を設けて容器
外に露出する端子体と加圧接触されることにより、半導
体素体からの放熱がこの側にも行われるため電流容量が
増し、導線のボンディングを用いないため内部インダク
タンスが減少する。また制御電極に接続される配線に集
約電極に接続することができ、容器寸法も縮小できる。
この結果、特に大容量のモジュールにおいて、著しいコ
ンパクト化が可能となった。
の主電極に制御電極構造を避けて集電電極を設けて容器
外に露出する端子体と加圧接触されることにより、半導
体素体からの放熱がこの側にも行われるため電流容量が
増し、導線のボンディングを用いないため内部インダク
タンスが減少する。また制御電極に接続される配線に集
約電極に接続することができ、容器寸法も縮小できる。
この結果、特に大容量のモジュールにおいて、著しいコ
ンパクト化が可能となった。
【図１】本発明の一実施例の半導体装置の断面図
【図２】図１の半導体装置に用いたＩＧＢＴ半導体基板
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ線断
面図
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ線断
面図
１ ＩＧＢＴシリコン基板 ２ エミッタ端子体 ３ コレクタ端子体 ４ 絶縁環 ５ エミッタ集電電極 ６ ゲート電極 ７ 絶縁材 ８ ゲート配線 ８１ ゲート集約電極 ９ ゲートリード １１ セル領域
Claims (4)
- 【請求項１】第一主面上に第一主電極およびＭＯＳ型制
御電極、第二主面上に第二主電極をそれぞれ有し、前記
第一主電極が前記ＭＯＳ型制御電極を覆う絶縁体上に延
長して形成される半導体素体が対向する両面に露出する
端子体を備えた容器中に収容され、前記第一主電極が前
記ＭＯＳ型制御電極直上を避けた領域上に集電電極を有
し、前記第一主電極は該集電電極を介して一方の端子体
と加圧接触され、第二主電極は他方の端子体と加圧接触
されたことを特徴とする半導体装置。 - 【請求項２】一つの半導体素体に複数の集電電極が設け
られた請求項１に記載の半導体装置。 - 【請求項３】制御電極が半導体素体上で集電電極を囲む
配線に配線により集約電極に接続され、その集約電極に
第一主面上の端子体の内部を通る引出し導線と接続され
る導体が加圧接触する請求項１に記載の半導体装置。 - 【請求項４】一つの容器に収容される半導体素体が複数
個で端子体が各半導体素体に共通である請求項１ないし
３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP143793A JP3000809B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP143793A JP3000809B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204373A JPH06204373A (ja) | 1994-07-22 |
| JP3000809B2 true JP3000809B2 (ja) | 2000-01-17 |
Family
ID=11501423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP143793A Expired - Fee Related JP3000809B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000809B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004050588B4 (de) * | 2004-10-16 | 2009-05-20 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit einem Leistungshalbleiterbauelement und mit einer Kontakteinrichtung |
| WO2016165843A1 (en) * | 2015-04-13 | 2016-10-20 | Abb Technology Ag | Power electronics module |
| JP7413720B2 (ja) | 2019-10-28 | 2024-01-16 | 富士電機株式会社 | 半導体モジュール |
-
1993
- 1993-01-08 JP JP143793A patent/JP3000809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204373A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430772B1 (ko) | 반도체장치 | |
| US5220195A (en) | Semiconductor device having a multilayer leadframe with full power and ground planes | |
| EP0532244A1 (en) | Semiconductor device | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| US7122885B2 (en) | Flip-chip packaging | |
| JP3000809B2 (ja) | 半導体装置 | |
| JP2009164288A (ja) | 半導体素子及び半導体装置 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| JPH06232303A (ja) | 電力用半導体素子 | |
| US20220302074A1 (en) | Semiconductor device | |
| JP3226088B2 (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP3265894B2 (ja) | 半導体装置 | |
| JP2809998B2 (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JP2810626B2 (ja) | 半導体装置 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| US20240297148A1 (en) | Power module with improved semiconductor die arrangement for active clamping | |
| JP3180869B2 (ja) | 加圧接触形半導体装置 | |
| JP2003069015A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |