JP3180869B2 - 加圧接触形半導体装置 - Google Patents
加圧接触形半導体装置Info
- Publication number
- JP3180869B2 JP3180869B2 JP25175694A JP25175694A JP3180869B2 JP 3180869 B2 JP3180869 B2 JP 3180869B2 JP 25175694 A JP25175694 A JP 25175694A JP 25175694 A JP25175694 A JP 25175694A JP 3180869 B2 JP3180869 B2 JP 3180869B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- gate
- pressure contact
- contact type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、複数個の絶縁ゲート
形素子チップおよびフライホイールダイオードチップを
同一のパッケージ内に組み込んだ加圧接触形半導体装置
に関する。
形素子チップおよびフライホイールダイオードチップを
同一のパッケージ内に組み込んだ加圧接触形半導体装置
に関する。
【０００２】
【従来の技術】ＩＧＢＴは、パワースイチングデバイス
としてモータＰＷＭ制御インバータの応用などに幅広く
使われている。また、このＩＧＢＴは電圧駆動型で扱い
易いため、デバイスの大容量化の要求が強い。それを受
けて、半導体チップの大型化とともに複数の半導体チッ
プを一つのパッケージに収容してデバイスの大容量化を
図る傾向にあり、最近、複数のＩＧＢＴを同一パッケー
ジ内に組み込んだモジュール構造が多く採用されてい
る。
としてモータＰＷＭ制御インバータの応用などに幅広く
使われている。また、このＩＧＢＴは電圧駆動型で扱い
易いため、デバイスの大容量化の要求が強い。それを受
けて、半導体チップの大型化とともに複数の半導体チッ
プを一つのパッケージに収容してデバイスの大容量化を
図る傾向にあり、最近、複数のＩＧＢＴを同一パッケー
ジ内に組み込んだモジュール構造が多く採用されてい
る。
【０００３】ところで、ＩＧＢＴのような絶縁ゲート形
素子（ＭＯＳ制御デバイス）では半導体チップの一主面
上に主電極としてのエミッタ電極、およびゲート電極と
が並んで形成されている。このためＩＧＢＴのチップを
パッケージングして組立てる場合に、第二主面側のコレ
クタは放熱体兼用の金属ベース上に直接マウントするこ
とができるが、第一主面側のエミッタ電極とゲート電極
は別々に外部導出端子を介して引き出す必要がある。そ
こで、従来のパッケージ組立構造では、前記の金属ベー
スとともにパッケージのケース上面側にエミッタ、ゲー
ト用の外部導出端子を装備し、エミッタ電極のボンデン
グパッド（端子部）と外部導出端子、およびゲート電極
のボンデングパッド（端子部）と外部導出端子との間に
線径３００μｍ程度のアルミ導線をワイヤボンデングし
て引き出すようにしている。
素子（ＭＯＳ制御デバイス）では半導体チップの一主面
上に主電極としてのエミッタ電極、およびゲート電極と
が並んで形成されている。このためＩＧＢＴのチップを
パッケージングして組立てる場合に、第二主面側のコレ
クタは放熱体兼用の金属ベース上に直接マウントするこ
とができるが、第一主面側のエミッタ電極とゲート電極
は別々に外部導出端子を介して引き出す必要がある。そ
こで、従来のパッケージ組立構造では、前記の金属ベー
スとともにパッケージのケース上面側にエミッタ、ゲー
ト用の外部導出端子を装備し、エミッタ電極のボンデン
グパッド（端子部）と外部導出端子、およびゲート電極
のボンデングパッド（端子部）と外部導出端子との間に
線径３００μｍ程度のアルミ導線をワイヤボンデングし
て引き出すようにしている。
【０００４】
【発明が解決しようとする課題】ところで、前記した従
来の組立構造ではコレクタ側からは十分な熱放散ができ
るが、エミッタ側からの熱放散は殆ど行われないために
電流容量が大幅に制限される。また、大電流素子ではエ
ミッタ電極に接続したボンデングワイヤの本数も多くな
り、特に複数個のＩＧＢＴを同一パッケージに組み込ん
でモジュール化した構成ではワイヤ本数が数百本にも及
ぶため、内部配線インダクタンスが増大し、これが基で
ＩＧＢＴのスイッチング動作時に大きなサージが発生す
るといった問題も派生する。
来の組立構造ではコレクタ側からは十分な熱放散ができ
るが、エミッタ側からの熱放散は殆ど行われないために
電流容量が大幅に制限される。また、大電流素子ではエ
ミッタ電極に接続したボンデングワイヤの本数も多くな
り、特に複数個のＩＧＢＴを同一パッケージに組み込ん
でモジュール化した構成ではワイヤ本数が数百本にも及
ぶため、内部配線インダクタンスが増大し、これが基で
ＩＧＢＴのスイッチング動作時に大きなサージが発生す
るといった問題も派生する。
【０００５】一方、前記の組立構造による放熱性、配線
インダクタンスの問題解消を狙いに、在来の加圧接触形
半導体装置と同様に、ＩＧＢＴを平形パッケージ内に組
み込み、その主面に形成されたコレクタ電極、エミッタ
電極をそれぞれパッケージ側に設けた上下の電極板に面
接触させて引き出すようにすることが考えられる。しか
しながら、ＩＧＢＴはゲート電極を覆う絶縁層の上に形
成されるエミッタ電極にパッケージ側の電極板を圧接さ
せると、この加圧力がゲート電極にも加わってゲート電
極構造を破壊するおそれがあり、これを防ぐために、こ
のゲート電極部分を避けて、熱放散と電流通路を兼ね備
えた集電極と呼ばれる部分を設けてその部分を電極板で
加圧することにより平形素子を構成し、インダクタンス
の低減を図っている。しかし主電流が流れるエミッタ側
のインダクタンスはコンタクト端子体で極めて小さくな
るが、ゲート側は外部導出端子までボンデングワイヤで
接続されるため、特にフライホイールダイオードチップ
と一緒にパッケージされる場合にはＩＧＢＴチップのパ
ッケージ内での配置によってはゲート内部配線インダク
タンスは大きくなり、しかもＩＧＢＴチップ間でインダ
クタンスにばらつきが派生する。
インダクタンスの問題解消を狙いに、在来の加圧接触形
半導体装置と同様に、ＩＧＢＴを平形パッケージ内に組
み込み、その主面に形成されたコレクタ電極、エミッタ
電極をそれぞれパッケージ側に設けた上下の電極板に面
接触させて引き出すようにすることが考えられる。しか
しながら、ＩＧＢＴはゲート電極を覆う絶縁層の上に形
成されるエミッタ電極にパッケージ側の電極板を圧接さ
せると、この加圧力がゲート電極にも加わってゲート電
極構造を破壊するおそれがあり、これを防ぐために、こ
のゲート電極部分を避けて、熱放散と電流通路を兼ね備
えた集電極と呼ばれる部分を設けてその部分を電極板で
加圧することにより平形素子を構成し、インダクタンス
の低減を図っている。しかし主電流が流れるエミッタ側
のインダクタンスはコンタクト端子体で極めて小さくな
るが、ゲート側は外部導出端子までボンデングワイヤで
接続されるため、特にフライホイールダイオードチップ
と一緒にパッケージされる場合にはＩＧＢＴチップのパ
ッケージ内での配置によってはゲート内部配線インダク
タンスは大きくなり、しかもＩＧＢＴチップ間でインダ
クタンスにばらつきが派生する。
【０００６】この発明は、前記の問題を解決し、複数の
半導体チップのゲート内部配線インダクタンスが小さ
く、しかも揃うように半導体チップを配置することで、
可制御電流の向上とスイッチング特性の向上を図り、高
信頼性の加圧接触型半導体装置を提供することにある。
半導体チップのゲート内部配線インダクタンスが小さ
く、しかも揃うように半導体チップを配置することで、
可制御電流の向上とスイッチング特性の向上を図り、高
信頼性の加圧接触型半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】この発明は前記の目的を
達成するために、第一主面に第一主電極と制御電極、第
二主面に第二主電極を有する半導体チップとダイオード
チップを、両面に露出する一対の第一および第二共通電
極板の間に絶縁外筒を介装してなる平形パッケージの中
に、複数個配置された半導体装置であって、半導体チッ
プの第一主電極およびダイオードチップの一主電極とが
加圧接触により第一共通電極板と電気的に接続される加
圧接触形半導体装置において、複数の半導体チップおよ
びダイオードチップの周囲に配置された外部導出端子と
制御電極上の一部に配設された端子部とが導線を介して
接続され、全ての半導体チップと外部導出端子とが隣接
するように配置されることが効果的である。また半導体
チップは絶縁ゲート形素子であり、さらに絶縁ゲート形
素子が絶縁ゲート形バイポーラトランジスタ（ＩＧＢ
Ｔ）を含むＭＯＳ制御トランジスタまたはＭＯＳ制御サ
イリスタであると有効である。
達成するために、第一主面に第一主電極と制御電極、第
二主面に第二主電極を有する半導体チップとダイオード
チップを、両面に露出する一対の第一および第二共通電
極板の間に絶縁外筒を介装してなる平形パッケージの中
に、複数個配置された半導体装置であって、半導体チッ
プの第一主電極およびダイオードチップの一主電極とが
加圧接触により第一共通電極板と電気的に接続される加
圧接触形半導体装置において、複数の半導体チップおよ
びダイオードチップの周囲に配置された外部導出端子と
制御電極上の一部に配設された端子部とが導線を介して
接続され、全ての半導体チップと外部導出端子とが隣接
するように配置されることが効果的である。また半導体
チップは絶縁ゲート形素子であり、さらに絶縁ゲート形
素子が絶縁ゲート形バイポーラトランジスタ（ＩＧＢ
Ｔ）を含むＭＯＳ制御トランジスタまたはＭＯＳ制御サ
イリスタであると有効である。
【０００８】
【作用】上記構成のように、ゲート端子部を有する複数
の半導体チップとフライホイールダイオードチップとが
平形パッケージに組み込まれた半導体装置において、ゲ
ート端子部が外部導出端子と隣接するように半導体チッ
プを配置することでゲート端子と外部導出端子を接続す
る導線（ボンデングワイヤまたは配線導板）の長さを短
くしかも揃えることができる。そのため、ゲートの配線
インダクタンスを小さく、揃えることができる。
の半導体チップとフライホイールダイオードチップとが
平形パッケージに組み込まれた半導体装置において、ゲ
ート端子部が外部導出端子と隣接するように半導体チッ
プを配置することでゲート端子と外部導出端子を接続す
る導線（ボンデングワイヤまたは配線導板）の長さを短
くしかも揃えることができる。そのため、ゲートの配線
インダクタンスを小さく、揃えることができる。
【０００９】またゲート端子部を半導体チップの外周部
に複数個設けることで、ゲート端子を外部導出端子に対
向するように配置するときの半導体チップの置き方に自
由度ができ、組立易くなる。
に複数個設けることで、ゲート端子を外部導出端子に対
向するように配置するときの半導体チップの置き方に自
由度ができ、組立易くなる。
【００１０】
【実施例】図１はこの発明の一実施例を示し、同図
（ａ）はＩＧＢＴチップのエミッタ側の平面図を示す。
ＩＧＢＴチップ１にエミッタ集電極２と図示されていな
いポリシリコンでできたゲート電極に電位を伝えるゲー
ト端子３が形成される。図ではゲート端子３は２個形成
されているがこのうち外部導出端子に対向するゲート端
子だけが利用される。同図（ｂ）はＩＧＢＴチップとフ
ライホイールダイオードチップが実装されている平面図
を示す。基板８上に複数のフライホイールダイオード１
５を取り囲むように複数のＩＧＢＴチップ４が配置され
る。ＩＧＢＴチップ４とフライホイールダイオードチッ
プ１５は組立ガイド５で個別に位置決めされ、この位置
決めガイド５群の外周部にこれを取り囲むようにゲート
外部導出端子１２が配置され、このゲート外部導出端子
１２に対向するようにＩＧＢＴチップ１のゲート端子３
の位置をもってくる。ゲート端子３とゲート外部導出端
子１２はゲートボンデングワイヤ１３で接続される。ま
た、エミッタ電極板１０とコレクタ電極板９は図に示し
ていない絶縁外筒とハーメチックシールされ、内部は気
密が保たれる。尚、ボンデングワイヤの代わりに導板で
もよい。
（ａ）はＩＧＢＴチップのエミッタ側の平面図を示す。
ＩＧＢＴチップ１にエミッタ集電極２と図示されていな
いポリシリコンでできたゲート電極に電位を伝えるゲー
ト端子３が形成される。図ではゲート端子３は２個形成
されているがこのうち外部導出端子に対向するゲート端
子だけが利用される。同図（ｂ）はＩＧＢＴチップとフ
ライホイールダイオードチップが実装されている平面図
を示す。基板８上に複数のフライホイールダイオード１
５を取り囲むように複数のＩＧＢＴチップ４が配置され
る。ＩＧＢＴチップ４とフライホイールダイオードチッ
プ１５は組立ガイド５で個別に位置決めされ、この位置
決めガイド５群の外周部にこれを取り囲むようにゲート
外部導出端子１２が配置され、このゲート外部導出端子
１２に対向するようにＩＧＢＴチップ１のゲート端子３
の位置をもってくる。ゲート端子３とゲート外部導出端
子１２はゲートボンデングワイヤ１３で接続される。ま
た、エミッタ電極板１０とコレクタ電極板９は図に示し
ていない絶縁外筒とハーメチックシールされ、内部は気
密が保たれる。尚、ボンデングワイヤの代わりに導板で
もよい。
【００１１】図２はこの発明の一実施例で複数のＩＧＢ
Ｔチップを実装したパッケージの内部構造を示した要部
断面図を示す。ＩＧＢＴチップ１のエミッタ側にはエミ
ッタ集電極に接する凸部を有するコンタクト端子体４が
組立ガイド５で位置決めされ、コレクタ側ははんだ７を
介して基板８に固着され、コンタクト端子体４はエミッ
タ電極板１０に、基板８はコレクタ電極板９に接触す
る。この組立ガイド５は基板８のスリット１１部で基板
８に位置決めされる。
Ｔチップを実装したパッケージの内部構造を示した要部
断面図を示す。ＩＧＢＴチップ１のエミッタ側にはエミ
ッタ集電極に接する凸部を有するコンタクト端子体４が
組立ガイド５で位置決めされ、コレクタ側ははんだ７を
介して基板８に固着され、コンタクト端子体４はエミッ
タ電極板１０に、基板８はコレクタ電極板９に接触す
る。この組立ガイド５は基板８のスリット１１部で基板
８に位置決めされる。
【００１２】上記により、ゲートボンデングワイヤ１３
の長さは短くしかも揃えることができ、ゲート配線イン
ダクタンスを小さくしかも揃えることができる。その結
果、複数個のＩＧＢＴの並列動作が良好になり、可制御
電流、スイッチング性能を改善できる。尚、前記事項は
ＩＧＢＴの代わりにＭＯＳ制御サイリスタ、ＭＯＳトラ
ンジスタにも同様に適用できる。
の長さは短くしかも揃えることができ、ゲート配線イン
ダクタンスを小さくしかも揃えることができる。その結
果、複数個のＩＧＢＴの並列動作が良好になり、可制御
電流、スイッチング性能を改善できる。尚、前記事項は
ＩＧＢＴの代わりにＭＯＳ制御サイリスタ、ＭＯＳトラ
ンジスタにも同様に適用できる。
【００１３】
【発明の効果】この発明によれば、平形パッケージ内に
コンタクト端子体を具備した制御電極を有する半導体チ
ップとフライホイールダイオードチップを配置し、半導
体チップのゲート端子がゲート外部導出端子と対向する
ように配置することで、ゲート配線インダクタンスを小
さくしかも揃えることができ、半導体素子の可制御電流
の向上、スイッチング性能の改善がはかれる。また集電
極を加圧することでＭＯＳ構造のゲート部を機械的圧力
で破損させることもなく、さらにハーメチックシール構
造の平形パッケージにすることで信頼性の向上が図れ
る。
コンタクト端子体を具備した制御電極を有する半導体チ
ップとフライホイールダイオードチップを配置し、半導
体チップのゲート端子がゲート外部導出端子と対向する
ように配置することで、ゲート配線インダクタンスを小
さくしかも揃えることができ、半導体素子の可制御電流
の向上、スイッチング性能の改善がはかれる。また集電
極を加圧することでＭＯＳ構造のゲート部を機械的圧力
で破損させることもなく、さらにハーメチックシール構
造の平形パッケージにすることで信頼性の向上が図れ
る。
【図１】この発明の一実施例を示し、同図（ａ）はＩＧ
ＢＴのエミッタ側の平面図、同図（ｂ）は複数のＩＧＢ
Ｔチップとフライホイールダイオードチップの配置を示
す平面図
ＢＴのエミッタ側の平面図、同図（ｂ）は複数のＩＧＢ
Ｔチップとフライホイールダイオードチップの配置を示
す平面図
【図２】図１に示すチップを複数個実装したパッケージ
の内部構造の断面図
の内部構造の断面図
１ ＩＧＢＴチップ ２ エミッタ集電極 ３ ゲート端子 ４ コンタクト端子体 ５ 組立ガイド ７ はんだ ８ 基板 ９ コレクタ電極板 １０ エミッタ電極板 １１ スリット １２ ゲート外部導出端子 １３ ゲートボンデングワイヤ １４ コンタクト端子体の凸部 １５ フライホイールダイオードチップ
Claims (4)
- 【請求項１】第一主面に第一主電極と制御電極、第二主
面に第二主電極を有する半導体チップとダイオードチッ
プを、両面に露出する一対の第一および第二共通電極板
の間に絶縁外筒を介装してなる平形パッケージの中に、
複数個配置された半導体装置であって、半導体チップの
第一主電極およびダイオードチップの一主電極とが加圧
接触により第一共通電極板と電気的に接続される加圧接
触形半導体装置において、複数の半導体チップおよびダ
イオードチップの周囲に配置された外部導出端子と制御
電極上の一部に配設された端子部とが導線を介して接続
され、全ての半導体チップと外部導出端子とが隣接する
ように配置されることを特徴とする加圧接触形半導体装
置。 - 【請求項２】端子部が、第一主面の外部導出端子よりに
配置されることを特徴とする請求項１記載の加圧接触形
半導体装置。 - 【請求項３】半導体チップが絶縁ゲート形素子であるこ
とを特徴とする請求項１記載の加圧接触形半導体装置。 - 【請求項４】絶縁ゲート形素子が絶縁ゲート形バイポー
ラトランジスタ（ＩＧＢＴ）を含むＭＯＳ制御トランジ
スタまたはＭＯＳ制御サイリスタであることを特徴とす
る請求項３記載の加圧接触形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175694A JP3180869B2 (ja) | 1994-10-18 | 1994-10-18 | 加圧接触形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25175694A JP3180869B2 (ja) | 1994-10-18 | 1994-10-18 | 加圧接触形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116019A JPH08116019A (ja) | 1996-05-07 |
| JP3180869B2 true JP3180869B2 (ja) | 2001-06-25 |
Family
ID=17227461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25175694A Expired - Fee Related JP3180869B2 (ja) | 1994-10-18 | 1994-10-18 | 加圧接触形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180869B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344552B2 (ja) | 1997-09-17 | 2002-11-11 | 株式会社東芝 | 圧接型半導体装置 |
-
1994
- 1994-10-18 JP JP25175694A patent/JP3180869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116019A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180863B2 (ja) | 加圧接触形半導体装置およびその組立方法 | |
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| US6184574B1 (en) | Multi-capacitance lead frame decoupling device | |
| US5625226A (en) | Surface mount package with improved heat transfer | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3018971B2 (ja) | 半導体装置 | |
| JP3180869B2 (ja) | 加圧接触形半導体装置 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP2006270112A (ja) | パワー半導体素子及びパワーモジュール | |
| JP3226088B2 (ja) | 半導体装置 | |
| US11810835B2 (en) | Intelligent power module packaging structure | |
| JP3265894B2 (ja) | 半導体装置 | |
| CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP3264190B2 (ja) | 半導体装置 | |
| JP3000809B2 (ja) | 半導体装置 | |
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| JP3166527B2 (ja) | 加圧接触形半導体装置 | |
| JPH0521694A (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| CN210467819U (zh) | 一种芯片封装件 | |
| JP3368742B2 (ja) | 半導体装置 | |
| JPH09275186A (ja) | 半導体装置 | |
| JPH10284522A (ja) | 平型半導体装置 | |
| JP2003347507A (ja) | 半導体パワーデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080420 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |