KR19980033282A - 반도체 장치에서 칩-리드 상호 접속 구조 - Google Patents

반도체 장치에서 칩-리드 상호 접속 구조 Download PDF

Info

Publication number
KR19980033282A
KR19980033282A KR1019970055938A KR19970055938A KR19980033282A KR 19980033282 A KR19980033282 A KR 19980033282A KR 1019970055938 A KR1019970055938 A KR 1019970055938A KR 19970055938 A KR19970055938 A KR 19970055938A KR 19980033282 A KR19980033282 A KR 19980033282A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
semiconductor device
bonding
pin
Prior art date
Application number
KR1019970055938A
Other languages
English (en)
Other versions
KR100266531B1 (ko
Inventor
우에무라히데아끼
Original Assignee
가네꼬히사시
닛본덴기가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛본덴기가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980033282A publication Critical patent/KR19980033282A/ko
Application granted granted Critical
Publication of KR100266531B1 publication Critical patent/KR100266531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

반도체 장치에서, 리드 프레임은 반도체 장치의 에지 앞에서 종료하는 통상의 리드와, 상기 반도체 칩 위로 연장하는 LOC 리드를 구비한다. 상기 반도체 칩은 상기 반도체 칩을 접착 테이프를 통해 상기 LOC 리드의 스티치 부에 접착시킴으로써 상기 리드 프레임에 고정된다. 전원 핀과 접지 핀은 본딩 와이어를 통해 다수의 스티치 부를 갖는 LOC 리드로 각각 형성된다. 다른 한편, 신호 핀은 본딩 와이어를 통해 대응하는 본딩 패드에 각각 접속된 통상의 리드로 형성된다.

Description

반도체 장치에서 칩-리드 상호 접속 구조
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 반도체 장치에서 칩-리드 상호 접속 구조에 관한 것이다.
도 1을 참조하면, 반도체 칩에 다이 본드된(die bonded) 아일런드(island)를 갖는 종래 기술의 반도체 장치(이하, 제1 종래 기술이라 칭함)의 한 예에서 리드 프레임과 반도체 칩을 도시하는 개략 평면도가 도시된다. 상기 제1 종래 기술의 반도체 장치는 리드 프레임의 아일런드(11) 상에 다이 본드된 반도체 칩(1)을 구비한다. 칩(1)의 주변에 형성된 각각의 본딩 패드(2)는 본딩 와이어(3)에 의해 리드 프레임의 대응하는 리드(6)의 상면에 접속된다.
상기 제1 종래 기술의 반도체 장치에서, 각각의 리드가 다른 리드의 내부 팁 종단에 의해 한정된 선을 벗어나 연장할 수 없고 각각의 리드가 다른 리드의 내부 팁 종단과 반도체 칩 사이의 공간 속으로 연장할 수 없기 때문에, 본딩 패드(2)는 각 패키지를 위해 표준화된 핀 접속 순서에 따라 반도체 칩(1)의 주변 상에 정렬된다. 이와 같은 구성에서, 다른 리드의 내부 팁 종단에 의해 한정된 선을 벗어나 연할 수 없고 다른 리드의 내부 팁 종단과 반도체 칩 사이의 공간 속으로 연장할 수 없는 (리드 프레임의) 리드는 통상의 리드(normal lead)라고 불리울 것이다.
도 2a는 종래 기술의 반도체 장치의 다른 실시예에서 리드-온-칩(간단히 LOC라고 칭한다.)의 리드 프레임과 반도체 칩을 도시하는 개략 평면도이고, 도 2b는 도 2a에 종래 기술의 반도체 장치의 개략 단면도이다. 이들 도면에서, 도 1에 도시된 것에 대응하는 구성요소에는 동일한 참조번호가 부여된다.
본 예에서, 반도체 칩(1)의 상면을 피복하는 보호막(9)은 LOC 리드(4)의 스티치 부(stitch section)(5)의 하면 위와 양단에 걸쳐 연장하도록 제공된 전기 절연성 접착 테이프(8)에 의해 LOC 리드(4)의 하면에 접착 및 고정된다. 칩(1)의 주변에 형성된 각각의 본딩 패드(2)는 본딩 와이어(3)에 의해 대응하는 LOC 리드(4)의 스티치 부(5)의 상면에 접속된다. 스티치의 위치를 억제하는 영역(7)에는, 본딩 패드(2)와는 다른 것들이 개구에 노출되도록 반도체 칩(1)을 피복하는 보호막(9)을 투과하도록 개구가 형성된다.
종래 기술의 LOC 구조에서, 또한, 선택된 LOC 리드는 도 2a에 도시된 바와 같이 접지(GND) 핀 L2로서 반도체 칩(1) 위를 연장하고, 다른 한편으로, 다수의 전원 패드와 다수의 접지 패드가 반도체 칩 상의 소정의 다른 위치에 위치되어, 선택된 LOC 리드가 다른 본딩 와이어를 통해 그 다른 위치에서 상기 다수의 전원 패드와 상기 다수의 접지 패드에 각각 접속되게 되어 반도체 장치의 전원 핀과 접지 핀이 강조된다.
더욱이, 일본 특허 출원 예비 심사 공개 제JP-A-6-232328호(본 출원의 참조로서 그 전체가 본 발명에 일체로 되어 있고, 또한 JP-A-6-23232의 영문 요약은 일본 특허청으로부터 입수할 수 있으며, 또한 JP-A-6-232328호의 영문 요약은 그 전체가 본 출원의 참조로 본 발명에 일체화되어 있다.)는 다른 LOC 구조 반도체 장치(이하 제2 종래 기술이라 칭함)를 개시한다. JP-A-6-232328호의 도 1에 도시된 바와 같이, 제2 종래 기술은 다수의 행을 형성하기 위해 반도체 칩(1)의 표면 상에 정렬된 전원 패드(5a 및 5b)와 신호 패드(6)를 구비한다. (리드 프레임의) 제1 전원용 리드(2)와 (리드 프레임의) 제2 전원용 리드(3)은 전원 패드(5a 및 5b)와 신호 패드(6)의 행 사이를 연장하도록 정렬된다. (리드 프레임의) 신호 선용 리드(4)은 전원 패드(5a 및 5b) 및 신호 패드(6)의 행의 각 외부에 위치된다.
JP-A-6-232328호에 개시된 LOC 구조 반도체 장치에서, 전원 패드(5a 및 5b)와 신호 패드(6)가 반도체 칩(1)의 표면 상에 다수의 행으로 정렬되고 (리드 프레임의) 제1 전원용 리드(2)과 (리드 프레임의) 제2 전원용 리드(3)는 전원 패드(5a 및 5b)와 신호 패드(6) 사이를 연장하도록 정렬되어 있기 때문에, 전원 패드(5a 및 5b)가 제1 및 제2 전원 패드용 리드(2 및 3)의 소정의 바람직하지 않은 위치에서 제1 및 제2 전원용 리드(2 및 3)에 접속될 수 있어, 전원 패드(5a 및 5b)에서 반도체 칩(1)에 내부적으로 일체로 된 회로까지 반도체 칩(1)에서의 전원 선 길이가 단축될 수 있고, 그 결과 반도체 칩(1)에서의 내부 전원 선 저항이 감소될 수 있게 된다. 또한, 신호 패드(6)에서 반도체 칩(1)에 내부적으로 일체로 된 회로 소자까지 반도체 칩(1)에서의 신호 선의 길이가 단축될 수 있기 때문에, 신호 입력의 입력 패캐시턴스가 단축될 수 있어 반도체 장치의 동작 속도의 저하가 방지될 수 있다.
상술된 제1 종래 기술의 반도체 장치에서, 각각의 리드 프레임이 다른 리드의 종단에 의해 한정된 선을 벗어나 연장할 수 없고 각각의 리드 프레임이 다른 리드의 팁 종단과 반도체 칩 사이의 공간속으로 연장할 수 없도록 리드 프레임이 구성되어 있기 때문에, 본딩 패드는 각각의 패키지를 위해 표준화된 핀 접속 순서에 따라 반도체 칩 상에 정렬되어야 한다.
상기 제1 종래 기술에서, 만일 서로 다른 임의의 위치에 다수의 전원 패드와 다수의 접지 패드를 위치시키는 것이 가능하다면, 전원의 각각으로부터 반도체 칩 내의 배선 길이와 및 반도체 칩 내의 대응하는 회로 소자로부터 접지 패드를 단축시킬 수 있어, 전원 선과 접지 선의 배선 저항을 감소시킬 수 있게 된다. 그러나, 상기 제1 종래 기술의 리드 프레임은 상술된 이유로 인해 다수의 전원 패드와 다수의 접지 패드를 위치시키는 것을 허용하지 않는다. 따라서, 전원 패드와 접지 패드를 강조하기 위해, 반도체 장치 내에서 상기 전원 패드와 접지 선의 배선 저항의 증가를 방지하기 위해 배선 도체의 폭을 증가시키는 방법만이 존재한다. 그러나, 이 방법은 필연적으로 반도체 칩의 면적을 증가시키는 결과를 초래한다.
상술된 단점을 극복하는 대응 방법으로, 상술된 제2 종래 기술에서와 같이 LOC 구조가 채택될 수 있다. 이와 같은 LOC 구조에서, 리드 프레임의 전원 리드와 접지 리드가 반도체 칩 위를 연장하게 되어, 전원 리드와 접지 리드가 본딩 와이어를 통해 반도체 칩의 임의의 위치에 놓인 다수의 전원 패드와 다수의 접지 패드의 소정 위치에 접속될 수 있다. 결국, 전원 및 접지 패드에서 반도체 칩에 내부적으로 일체화된 회로 소자까지 반도체 칩에서의 전원 선 길이가 단축될 수 있고, 그 결과 전원 핀과 접지 핀이 강조될 수 있다.
그러나, 상기 제2 종래 기술에서는 반도체 칩 상에 모든 핀의 리드의 스티치 부를 위치시킬 필요가 있다. 다른 한편으로, 반도체 장치의 추가적인 축소, 핀 수 자체의 증가 및 다기능의 진전으로 인해 차후 핀의 수가 증가하는 경향이 존재한다. 이와 같은 경향은 종래 기술의 LOC 구조에서 다음과 같은 중대한 단점을 유발한다.
첫 번째 단점은 증가된 핀 수로 인해, 스티치 부의 수가 반도체 칩 크기와 비교하여 상대적으로 증가한다는 것이다. 이와 같은 상황하에서, 전원 핀과 접지 핀의 리드가 전원 핀과 접지 핀을 강조하기 위해 반도체 칩의 임의의 위치에 위치된 전원 패드와 접지 패드에 본딩 와이어를 통해 그 소정 위치에 접속되도록, 전원 핀과 접지 핀의 리드를 반도체 칩 위를 연장하려고 시도하였지만, 모든 스티치 부가 반도체 칩 상에 장착될 수 없고, 그 결과 일부 스티치 부는 반도체 칩의 표면을 벗어나 조밀하게 위치되게 되었다. 이와 같은 상태에서는 더 이상 LOC 구조에 조립하는 것이 불가능하고, 따라서 전원 핀과 접지 핀을 강조하는 것은 불가능하게 된다.
두 번째 단점은, 종래 기술의 LOC 구조에서, 반도체 칩 상에 전원 리드와 접지 리드뿐 아니라 신호 리드를 포함하는 모든 리드를 위치시킬 필요가 있다. 다른 한편, 고속 액세스를 위해, 신호 리드는 반드시 저 저항과 저 캐패시턴스이어야 한다. 그러나, 만일 신호 리드가 연장된 리드 길이를 갖도록 연장되면, 잉여의 인덕턴스, 및 잉여의 캐패시턴스 및 잉여의 저항이 신호 리드에 부가되고, 그 결과 신호 핀과 신호 패드 간의 지연 시간이 증가하게 된다.
세 번째 단점은, 종래 기술의 LOC 구조에서, 모든 LOC 리드는 본딩 패드 사이를 통과함으로써 반도체 칩 상으로 반도체 칩의 주변을 벗어나 연장한다. 따라서, LOC 리드의 증가는 본딩 패드를 통과하는 LOC 리드의 증가를 의미하고, 따라서 본딩 패드의 피치는 본딩 패드를 통과하는 LOC 리드의 수에 의해 제한된다. 비록 반도체 장치의 설계에서 본딩 패드의 피치를 기술적으로 감소시킬 수 있지만, 본딩 패드의 위치는 본딩 패드 사이를 통과하는 LOC 리드의 수에 의해 제한되고, 그 결과 레이아웃 설계에서의 자유도가 제한되어 반도체 칩 크기는 필연적으로 증가하는 결과가 된다.
따라서, 본 발명의 목적은 종래 기술의 상술된 단점들을 극복하는 반도체 장치에 칩-리드 상호 접속 구조를 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩 크기의 증가를 피하면서 전원 핀과 접지 핀을 강조할 수 있고, 잉여 인덕턴스, 기생 캐패시턴스, 및 신호 핀의 저항을 최소화할 수 있는, 반도체 장치에 칩-리드 상호 접속 구조를 제공하는 것이다.
본 발명의 상기 및 다른 장점은 본 발명에 따라 각 리드의 사용 목적에 따라 LOC 리드 또는 통상의 리드중 어느 하나로써 반도체 장치의 핀들을 선택적으로 구성함으로써 달성되어 반도체 칩 상에 위치된 스티치 부의 수가 감소될 수 있다. 따라서, 전원 핀과 접지 핀의 LOC 리드를 자유롭게 연장함으로써 유발된 스티치 부의 증가를 허용할 수 있게 되고, 다른 한편, 다수의 전원 패드와 다수의 접지 패드가 반도체 칩 상의 임의의 위치에 위치될 수 있어 전원 핀과 접지 핀의 LOC 리드가 소정의 위치에서 반도체 칩 상에 제공된 상기 다수의 전원 패드와 상기 다수의 접지 패드에 접속될 수 있고, 그 결과 반도체 칩의 크기를 증가시키지 않고 전원 핀과 접지 핀이 강조될 수 있게 된다. 다른 한편, 신호 핀을 위해 LOC 리드 대신에 통상의 리드를 사용함으로써, 필요로 하는 리드 길이가 반으로 줄어들 수 있어 신호 핀의 잉여 인덕턴스, 기생 캐패시턴스 및 저항이 최소로 될 수 있게 된다.
본 발명에 따르면, 다수의 제1 본딩 패드와 그 주변부에 형성된 다수의 제2 본딩 패드를 갖는 반도체 칩;
본딩 와이어를 통해 상기 제1 본딩 패드에 전기적으로 접속되고, 상기 반도체 칩 쪽으로 연장하지만 상기 반도체 칩의 에지 앞에서 종료하는 다수의 제1 리드; 및
상기 반도체 칩에 절연하여 고정되지만 본딩 와이어를 통해 상기 다수의 제2 본딩 패드중 대응하는 하나에 전기적으로 접속된 적어도 하나의 스티치 부를 각각 가지며, 상기 반도체 칩으로 그리고 상기 반도체 칩 위로 연장하는 다수의 제2 리드를 구비하는 반도체 장치가 제공된다.
한 실시예에서, 상기 제2 리드중 적어도 하나는 상기 반도체 칩에 절연하여 고정되지만 다른 본딩 와이어를 통해 상기 다수의 제2 본딩 패드중 다른 하나에 각각 전기적으로 접속된 다수의 스티치 부를 갖는다.
다른 실시예에서, 상기 제2 리드중 적어도 하나는 상기 반도체 칩의 에지 앞에서 종료하고 본딩 와이어를 통해 상기 다수의 제1 본딩 패드중 하나에 전기적으로 접속된 제1 내부 종단과, 상기 반도체 칩으로 그리고 상기 반도체 칩 위를 연장하고 상기 반도체 칩에 절연하여 고정되지만 본딩 와이어를 통해 상기 다수의 제2 본딩 패드중 대응하는 하나에 전기적으로 고정된 하나의 스티치 부를 갖는 제2 내부 종단을 갖도록 분기된다.
한 변형예에서, 상기 제2 리드는 안정한 공급을 필요로 하는 전압 또는 전류용 핀을 구성하고, 상기 제1 리드는 상기 반도체 칩의 나머지 핀을 구성한다.
다른 변형예에서, 상기 제2 리드는 전원 전압, 접지 전압, 및 기준 전압 또는 전류 각각을 위한 핀을 구성하고, 상기 제1 리드는 상기 반도체 장치의 나머지 핀을 구성한다.
또 다른 변형예에서, 상기 제1 리드는 고속 동작을 필요로 하는 신호용 핀을 구성하고, 상기 제2 리드는 상기 고속 동작을 필요로 하는 신호용 핀 이외의 신호 핀을 구성한다.
본 발명의 상기 및 다른 장점, 목적 및 특징은 첨부하는 도면을 참조로 본 발명의 상세한 실시예에 대한 다른 설명으로부터 명확할 것이다.
도 1은 종래 기술의 반도체 장치의 한 예에서 리드 프레임과 반도체 칩을 도시하는 개략 평면도.
도 2a는 LOC 구조를 갖는 반도체 장치의 LOC형 리드 프레임의 한 예와 LOC 구조를 갖는 반도체 장치의 예에서 반도체 칩의 한 예를 도시하는 개략 평면도.
도 2b는 도 2a에 도시된 LOC 구조 반도체 장치의 개략 단면도.
도 3a는 본 발명에 따른 반도체 장치의 제1 실시예에서 리드 프레임과 반도체 칩을 도시하는 개략 평면도.
도 3b는 도 3a에 도시된 반도체 장치의 개략 단면도.
도 4는 본 발명에 따른 반도체 장치의 제2 실시예에서 리드 프레임과 반도체 칩의 개략 평면도.
도 5는 본 발명에 따른 반도체 장치의 제3 실시예에서 리드 프레임과 반도체 칩을 도시하는 개략 평면도.
〈도면의 주요 부분에 대한 도면 부호의 설명〉
1 : 반도체 칩
2 : 본딩 패드
3 : 본딩 와이어
4 : LOC 리드
5 : 스티치 부
6 : 통상의 리드
8 : 접착 테이프
9 : 보호막
10 : 혼합물 리드
11 : 아일런드
도 3a에서는, 본 발명의 제1 실시예에 따른 반도체 장치의 리드 프레임과 반도체 칩을 설명하는 개략 평면도를 나타내고 있다. 도 3b는 도 3a에서 나타낸 반도체 장치의 개략 단면도를 나타낸다. 도 3a 및 도 3b에서, 도 1, 2a, 및 2b에서 나타낸 것에 상응하는 소자에는 동일한 참조 부호가 병기되어 있다.
이 제1 실시예에서, 반도체 칩(1)은 반도체 칩(10)의 상면을 피복하는 보호막(9)과, 반도체 칩(1)의 대향되는 한 쌍의 긴 측면을 따라 위치되어 있는 복수의 본딩 패드(2)를 갖고 있다. 스티치의 배선 금지 영역(7)에는 보호막(9)이 이를 관통하여 형성된 개구를 가지고 있어 이 개구에 본딩 패드(2)가 노출되게 된다.
한편, 리드 프레임은 두 종류의 리드, 즉 복수의 LOC 리드(4)와 복수의 통상의 리드(6)를 포함한다. 도 3a 및 도 3b에서 나타낸 바와 같이, 통상의 리드(6)는 도 1에서 나타낸 종래의 리드 프레임의 리드와 유사하게, 반도체 칩(1)의 에지 이전에 끝나게 되어 통상의 리드(6)의 선단부와 반도체 칩(1)의 에지 사이에는 약간의 간격이 남게 된다. 한편, LCO 리드(4)는 반도체 칩(1) 위에 연장되어 있다. LOC 리드(4) 각각은 도 2a 및 도 2b에서 나타낸 LOC 리드와 유사하게, 반도체 칩(1) 위에 위치된 적어도 하나의 스티치 부(5)를 가진다.
반도체 칩(1)은 도 2a 및 도 2b에서 나타낸 LOC 리드와 유사하게, LOC 리드(4)의 스티치 부(5)의 하측면 위에서 하측면을 관통하여 연장되게 설치된 전기 절연 접착 테이프(8)에 의해 LOC 리드(4)의 하면에 접착 및 고정되게 된다. 약간의 본딩 패드(2)는 본딩 와이어(3)에 의해 LOC 리드(4)의 각 스티치 부(5)의 하면에 접속되고, 나머지 본딩 패드(2)는 본딩 와이어(3)에 의해 대응하는 통상의 리드(6)의 선단부의 상면에 접속된다.
더욱 상세하게는, 도시된 실시예에서는 VCC1 핀(L1)과 GND1 핀(L2)이 VCC1 및 GND1에 대해 각각 설치되어 있으며 LOC 리드(4)로 형성되어 있다. VCC1 핀(L1)과 접지 핀(L2)는 그 임의의 위치에 위치된 복수의 스티치 부(5)를 갖고, 이들 스티치 부(5)는 접착 테이프(8)을 통해 반도체 칩(1)의 보호막(9)에 접착되고, 스티치 부(5) 각각은 본딩 와이어(3)을 통해 대응하는 본딩 패드(2)에 접속된다. 유사하게, 도시된 실시예에서는 VCC2 핀(L4)과 GND2 핀(L5)은 각각 VCC2와 GND2에 대해 설치되어 있으며, LOC 리드(4)로 형성되어 있다. VCC2 핀(L4)와 GND2 핀(L5)은 그 임의의 위치에 위치된 복수의 스티치 부(5)를 갖고, 이들 스티치 부(5)는 접착 테이프(8)를 통해 반도체 칩(1)의 보호막(9)에 접착되고, 스티치 부(5) 각각은 본딩 와이어(3)을 통해 대응하는 본딩 패드(2)에 접속된다. 한편, 신호 핀(L3)은 통상의 리드(6)로 형성되고, 이 통상의 리드는 반도체 칩(1)의 에지 이전에 끝난다. 통상의 리드(6) 각각의 선단부는 본딩 와이어(3)를 통해 대응하는 본딩 패드(2)에 접속된다.
상술한 바에서 볼 때, 본 실시예에서는 반도체 칩의 내부 회로에 안정된 전압 레벨을 공급하는 것이 바람직하기 때문에, 전원 핀과 접지 핀들이 반도체 칩(1)상의 임의의 원하는 위치에 위치되며 본딩 와이어(3)를 통해 대응하는 본딩 패드(2)에 접속되는 스티치 부(5)를 가지도록 반도체 칩 위에 연장되는 LOC 리드(4)로 형성되어 있어 전원 핀과 접지 핀 각각이 복수의 본딩 패드에 접속되게 하는 한편, 신호핀들은 스티치 부(5)를 갖고 있지 않으며 반도체 칩(1)의 에지 이전에 끝나고, 본딩 와이어(3)를 통해 대응하는 본딩 패드(2)에 접속되는 통상의 리드(6)로 형성되도록 하는 방식으로, 반도체 장치의 핀들은 각 핀의 사용 목적에 따라서 선택적으로 LOC 리드(4) 또는 통상의 리드(6)로 구성된다.
도 4에서는, 본 발명의 제2 실시예에 다른 반도체 장치의 리드 프레임과 반도체 칩을 도시하는 개략 평면도를 나타내고 있다. 도 4에서, 도 3a 및 도 3b에서 나타내는 것에 상응하는 구성요소에는 동일한 참조 부호를 병기하고, 그 설명도 설명은 간단화를 위해 생략한다.
제2 실시예는 내부 전압 레벨을 판별하기 위해 사용되는 기준 전압 공급핀(L6)을 부가하여 포함한다는 점에서 제1 실시예와 다르다.
반도체 칩의 내부 회로에 안정 전압 레벨을 공급하기 위해서는, 기준 전압 공급을 위해 복수의 본딩 패드(2)를 반도체 칩상에 배치하는 것이 바람직하다. 따라서, 기준 전압 공급핀(L6)이 반도체 칩 위에 연장된 LOC 리드(4)로 형성되어 있어 반도체 칩(1)상의 임의의 원하는 위치에 배치되며 기준 전압 공급을 위해 본딩 와이어(3)를 통하여 복수의 본딩 패드(2)의 대응하는 본딩 패드에 접속되는 스치티부(5)를 갖게 된다.
도 5를 참조하면, 본 발명의 제3 실시예에 따른 반도체 장치의 리드 프레임과 반도체 칩을 도시하는 개략 평면도를 나타내고 있다. 도 5에서는, 도 3a 및 도 3b에서 나타낸 것과 대응하는 요소에는 동일한 참조 부호를 병기하고, 그 설명은 설명을 간단화하기 위해 생략한다.
제3 실시예는 반도체 칩(1)이 반도체 칩(1)의 대향하는 한 쌍의 짧은 측면에 설치된 본딩 패드(2A)을 부가하여 포함한다는 점에서 제1 실시예와 다르다. 반도체 칩(1)의 짧은 측면에 설치된 본딩 패드(2A)와 접속하기 위해서는, 리드 프레임의 형상은 스티치 부를 설치하고 스티치 부로부터의 베선 본딩에 의해서가 아니라, 통상의 리드로부터의 배선 본딩에 의해 단순화될 수 있다. 본 실시예는 리드 프레임 형상을 단순화하는 경우의 일예이다. 이 목적을 위해서는, VCC1 핀(L1)은 LOC 리드(10B)에 부가된 통상의 리드(10A)을 갖는 혼합물 리드(10)로 형성된다. LOC 리드(10B)는 반도체 칩(1)에 접착되며 본딩 와이어(3)를 통하여 본딩 패드(2)에 접속된 스티치 부(5)를 가지며, 통상의 리드(10A)는 본딩 와이어(3)을 통하여 본딩 패드(2A)에 접속된다. 유사하게, GND1 핀(L2)은 LOC 리드(10B)에 부가된 통상의 리드(10A)을 갖는 혼합물 리드(10)로 형성된다. GND1 핀(L2)의 LOC 리드(10B)는 반도체 칩(1)에 접착되며 본딩 와이어(3)을 통하여 본딩 패드(2)에 접속된 스티치 부(5)를 가지며, GND1 핀(L2)의 통상의 리드(10A)는 본딩 와이어(3)을 통하여 본딩 패드(2A)에 접속되어 있다.
따라서, 본 발명에 따르면, 안정된 공급을 필요로 하는 전압 또는 전류를 두 종류의 리드중 하나(LOC 리드)에 공급하며, 전압 또는 전류 이외의 신호를 두 종류의 리드중 다른 것(통상의 리드)에 공급하는 것이 가능하다. 또한 전원 전압, 접지 전압 및 기준 전압 또는 전류를 두 종류의 리드중 하나(LOC 리드)에 공급하며, 이들 전압과 전류 이외의 신호를 두 종류의 리드중 다른 것(통상의 리드)에 공급하는 것이 가능하다. 다르게는, 두 종류의 리드중 하나(통상의 리드)에 고속 동작을 필요로 하는 신호를 공급하며, 두 종류의 리드중 그 이외의 것(LOC 리드)에 다른 신호를 공급하는 것이 또한 가능하다.
상술된 것에 알 수 있는 바와 같이, 본 발명은 통상의 리드의 신호핀을 형성하여 반도체 칩상에 형성된 빈 공간을 이용함으로써, 신호 핀이 반도체 칩 위에 연장되지 않은 통상의 리드로 형성되고, 전원 핀과 접지 핀은 반도체 칩 위에 연장되는 LOC 리드로 형성된다는 데에 특징이 있다. 따라서, 전원 핀과 접지 핀이 강조될 수 있다.
더욱이, 전원 핀과 접지 핀이 강조될 수 있기 때문에, 반도체 칩 내의 배선 전류 용량을 증가시킬 수 있고, 그 결과 반도체 칩 내에 발생하는 잡음이 감소될 수 있으며, 전원 핀과 접지 핀으로부터 반도체 칩의 내부 회로 까지의 배선 길이가 단축될 수 있다. 특히, 신호 핀은 기생 인덕턴스가 큰 LOC 리드 대신에 통상의 리드로 형성되기 때문에, 신호 핀과 반도체 칩의 내부 회로 사이의 지연 시간이 단축될 수 있어, 신호 억세스의 지연 시간이 개선될 수 있다.
또한, 모든 핀들이 LOC 리드만으로 형성되는 것이 아니라 신호 핀은 통상의 리드로 형성되기 때문에, 본딩 패드 사이를 통과하는 리드의 개수가 감소될 수 있어, 이에 따라 설계의 자유도가 상승될 수 있으며, 반도체 칩 크기가 감소될 수 있다. 따라서, 반도체 칩 상의 리드 프레임의 형상이 단순화되고, 이에 따라 대량 생산시 리드 프레임은 값비싼 프레스 정합으로 형성될 수 있어, 칩 비용이 절감될 수 있다.
본 발명은 특정 실시예에 관련하여 도시 및 설명되었다. 그러나, 본 발명은 설명된 구조의 상세 사항에만 제한되는 것이 아니고 청구범위의 영역 내에서 여러 변형 및 수정이 가능하다.

Claims (7)

  1. 반도체 장치에 있어서:
    복수의 제1 본딩 패드와 복수의 제2 본딩 패드가 주변부에 형성되어 있는 반도체 칩;
    상기 반도체 칩을 향해 연장되지만 상기 반도체 칩의 에지 이전에 끝나며, 본딩 와이어를 통해 상기 복수의 제1 본딩 패드에 전기적으로 접속되어 있는 복수의 제1 리드; 및
    상기 반도체 칩 위에서 반도체 칩으로 연장되어 있으며, 각각이 상기 반도체 칩에 절연되게 고정되어 있지만 본딩 와이어를 통해 상기 복수의 제2 본딩 패드중 대응하는 본딩 패드에 전기적으로 접속되어 있는 적어도 하나의 스티치 부를 갖는 복수의 제2 리드
    를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 제2 리드중 적어도 하나의 리드는 상기 반도체 칩에 절연되게 고정되지만 상기 복수의 제2 본딩 패드중 다른 본딩 패드에는 다른 본딩 와이어를 통해 각각 전기적으로 접속되는 복수의 스티치 부를 갖는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 제2 리드중 적어도 하나는 상기 반도체 칩의 상기 에지 이전에 끝나며 본딩 와이어를 통해 상기 복수의 제1 본딩 패드중 하나의 본딩 패드에 전기적으로 접속되는 제1 내측 단부와, 상기 반도체 칩 위에서 반도체 칩에 연장되며 상기 반도체 칩에 절연되게 고정되지만 본딩 와이어를 통해 상기 복수의 제2 본딩 패드중 대응하는 본딩 패드에 전기적으로 접속되는 하나의 스티치 부를 가지는 제2 내측 단부를 가지도록 분기되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제2 리드중 적어도 하나는 상기 반도체 칩의 상기 에지 이전에 끝나며 본딩 와이어를 통해 상기 복수의 제1 본딩 패드중 하나의 본딩 패드에 전기적으로 접속되는 제1 내측 단부와, 상기 반도체 칩 위에서 반도체 칩에 연장되며 상기 반도체 칩에 절연되게 고정되지만 본딩 와이어를 통해 상기 복수의 제2 본딩 패드중 대응하는 본딩 패드에 전기적으로 접속되는 하나의 스티치 부를 가지는 제2 내측 단부를 가지도록 분기되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 제2 리드는 안정된 공급을 필요로 하는 전압 또는 전류용 핀을 구성하고, 상기 제1 리드는 반도체 장치의 나머지 핀을 구성하는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 제2 리드는 전원 전압, 접지 전압, 및 기준 전압 또는 전류용 핀을 각각 구성하고, 상기 제1 리드는 상기 반도체 장치의 나머지 핀을 구성하는 것을 특징으로 하는 반도체 장치.
  7. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 제1 리드는 고속 동작을 필요로 하는 신호용 핀을 구성하고, 상기 제2 리드는 상기 고속 동작을 필요로 하는 신호용 핀 이외의 신호 핀을 구성하는 것을 특징으로 하는 반도체 장치.
KR1019970055938A 1996-10-29 1997-10-29 반도체장치에서칩-리드상호접속구조 KR100266531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8286565A JP2859223B2 (ja) 1996-10-29 1996-10-29 半導体装置
JP96-286565 1996-10-29

Publications (2)

Publication Number Publication Date
KR19980033282A true KR19980033282A (ko) 1998-07-25
KR100266531B1 KR100266531B1 (ko) 2000-09-15

Family

ID=17706062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055938A KR100266531B1 (ko) 1996-10-29 1997-10-29 반도체장치에서칩-리드상호접속구조

Country Status (4)

Country Link
US (1) US6016003A (ko)
EP (1) EP0840375A3 (ko)
JP (1) JP2859223B2 (ko)
KR (1) KR100266531B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP3006546B2 (ja) 1997-06-12 2000-02-07 日本電気株式会社 半導体装置及びリードフレーム
US6268643B1 (en) * 1997-12-22 2001-07-31 Texas Instruments Incorporated Lead frame device for delivering electrical power to a semiconductor die
JP3063847B2 (ja) * 1998-05-01 2000-07-12 日本電気株式会社 リードフレーム及びそれを用いた半導体装置
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
JP2002076831A (ja) * 2000-08-28 2002-03-15 Nec Corp リードフレームおよびそれを使用するｓａｗフィルタ
US20020070436A1 (en) * 2000-12-11 2002-06-13 Hui Chong Chin Die pad for integrated circuits
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US7911040B2 (en) * 2007-12-27 2011-03-22 Stats Chippac Ltd. Integrated circuit package with improved connections
CN103928431B (zh) * 2012-10-31 2017-03-01 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
JPH04316338A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
JPH04372161A (ja) * 1991-06-21 1992-12-25 Mitsubishi Electric Corp 半導体装置
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JP2869596B2 (ja) * 1991-12-27 1999-03-10 株式会社日立製作所 樹脂封止型半導体装置
JPH05291478A (ja) * 1992-04-15 1993-11-05 Nec Corp 樹脂封止型半導体装置
JP3119544B2 (ja) * 1992-07-08 2000-12-25 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP2830637B2 (ja) * 1992-08-18 1998-12-02 日本電気株式会社 Ｌｏｃ型半導体装置
JPH06232328A (ja) * 1993-02-02 1994-08-19 Mitsubishi Electric Corp Ｌｏｃ型半導体装置
JPH0794658A (ja) * 1993-09-20 1995-04-07 Shinko Electric Ind Co Ltd リードフレーム
US5545920A (en) * 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지

Also Published As

Publication number Publication date
EP0840375A3 (en) 1999-10-13
KR100266531B1 (ko) 2000-09-15
JP2859223B2 (ja) 1999-02-17
EP0840375A2 (en) 1998-05-06
US6016003A (en) 2000-01-18
JPH10135400A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
JP2518569B2 (ja) 半導体装置
US6667560B2 (en) Board on chip ball grid array
US4595945A (en) Plastic package with lead frame crossunder
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US6130484A (en) Semiconductor device
KR20040011348A (ko) 반도체장치
KR940008109A (ko) 반도체집적회로장치
KR20020016241A (ko) 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
KR19980033282A (ko) 반도체 장치에서 칩-리드 상호 접속 구조
US5164817A (en) Distributed clock tree scheme in semiconductor packages
KR940006585B1 (ko) 반도체 회로장치
US6268643B1 (en) Lead frame device for delivering electrical power to a semiconductor die
JPH0637136A (ja) 半導体装置
GB2292004A (en) Electronic circuit package
US20050104184A1 (en) Semiconductor chip package and method
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JP3063711B2 (ja) 半導体集積回路
JP2890269B2 (ja) 半導体装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JPH0521694A (ja) 半導体装置
JPH05343525A (ja) 半導体集積回路
JPS60154644A (ja) 半導体装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee