KR20020016241A - 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지 - Google Patents

주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지 Download PDF

Info

Publication number
KR20020016241A
KR20020016241A KR1020000049460A KR20000049460A KR20020016241A KR 20020016241 A KR20020016241 A KR 20020016241A KR 1020000049460 A KR1020000049460 A KR 1020000049460A KR 20000049460 A KR20000049460 A KR 20000049460A KR 20020016241 A KR20020016241 A KR 20020016241A
Authority
KR
South Korea
Prior art keywords
pad
semiconductor chip
die pad
electrode pads
peripheral ring
Prior art date
Application number
KR1020000049460A
Other languages
English (en)
Other versions
KR100359304B1 (ko
Inventor
정영두
노권영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000049460A priority Critical patent/KR100359304B1/ko
Priority to US09/909,736 priority patent/US20020024122A1/en
Publication of KR20020016241A publication Critical patent/KR20020016241A/ko
Application granted granted Critical
Publication of KR100359304B1 publication Critical patent/KR100359304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 내부 리드와 다이 패드 사이에 주변 링 패드가 배치된 리드 프레임 및 이를 포함하는 반도체 칩 패키지에 관한 것이다. 주변 링 패드는 다이 패드 둘레를 전체적으로 감싸고 있으며, 반도체 칩의 전원용 전극 패드와 전원용 본딩 와이어에 의해 전기적으로 연결된다. 다이 패드는 타이바를 통해 주변 링 패드와 연결되어 있고, 패키지 외부로 노출되어 있다. 주변 링 패드에 와이어를 본딩하고 주변 링 패드와 내부 리드 및 전극 패드를 연결함으로써, 주변 링 패드를 공통 접지용 리드로 사용한다. 한편, 주변 링 패드에 복수의 금속 패드를 형성하고 이를 통해 전극 패드와 내부 리드를 연결함으로써 리드 배치의 자유도와 본딩 자유도를 확보한다.

Description

주변 링 패드를 갖는 리드 프레임 및 이를 포함하는 반도체 칩 패키지{Lead frame having a side ring pad and semiconductor chip package including the same}
본 발명은 반도체 조립 기술에 관한 것이다. 좀 더 구체적으로, 본 발명은 내부 리드와 다이 패드 사이에 배치된 주변 링 패드를 포함하는 리드 프레임 및 이를 포함하는 반도체 칩 패키지에 관한 것이다.
반도체 소자의 성능이 향상되고 고주파 특성이 요구됨에 따라 입출력 핀수가 많은 플라스틱 패키지를 제조하는 것이 점점 더 어려워진다. 금속 리드 프레임을 사용하는 반도체 칩 패키지에서 칩의 동작 주파수가 높아지면, 신호 전달 경로나 전원 공급 경로에 인덕턴스 성분이 높아져서 신호 잡음이 많아진다. 따라서, 전원이나 접지용 리드의 수가 많이 필요한데, 이것은 많은 핀수를 요구하고 패키지의 크기를 증가시키기 때문에 패키지의 소형화 경향에 맞지 않다. 패키지의 크기를 작게 하면서 많은 핀수를 구현하기 위해서는, 리드의 피치를 매우 작게 하여야 하는데, 이러한 미세 피치 리드는 약하기 때문에 조립 공정 도중에 또는 패키지를 사용하는 도중에 손상되기 쉽다. 또한, 핀수가 많아지면 리드가 다이 패드로부터 멀리 떨어져서 배치되어야 하므로, 반도체 칩과 리드를 연결하는 본딩 와이어의 길이(와이어 스팬)가 길어진다. 길이가 긴 본딩 와이어는 그 루프(loop)를 유지하기가 어렵고 몰딩 수지의 압력에 의한 스위핑(sweeping) 불량 등의 문제가 생기기 때문에, 와이어 본딩 공정에 높은 신뢰성이 요구될 뿐만 아니라 와이어의 인덕턴스 증가 문제가 필연적으로 발생한다.
이러한 문제를 해결하기 위해, 리드 대신에 솔더볼(solder ball)을 사용하거나 칩 크기 패키지(CSP; chip size package 또는 chip scale pacakge) 구조를 채용하는 방법을 사용한다. 그러나, 이러한 구조는 비용이 많이 들고 조립 단가가 올라가기 때문에 바람직하지 않다.
한편, 통신용 소자, 예컨대 CDMA(Code Divisional Mupltiple Access)에 적용되는 소자들은 고주파 특성을 가지므로 높은 접지 본딩이 요구된다. 이를 위해, 리드 프레임의 다이 패드를 패키지 몸체의 밑면을 통해 노출시키고, 노출된 다이 패드의 면을 이용하여 접지를 함으로써 높은 접지 본딩 요구를 충족시킨다. 그런데, 종래 다이 패드면이 노출된 구조에서는 다이 패드면이 박리에 매우 취약하기 때문에 다이 패드에 본딩된 접지 본딩 와이어의 스티치쪽이 매우 취약하게 된다. 실제로, 모토롤라에서 판매하는 MRFIC1854를 사용한 20TSSOP 노출 다이 패드의 경우 신뢰성 검증 시험(패키지 소자를 인쇄 회로 기판에 실장할 때 생길 수 있는 문제점을 미리 찾아내는 시험) 후 약 80%의 박리가 다이 패드면에 나타남을 확인하였다.
또한, 미세 피치화에 대응하기 위해 칩 패드의 둘레 전부에 리드를 배치하는소위, QFP(Quad Flat Package) 구조로 패키지를 구성할 수 있는데, 이것은 다수의 접지 핀과 전원 핀이 필요한 패키지에는 적용하기가 어렵다는 단점이 있다. 왜냐하면, QFP 패키지에서는 100D 규칙(와이어의 직경을 D라고 했을 때 최대 와이어 스팬, 즉, 하나의 와이어에 의해 전기적으로 연결되는 전극 패드와 내부 리드 사이의 최대 거리)에 의해 와이어 스팬이 제한되므로, 핀수에 한계가 있고 내부 리드의 배치와 와이어 본딩의 자유도가 떨어지기 때문이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것이다.
본 발명의 목적은 반도체 칩 패키지의 고주파 특성을 개선하는 것이다.
본 발명의 다른 목적은 낮은 비용으로 반도체 칩 패키지의 다핀화 미세 피치화에 대응하는 것이다.
본 발명의 또 다른 목적은 반도체 칩 패키지의 제조에서 내부 리드의 배치, 와이어 본딩의 자유도를 높이는 것이다.
도 1은 본 발명의 한 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이다.
도 2는 도 1에 나타낸 반도체 칩 패키지를 선 2-2를 따라 절단한 단면도이다.
도 3은 본 발명의 다른 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이다.
도 4는 도 3에 나타낸 반도체 칩 패키지를 선 4-4를 따라 절단한 단면도이다.
도 5는 본 발명의 또 다른 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이다.
도 6은 본 발명에 사용되는 사이드 링의 단면도이다.
도 7는 도 5에 나타낸 반도체 칩 패키지를 선 7-7를 따라 절단한 단면도이다.
<도면의 주요 부호에 대한 설명>
10: 리드 프레임(lead frame) 12: 다이 패드(die pad)
14: 내부 리드(inner lead) 15: 외부 리드(outer lead)
16: 타이바(tie bar) 17: 단차부
18: 주변 링 패드(peripheral ring pad)
20: 반도체 칩 22: 전극 패드
50: 반도체 칩 패키지
본 발명에 따른 리드 프레임은 복수의 전극 패드가 형성된 활성면을 갖는 반도체 칩이 실장되는 다이 패드와, 상기 복수의 전극 패드 중 대응되는 전극 패드와 복수의 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 리드와, 상기 다이 패드와 내부 리드 사이에 배치되며, 상기 다이 패드 둘레를 감싸는 주변 링 패드와, 상기 다이 패드와 주변 링 패드를 연결하는 타이바를 포함하며, 상기 복수의 전극 패드 중 일부는 상기 본딩 와이어 중 소정의 본딩 와이어에 의해 상기 주변링 패드에 전기적으로 연결되는 것을 특징으로 한다.
실시예
이하, 도면을 참조로 본 발명의 실시예에 대해 설명한다.
도 1은 본 발명의 한 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이고, 도 2는 도 1에 나타낸 반도체 칩 패키지를 선 2-2를 따라 절단한 단면도이다.
도 1과 도 2를 참조하면, 본 발명에 따른 리드 프레임(10)은 다이 패드(12; die pad), 내부 리드(14; inner leads), 외부 리드(15; outer leads), 타이바(16; tie bar), 단차부(17), 주변 링 패드(18; peripheral ring pad)를 포함하고 있다. 리드 프레임(10)은 구리, 구리 합금, 철-니켈 합금 또는 철-니켈-코발트 합금의 단일 금속으로 만들 수 있다. 리드 프레임(10)은 도 1에 나타낸 구조의 단위 리드 프레임이 사이드 레일(side rail; 도시 아니함)에 의해 복수개 연결되어 있는데, 도면을 간단히 하기 위해 하나의 단위 리드 프레임만 나타내었다.
다이 패드(12)는 칩 실장면(도면의 윗면)에 다이 본딩 공정에 의해 반도체 칩(20)이 부착된다. 반도체 칩(20)의 활성면 주변부에는 복수의 전극 패드(22)가 형성되어 있는데, 이것은 칩(20) 내부 회로를 외부와 전기적으로 연결하는 통로로서, 보통 알루미늄 금속으로 되어 있다. 칩(20)의 전극 패드(22)는 리드 프레임(10)의 내부 리드(14)와 금속 와이어(30, 32)에 의해 전기적으로 연결된다. 금속 와이어(30, 32)를 연결하는 공정을 와이어 본딩 공정이라 하는데, 이것은 전극 패드(22)에 볼 본딩(ball bonding)을 하고 내부 리드(14)의 본딩부(33)에 스티치 본딩(stich bonding)을 함으로써 완성된다. 본딩 와이어는 도면을 간단히 하기위해 일부분만 도 1에 나타내었다.
이 실시예에서 주변 링 패드(18)는 반도체 칩(20)에 대한 접지 패드 역할을 한다. 즉, 반도체 칩의 복수의 전극 패드(20) 중 접지용 전극 패드(22A)를 접지용 본딩 와이어(30)에 의해 주변 링 패드(18)에 연결한다. 따라서, 반도체 칩(20)은 주변 링 패드(18)를 통해 전류를 흘릴 뿐만 아니라, 주변 링 패드(18)와 타이바(16)에 의해 연결되어 있는 다이 패드(12)를 통해서도 전류를 흘리기 때문에, 접지 용량이 증가한다. 즉, 반도체 칩에 대한 접지 단자의 용량이 커진다.
이 실시예에서는 도 2에 도시한 것처럼, 다이 패드(12)는 그 밑면(24)이 패키지(50)의 밑면(42)과 일치하기 때문에, 봉지 수지(40)에 의해 밀봉되지 않고 외부로 노출되어 있다. 따라서, 고주파 특성을 요구하는 반도체 칩에서 요구되는 높은 접지 본딩이 충족된다.
또한, 접지용 본딩 와이어(30)가 다이 패드(12)에 본딩되지 않고 주변 링 패드(33)에 본딩되기 때문에, 다이 패드(12)의 밑면(24)이 외부에 노출되어 있더라도 접지용 본딩 와이어(30)의 박리를 피할 수 있다.
이 실시예에서, 타이바(16)는 다이 패드(12)를 주변 링 패드(18)와 전기적 및 기계적으로 연결할 뿐만 아니라, 다이 패드(12)를 리드 프레임(10)의 사이드 레일(side rail, 도시 아니함)에 고정시킨다. 타이바(16)는 리드 프레임(10)의 내부 리드(14)와 반도체 칩(20)의 동일 평면성(coplanarity)를 유지시키는 굴곡부(17)를 포함한다. 굴곡부(17)의 크기는 패키지의 유형에 따라 달라질 수 있다.
도 1과 도 2에 나타낸 실시예는 전원 공급 통로가 다이 패드(12) 및 주변 링패드(18)를 포함하기 때문에, 전원 공급 경로의 인덕턴스가 낮아지고 높은 주파수에서도 전원 잡음이 없는 안정된 동작이 가능하다.
도 3은 본 발명의 다른 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이고, 도 4는 도 3에 나타낸 반도체 칩 패키지를 선 4-4를 따라 절단한 단면도이다.
QFP 패키지는 핀수가 많이 필요한 소자에 적용되는데, 리드의 수가 많아지면 리드를 자유롭게 배치하는 데에 한계가 있는데, 특히, 여러 개의 전원 공급용 리드를 배치해야 하는 경우에 하나의 리드를 공통으로 사용하기가 힘들어진다. 그러나, 본 발명에서는 주변 사이드 링(18)을 공통 리드로 사용함으로써 종래 리드 배치 한계를 극복할 수 있다. 즉, 전원용 본딩 와이어(30, 34)를 반도체 칩(20)의 전용용 전극 패드(22A)와 사이드 링(18) 사이에 연결하고, 전원용 내부 리드를 본딩 와이어(36)로 사이드 링 패드(18)와 연결할 수 있기 때문에, 전원용 내부 리드의 위치를 자유롭게 배치할 수 있다. 따라서, 내부 리드를 자유롭게 배치할 수 있을 뿐만 아니라, 전원용 리드의 수를 줄일 수 있다.
예를 들어서, 100 핀의 QFP 소자에서 24개의 접지용 리드가 사용되는데, 여기에 본 발명을 적용하면 주변 링 패드를 공통 접지용 리드로 사용할 수 있으므로 23개의 리드를 줄일 수 있고 리드 배치를 위한 공간이 그 만큼 많이 확보되어 리드 배치의 자유도와 와이어 본딩의 자유도가 높아진다. 또한, 와이어 스팬을 줄일 수 있으므로 내부 리드를 다이 패드 가까이 배치하는 것이 가능하여 패키지의 전체 크기를 줄이는 것도 가능하다.
도 5는 본 발명의 또 다른 구현예에 따른 반도체 칩 패키지의 부분 평면 사시도이고, 도 6은 본 발명에 사용되는 주변 링 패드의 단면도이며, 도 7는 도 5에 나타낸 반도체 칩 패키지를 선 7-7를 따라 절단한 단면도이다.
이 실시예에 사용되는 주변 링 패드(18a)는 절연층(60)과 그 위에 접착제(62)에 의해 부착되는 복수의 금속 패드(64)로 구성된다. 절연층(60)은 폴리이미드 계열의 테이프이고, 그 위에 구리 금속 패턴을 부착하여 금속 패드(64)를 구성한다. 접착제(62)는 에폭시 계열의 접착제로서 액상 접착제와 테이프 접착제를 모두 사용할 수 있다.
반도체 칩(20)의 전극 패드(22)는 내부 리드(14)와 본딩 와이어(32)에 의해 직접 본딩되거나, 제1 징검다리 본딩 와이어(37)와 제2 징검다리 본딩 와이어(38)을 통해 주변 링 패드(18a)의 금속 패드(64)를 거쳐 연결된다. 따라서, 서로 연결되어야 하는 특정 내부 리드와 전극 패드가 멀리 떨어져 배치되어 있는 경우(예컨대, 귀퉁이에 배치된 내부 리드)에도 길이가 긴 본딩 와이어를 사용하지 않고 주변 링 패드(18a)를 통해 전기적으로 연결함으로써, 와이어 본딩의 자유도가 증가하고 길이가 짧은 본딩 와이어를 사용할 수 있으므로, 본딩 와이어에 의한 인덕턴스 증가를 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 접지 용량이 증가하고 전원 잡음이 줄어들기 때문에 고주파 특성의 구현에 유리하고, 다이 패드가 노출된 구조에서도 신뢰성이 높은 본딩 와이어를 구현할 수 있으며, 내부 리드의 배치와 와이어의본딩을 자유롭게 할 수 있고, 낮은 비용으로 간단하게 반도체 칩 패키지의 다핀화 및 미세화 경향에 부응할 수 있다.

Claims (11)

  1. 복수의 전극 패드가 형성된 활성면을 갖는 반도체 칩이 실장되는 다이 패드와,
    상기 복수의 전극 패드 중 대응되는 전극 패드와 복수의 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 리드와,
    상기 다이 패드와 내부 리드 사이에 배치되며, 상기 다이 패드 둘레를 감싸는 주변 링 패드와,
    상기 다이 패드와 주변 링 패드를 연결하는 타이바를 포함하며,
    상기 복수의 전극 패드는 전원용 전극 패드를 포함하고 이 전원용 전극 패드는 전원용 본딩 와이어에 의해 상기 주변 링 패드에 전기적으로 연결되는 것을 특징으로 하는 리드 프레임.
  2. 제1항에서, 상기 타이바는 상기 내부 리드와 상기 반도체 칩의 동일 평면성을 유지하기 위한 굴곡부를 포함하는 것을 특징으로 하는 리드 프레임.
  3. 제1항 또는 제2항에서, 상기 다이 패드, 내부 리드, 타이바는 동일한 금속으로 된 것을 특징으로 하는 리드 프레임.
  4. 제1항 또는 제2항에서, 상기 내부 리드와 일체형으로 형성된 외부 리드를 포함하는 것을 특징으로 하는 리드 프레임.
  5. 복수의 전극 패드가 형성된 활성면을 갖는 반도체 칩이 실장되는 다이 패드와,
    상기 복수의 전극 패드 중 대응되는 전극 패드와 복수의 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 리드와,
    상기 다이 패드와 내부 리드 사이에 배치되며, 상기 다이 패드 둘레를 감싸는 주변 링 패드와,
    상기 다이 패드와 주변 링 패드를 연결하는 타이바를 포함하며,
    상기 주변 링 패드에는 복수의 금속 패드가 형성되어 있는 것을 특징으로 하는 리드 프레임.
  6. 제5항에서, 상기 복수의 본딩 와이어는 상기 전극 패드와 상기 금속 패드 사이에 연결되는 제1 징검다리 본딩 와이어와 상기 금속 패드와 상기 내부 리드 사이에 연결되는 제2 징검다리 본딩 와이어를 포함하는 것을 특징으로 하는 리드 프레임.
  7. 제6항에서, 상기 제1 징검다리 본딩 와이어와 제2 징검다리 본딩 와이어에 연결되어 있는 내부 리드는 상기 다이 패드의 귀퉁이에 배치되어 있는 것을 특징으로 하는 리드 프레임.
  8. 복수의 전극 패드가 활성면에 형성된 반도체 칩과, 복수의 리드를 갖는 리드 프레임과, 상기 반도체 칩과 리드 프레임의 리드를 전기적으로 복수의 본딩 와이어와, 상기 반도체 칩을 보호하며 패키지 몸체를 형성하는 봉지 수지를 포함하며,
    상기 리드 프레임은,
    상기 반도체 칩이 실장되는 다이 패드와,
    상기 복수의 전극 패드 중 대응되는 전극 패드와 상기 복수의 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 리드와,
    상기 다이 패드와 내부 리드 사이에 배치되며, 상기 다이 패드 둘레를 감싸는 주변 링 패드와,
    상기 다이 패드와 주변 링 패드를 연결하는 타이바를 포함하며,
    상기 복수의 전극 패드는 전원용 전극 패드를 포함하고 이 전원용 전극 패드는 전원용 본딩 와이어에 의해 상기 주변 링 패드에 전기적으로 연결되는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제8항에서, 상기 다이 패드의 밑면은 외부로 노출되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  10. 복수의 전극 패드가 활성면에 형성된 반도체 칩과, 복수의 리드를 갖는 리드 프레임과, 상기 반도체 칩과 리드 프레임의 리드를 전기적으로 복수의 본딩 와이어와, 상기 반도체 칩을 보호하며 패키지 몸체를 형성하는 봉지 수지를 포함하며,
    상기 리드 프레임은,
    복수의 전극 패드가 형성된 활성면을 갖는 반도체 칩이 실장되는 다이 패드와,
    상기 복수의 전극 패드 중 대응되는 전극 패드와 복수의 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 리드와,
    상기 다이 패드와 내부 리드 사이에 배치되며, 상기 다이 패드 둘레를 감싸는 주변 링 패드와,
    상기 다이 패드와 주변 링 패드를 연결하는 타이바를 포함하며,
    상기 주변 링 패드에는 복수의 금속 패드가 형성되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제10항에서, 상기 복수의 본딩 와이어는 상기 전극 패드와 상기 금속 패드 사이에 연결되는 제1 징검다리 본딩 와이어와 상기 금속 패드와 상기 내부 리드 사이에 연결되는 제2 징검다리 본딩 와이어를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
KR1020000049460A 2000-08-25 2000-08-25 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지 KR100359304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000049460A KR100359304B1 (ko) 2000-08-25 2000-08-25 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
US09/909,736 US20020024122A1 (en) 2000-08-25 2001-07-19 Lead frame having a side ring pad and semiconductor chip package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049460A KR100359304B1 (ko) 2000-08-25 2000-08-25 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20020016241A true KR20020016241A (ko) 2002-03-04
KR100359304B1 KR100359304B1 (ko) 2002-10-31

Family

ID=19685095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049460A KR100359304B1 (ko) 2000-08-25 2000-08-25 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지

Country Status (2)

Country Link
US (1) US20020024122A1 (ko)
KR (1) KR100359304B1 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6798046B1 (en) * 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7002238B2 (en) * 2003-10-23 2006-02-21 Broadcom Corporation Use of a down-bond as a controlled inductor in integrated circuit applications
US7671474B2 (en) * 2005-02-23 2010-03-02 Nxp B.V. Integrated circuit package device with improved bond pad connections, a lead-frame and an electronic device
JP2006319288A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 半導体装置
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
WO2007054883A2 (en) * 2005-11-08 2007-05-18 Nxp B.V. Leadframe-based ic-package with supply-reference comb
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20080265923A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8097934B1 (en) 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8093707B2 (en) * 2009-10-19 2012-01-10 National Semiconductor Corporation Leadframe packages having enhanced ground-bond reliability
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Also Published As

Publication number Publication date
KR100359304B1 (ko) 2002-10-31
US20020024122A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
KR100359304B1 (ko) 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
US6080264A (en) Combination of semiconductor interconnect
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8053278B2 (en) Multi-chip package type semiconductor device
US7002805B2 (en) Thermal enhance MCM package and manufacturing method thereof
US5468994A (en) High pin count package for semiconductor device
US7215016B2 (en) Multi-chips stacked package
US20050046008A1 (en) Leadless semiconductor package
KR19990029974A (ko) 결합 유도 코일과 집적 회로 반도체 칩이 구비되는 단일 리드프레임 패키지 및 그 제조방법
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
US20050035448A1 (en) Chip package structure
US5861668A (en) Semiconductor package
US6864588B2 (en) MCM package with bridge connection
US6429536B1 (en) Semiconductor device
US20040188818A1 (en) Multi-chips module package
US7015591B2 (en) Exposed pad module integrating a passive device therein
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6316828B1 (en) Structure of a solder mask for the circuit module of a BGA substrate
KR100292036B1 (ko) 반도체패키지의제조방법및그에 따른반도체패키지
KR100248035B1 (ko) 반도체 패키지
US20050012226A1 (en) Chip package structure
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP2002110889A (ja) 半導体装置及びその製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
KR100595317B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee