JPH09134992A - 半導体リードフレーム - Google Patents

半導体リードフレーム

Info

Publication number
JPH09134992A
JPH09134992A JP7220236A JP22023695A JPH09134992A JP H09134992 A JPH09134992 A JP H09134992A JP 7220236 A JP7220236 A JP 7220236A JP 22023695 A JP22023695 A JP 22023695A JP H09134992 A JPH09134992 A JP H09134992A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
guide ring
frame according
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7220236A
Other languages
English (en)
Other versions
JP2820645B2 (ja
Inventor
Shin Uon-Sun
シン ウォン−スン
Fun Kimu Ri
キム リー−フン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU IND CO Inc
Legrand Korea Co Ltd
Original Assignee
ANAMU IND CO Inc
Anam Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940021610A external-priority patent/KR0137065B1/ko
Priority claimed from KR2019940026326U external-priority patent/KR0129004Y1/ko
Priority claimed from KR1019940025861A external-priority patent/KR0137068B1/ko
Application filed by ANAMU IND CO Inc, Anam Industrial Co Ltd filed Critical ANAMU IND CO Inc
Publication of JPH09134992A publication Critical patent/JPH09134992A/ja
Application granted granted Critical
Publication of JP2820645B2 publication Critical patent/JP2820645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体チップの接着時に接着手段
の過剰漏出を防止し、連結バーあるいはガイドリングの
一定部位のみが接着テープに付着されるようにして接着
テープの浪費を減少することを目的とする。 【解決手段】 半導体リードフレームは、ヒートシンク
（ＨＳ）上面４方向に位置するリード（Ｉ）中、ある１
つのリード（ＩS ）が延長された連結バー（ＣＢ）を備
えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ用
リードフレームに関するものであって、特にガイドリー
ドとガイドリングが各々、または、共に形成されていて
ヒートシンク（Ｈ）の接着を容易にし、チップ接着手段
の過剰漏出を制限し、半導体チップの高集積度を達成で
きるリードフレームに関する。
【０００２】
【従来の技術】従来のリードフレームを図１を参照して
説明すると、前記リードフレームは多数のチップパッド
（ＣＰ）を有する半導体チップ（ＳＣ）が搭載される半
導体チップ搭載板（ＤＰ）と、該半導体チップ搭載板
（ＤＰ）の各々の角にダウンセット（ＤＳ）を有しなが
ら一体に形成されるタイバー（ＴＢ）と、前記半導体チ
ップ搭載板（ＤＰ）の斜面に位置される多数のリード
（Ｉ）に形成される。
【０００３】このとき、前記各々のリード（Ｉ）と各々
のチップパッド（ＣＰ）はワイヤー（Ｗ）を媒介体に連
結される。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来のリードフレームは最近における半導体チップ（Ｓ
Ｃ）の高集積化に伴うチップパッド（ＣＰ）の数的な増
加、すなわち、信号ラインパッド、パワーラインパッ
ド、グラウンドラインパッド等の増加に対して充分に対
応できない欠陥があった。
【０００５】例えば、半導体チップ（ＳＣ）製造工程の
高集積化に伴う半導体チップ（ＳＣ）のチップパッド
（ＣＰ）設定個数は増加されるが、該チップパッド（Ｃ
Ｐ）にワイヤー（Ｗ）で連結されるリードフレームのリ
ード（Ｉ）形成個数はこれに対応して増加されなくて、
結局新しいワイヤーボンディングやまたは新しい構造の
リードフレームが要求されるようになっていた。
【０００６】一方、チップが搭載された従来のリードフ
レーム（ＬＦ）の他の例として図２に示すように、半導
体デバイス（device）の動作中に半導体チップから熱を
放散させるために半導体チップ搭載板の上面、または底
面にヒートシンク（ＨＳ）が付着される。従来の半導体
チップ搭載板がないリードフレーム（ＬＦ）構造におい
てヒートシンク（ＨＳ）をリードフレーム（ＬＦ）に接
着する方法は、図２，図３の例示の如く中央に半導体チ
ップ（ＳＣ）を接着するためのウインドー（ＷＤ）が形
成された四角状の接着テープ（ＡＴ）を使用してリード
フレーム（ＬＦ）にヒートシンク（ＨＳ）を付着する方
法を利用してきた。
【０００７】しかし、前記のような従来のリードフレー
ム構造では、四角状の接着テープ（ＡＴ）を使用して、
接着テープにリードフレーム（ＬＦ）のリード（Ｉ）全
部を接着する方法によりリードフレームにシートシンク
を付着させているため、高価な接着テープ（ＡＴ）を必
要以上に使用することとなり、半導体パッケージの製造
コストが上昇する一要因となっている。
【０００８】また、このような従来の方法によるとシー
トシンク（ＨＳ）上面に半導体チップ（ＳＣ）を接着す
る際にエポキシ樹脂等の接着剤（Ａ）が過度に塗布され
てエポキシ樹脂が接着部位（領域）を溢流したりその一
部の物質が流出してモールド工程後剥離やクラックの不
良要因となるおそれがある。また、リードフレーム（Ｌ
Ｆ）には一定の幅を有する多数個のリード（Ｉ）が接着
テープ（ＡＴ）に接着されて半導体チップ（ＳＣ）周辺
に近接配置されるようにデザイン設計されるため、多数
のパワーチップパッドと多数のグラウンドチップパッド
または多数の同一信号で入出力するチップパッド（Ｃ
Ｐ）を有する半導体チップ（ＳＣ）と引出されるリード
（Ｉ）間のワイヤー（Ｗ）ボンディング時やヒートシン
ク（ＨＳ）とのボンディング時の作業の困難性をひき起
こしている。
【０００９】本発明の目的は、従来のヒートシンクとリ
ードフレーム間の接着手段が有する問題点を勘案して、
半導体チップの接着時に接着手段の過剰漏出を防止し、
また、連結バー、あるいは、ガイドリングの一定部位の
みが接着テープに付着されるようにして接着テープの浪
費を減少することにある。本発明の他の目的は、半導体
パッケージの製造工程で使用される多種の原資材中の１
つであるリードフレームにおいて、半導体チップの高集
積化の一助とすることができるリードフレームを提供す
ることである。
【００１０】
【課題を解決するための手段】本発明に係る半導体リー
ドフレームは、リードフレームの引出されるリードのう
ちの一部のリードを延長してその先端面に連結バー（Ｃ
Ｂ）を設けさせたり、タイバー（ＴＢ）を延長して四角
ウインドー形態のガイドリング（ＧＲ）が自動的に具備
されるようにしている。
【００１１】また、本発明に係る半導体リードフレーム
では、ガイドリング，連結バー及びガイドリードを形成
させ前記ガイドリング，連結バー及びガイドリードに半
導体チップの同一の信号ラインパッド、パワーラインパ
ッド、グラウンドラインパッド等をワイヤーで同時に連
結させている。
【００１２】
【発明の実施の形態】以下、本発明を添付図面を参考に
詳細に説明すると次の通りである。図４は本発明を構成
するクワッド（quad）型リードフレームのリード（Ｉ）
とヒートシンク（ＨＳ）との付着関係を例示した一実施
形態であって、４方向に位置したリード（Ｉ）のうち中
間部分に位置したリード（ＩS ）の先端面に連結バー
（ＣＢ）を横設して、該連結バー（ＣＢ）を四角テープ
等の接着手段（Ｔ1 ）を利用してヒートシンク（ＨＳ）
に接着し、他のリード（Ｉ）等はヒートシンク（ＨＳ）
の四辺に接着されたテープ片等の補助接着手段（Ｔ2 ）
に接着させる。
【００１３】そのため、リード（ＩS ）の先端面に横設
された４個の連結バー（ＣＢ）が相互隣接連結されるこ
とにより四角ガイドリング形態を維持、半導体チップ
（ＳＣ）の接着時にチップ接着手段（Ａ）としてのエポ
キシ樹脂等の過剰塗布による漏出を予防するようにな
る。図５は本発明のクワッド型リードフレームのリード
（Ｉ）とヒートシンク（ＨＳ）との付着関係を例示した
第２の実施形態であって、４方向に位置するリード
（Ｉ）等はヒートシンク（ＨＳ）の四辺に接着された補
助接着手段（Ｔ2 ）に全て接着させて、４つの角に設け
られたタイバー（ＴＢ）の先端を、四角帯状のガイドリ
ング（ＧＲ）が形成されるようにして同ガイドリング
（ＧＲ）をヒートシンク（ＨＳ）に接着された四角状の
接着手段（Ｔ1 ）上に接着させる。
【００１４】そこで、前記ガイドリング（ＧＲ）によっ
て半導体チップ（ＳＣ）の接着時にチップ接着手段
（Ａ）の過剰塗布による漏出を予防できるようになる。
また、図４の連結バー（ＣＢ）と図５のガイドリング
（ＣＲ）を形成することにおいて、その厚さはリードフ
レームの厚さよりもっと厚く形成することにより、接着
手段（Ａ）としてのエポキシ樹脂の漏出予防効果を増進
させることができ、また連結バー（ＣＢ）とガイドリン
グ（ＧＲ）には溝またはスロット形状の変形防止手段
（ＡＰ）が具備され連結バー（ＣＢ）とガイドリング
（ＧＲ）が受ける熱ストレスを吸収して熱的変形を予防
するようになる。
【００１５】一方、本発明の図３ないし図１７の実施例
による連結バー（ＣＢ）及びガイドリング（ＧＲ）の構
成形態は図７に例示する如く、隣接する両方向の連結バ
ー（ＣＢ）を“Ｌ”字状に連結し、各連結バー（ＣＢ）
を数個のリード（Ｉ）で連結して、必要時にグラウンド
ピンやパワーピンに利用できるように構成することがで
きる。また、図８の如くタイバー（ＴＢ）の先端を連結
して四角形状のガイドリング（ＧＲ）を形成し、かつ、
ガイドリング（ＧＲ）の一辺を部分切断し、切断された
ガイドリング部材（ＧＲ1 ）を隣接する数個のリード
（Ｉ）に連結して２個以上のリードを共通連結されるよ
うに構成することができる。さらに、図９及び図１１の
如く四角形状のガイドリング（ＧＲ）中一辺を隣接する
リード（Ｉ）に連結させて多数の半導体チップパッド
（ＣＰ）との連結を図ることができる。このとき、ガイ
ドリング（ＧＲ）に連結された１つまたは２つのリード
（Ｉ）はグラウンドやパワーピンに使用可能になり、そ
れ故半導体チップ（ＳＣ）に一層多くのチップパッド
（ＣＰ）を集積させることができ、チップの集積密度を
向上させることができる。
【００１６】また、図１０の如く四角形態のガイドリン
グ（ＧＲ）にリード側に向かう連結チップ（ＪＴ）を突
出させリード（Ｉ）とのワイヤーボンディングが円滑に
行われるように構成することができる。さらに場合によ
っては図１２や図１３の如くタイバーがなしに製造され
たリードフレームの各方向に位置したリード（Ｉ）を取
捨選択してその先端面に延長される連結バー（ＣＢ）を
四角リング状に形成し、かつ、２つまたは４つの角にリ
ード（Ｉ）幅を有する補助リード（Ｉ′）を連結して必
要時に既存のシングレーション（Singulation ：タイバ
ー除去）工程をそのまま使用するようにできる。
【００１７】また、図１４に例示する如くタイバー（Ｔ
Ｂ）に延長され形成されるガイドリング（ＧＲ）と前記
ガイドリング（ＧＲ）をヒートシンク（ＨＳ）に接着す
るための接着手段（Ｔ1 ）上にグラウンドボンディング
領域（ＧＢ）を形成させ、ガイドリング（ＧＲ）自体を
接地端子に利用することができ、場合によってはガイド
リング（ＧＲ）をパワーパッドに連結して電源端子に利
用することができる。
【００１８】図１５は本発明の第１１の実施形態を示す
もので、半導体チップ（ＳＣ）に近接させて四角状のガ
イドリング（ＧＲ）を位置させ、その外郭両側に連結バ
ー（ＣＢ）を対応配置させ、ガイドリング（ＧＲ）はグ
ラウンドボンディング端子に利用し、ガイドリング（Ｇ
Ｒ）外部に設置された連結バー（ＣＢ）はパワー端子に
利用させることができる。
【００１９】図１６（Ａ），（Ｂ）は、リード（Ｉ）等
と連結バーまたはガイドリングとの位置関係を図示した
ものである。ここでは、多数のリード中ある１つのリー
ド、または多数個のリード等と連結バー、またはガイド
リングとの間隔を相異するように位置させ、その間をグ
ラウンドボンディング領域に利用するように定めること
ができる。
【００２０】図１７は本発明の第１２の実施形態を図示
したもので、ヒートシンク（ＨＳ）に付着させた接着手
段（Ｔ1 ）にガイドリング（ＧＲ）の一定部位のみ接着
させて、リード（Ｉ）はヒートシンク（ＨＳ）と分離さ
れた状態で接着されないようにすることにより接着手段
（Ｔ1 ）の利用を最少化し、高価な接着剤の使用を最小
限にとどめ、製造コストの低減及び経費節約ができるよ
うにした。
【００２１】図１８〜図２２は本発明の第１３〜第１７
の実施形態に伴うリードフレームの平面図である。以
下、添付図面にしたがい本発明を詳細に説明する。これ
ら図示したリードフレームは、多数のチップパッド（Ｃ
Ｐ）を有する半導体チップ（ＳＣ）が上面に搭載された
半導体チップ搭載板（ＤＰ）と、該半導体チップ搭載板
（ＤＰ）の各角にダウンセット（ＤＳ）を有しながら一
体に形成されているタイバー（ＴＢ）と、前記半導体チ
ップ搭載板（ＤＰ）の四方に位置された多数のリード
（Ｉ）とから構成される。このうち、半導体チップ搭載
板（ＤＰ）の各角にはガイドリング（ＧＲ）が形成さ
れ、かつ、ガイドリング（ＧＲ）の一部分は半導体チッ
プ搭載板（ＤＰ）と多数のリード（Ｉ）間に位置するよ
うに形成されている。
【００２２】このとき、前記ガイドリング（ＧＲ）には
少なくとも１個以上のチップパッド（ＣＰ）がワイヤー
（Ｗ）で連結される。このような本発明の構成と作用効
果を図１８を参考に一層詳細に説明すれば、リードフレ
ームの半導体チップ搭載板（ＤＰ）各角にはガイドリン
グ（ＧＲ）が形成されており、このようなガイドリング
（ＧＲ）の一部分は前記半導体チップ搭載板（ＤＰ）と
多数のリード（Ｉ）間に位置するように形成され、か
つ、該ガイドリング（ＧＲ）の一終端は１リード（Ｉ）
の末端に一体に連結され、他の一終端は隣接する他のガ
イドリング（ＧＲ）の一終端に連結されており、このよ
うにガイドリング（ＧＲ）同士が連結された部分にも１
リード（Ｉ）が一体に連結される。
【００２３】すなわち、前記ガイドリング（ＧＲ）の終
端は１リード（Ｉ）と一体に連結されるか、あるいは、
隣接するガイドリング（ＧＲ）の終端と連結されると同
時に１リード（Ｉ）に一体に連結される。このとき、前
記ガイドリング（ＧＲ）には半導体チップ（ＳＣ）の上
面に配置されたチップパッド（ＣＰ）がワイヤー（Ｗ）
で少なくとも１個以上連結される。したがってこのガイ
ドリング（ＧＲ）に同時に連結される複数のチップパッ
ド（ＣＰ）は同様な性質を有することになる。
【００２４】このように同様な性質を有する多数のチッ
プパッド（ＣＰ）をガイドリング（ＧＲ）に同時に連結
させることによって、半導体チップ（ＳＣ）の上面に一
層多数のチップパッド（ＣＰ）を搭載することができる
ようになり、結局半導体チップ（ＳＣ）の高集積化を可
能にする。たとえば、前記ガイドリング（ＧＲ）に半導
体チップ（ＳＣ）の高集積化により増加されるチップパ
ッド（ＣＰ）を同様な性質別に束ねて同時に連結するこ
とにより、高集積化によるチップパッド（ＣＰ）のボン
ディング問題を解決することができ、半導体チップ（Ｓ
Ｃ）の高集積化の一助とすることができる。
【００２５】また、半導体チップ搭載板（ＤＰ）の両側
面にはダウンセット（ＤＳ）を有するタイバー（ＴＢ）
が連結され、かつ、このタイバー（ＴＢ）を多数のリー
ド（Ｉ）中間でリード（Ｉ）と同様な形状で２個または
４個形成することにより、このタイバー（ＴＢ）が半導
体チップ搭載板（ＤＰ）をリードフレームに連結固定さ
せて支持することになる。
【００２６】一方、図１９は本発明による他の具現例を
表示する図面であって、ガイドリング（ＧＲ）部分の両
終端はリード（Ｉ）と分離されるか、あるいはガイドリ
ング（ＧＲ）部分の一終端のみがリード（Ｉ）に一体に
連結され、さらに半導体チップ搭載板（ＤＰ）四方の側
面にはダウンセット（ＤＳ）を有するタイバー（ＴＢ）
が連結されている。
【００２７】また、図２０は本発明によるさらに他の具
現例を表示する図面であって、ガイドリング（ＧＲ）部
分の両終端は隣接するガイドリング（ＧＲ）部分の終端
と相互連結され結果的に全てのガイドリング（ＧＲ）部
分は連結されており、このようなガイドリング（ＧＲ）
の一部分はダウンセット（ＤＳ）を有しながら延長され
半導体チップ搭載板（ＤＰ）の各角に連結されて前記半
導体チップ搭載板（ＤＰ）を支持するようになってい
る。
【００２８】結局、本発明によるガイドリング（ＧＲ）
部分の終端は１リード（Ｉ）に連結されているか、また
は隣接するガイドリング（ＧＲ）部分の終端に連結され
ているか、あるいは何所にも連結されることなく独立す
るように形成される。たとえば、半導体チップ（ＳＣ）
の上面に配置されているチップパッド（ＣＰ）の種類と
個数、または配列方式により本発明のガイドリング（Ｇ
Ｒ）は多数の形態、すなわち、リード（Ｉ）と連結され
るか、あるいは隣接するガイドリング（ＧＲ）に連結さ
れるか、あるいはそれ自体独立された形態に形成される
こともできて、このようなガイドリング（ＧＲ）の形態
により半導体チップ搭載板（ＤＰ）を支持するタイバー
（ＴＢ）の構造と形態も各々相異するように形成され
る。
【００２９】このように本発明によるガイドリング（Ｇ
Ｒ）は半導体チップ（ＳＣ）のチップパッド（ＣＰ）と
ボンディングを容易にするために多数の形態に形成され
るが、このようなガイドリング（ＧＲ）にワイヤー
（Ｗ）を媒介体に多数のチップパッド（ＣＰ）が連結さ
れることにより、チップパッド（ＣＰ）の数的増加に充
分対応できるようになる。
【００３０】図２１を参照すると、半導体チップ搭載板
（ＤＰ）と、多数のリード（Ｉ）間に連結バー（ＣＢ）
と類似したガイドリード（ＧＬ）が形成され、かつ、こ
のときのガイドリード（ＧＬ）は多数のリード（Ｉ）中
で両端部のリード（Ｉ）が延長されて一体に形成されて
おり、該ガイドリード（ＧＬ）の一部分は半導体チップ
搭載板（ＤＰ）の一面に沿って並列に形成される。
【００３１】このとき、前記ガイドリード（ＧＬ）には
性質が同様なチップパッド（ＣＰ）がワイヤー（Ｗ）を
媒介体に少なくとも１個以上連結されている。ここで、
同様な性質を有する多数のチップパッド（ＣＰ）をガイ
ドリード（ＧＬ）に同時に連結させることにより、半導
体チップ（ＳＣ）の上面に一層多数個のチップパッド
（ＣＰ）を搭載させることが可能となり、結局半導体チ
ップ（ＳＣ）の高集積化を可能にする。
【００３２】たとえば、半導体チップ（ＳＣ）の高集積
化に伴い必須的に増加されるチップパッド（ＣＰ）を同
様な性質別に束ねて前記ガイドリード（ＧＬ）に同時に
連結させることによって、高集積化に伴い増加されるチ
ップパッド（ＣＰ）のボンディング問題、すなわち、チ
ップパッド（ＣＰ）の増加に比べてリードフレームのリ
ード（Ｉ）を増加できなかった問題点を解決できて、結
局半導体チップ（ＳＣ）の高集積化を可能にしたのであ
る。
【００３３】一方、図２２は本発明によるリードフレー
ムの他の具現例を表示した図面であって、前記ガイドリ
ード（ＧＬ）は任意に延長された２個のリード（Ｉ）が
連結される形態に形成され、かつ、該ガイドリード（Ｇ
Ｌ）は半導体チップ搭載板（ＤＰ）の一面に沿って形成
される。
【００３４】
【発明の効果】このように本発明では接着テープ等の接
着手段を利用してヒートシンク（ＨＳ）とリードフレー
ム（ＬＦ）を付着することにおいて、リードフレームを
構成する内部リード（Ｉ）中一部の内部リードとタイバ
ー（ＴＢ）の先端を延長して四角状の連結バー（ＣＢ）
やガイドリング（ＧＲ）またはガイドリード（ＧＬ）を
形成させて同連結バー（ＣＢ）、ガイドリング（ＧＲ）
及びガイドリード（ＧＬ）によるヒートシンク（ＨＳ）
とリードフレーム（ＬＦ）間の接着がなされるようにし
ているため、接着手段に利用される高価な接着テープの
浪費を節減するようにしたと同時に連結バー、ガイドリ
ング及びガイドリードによってチップ接着手段であるエ
ポキシ等の過剰塗布時の漏出を予防できるようにして資
材の不良率を減少し、品質の向上効果を提供するととも
に、連結バー、ガイドリング及びガイドリードを同一の
入出力信号ライン，パワーライン，グラウンドライン等
の共通端子に利用することができるようにし、ワイヤー
ボンディング効率を向上させることによって半導体チッ
プの高集積化の効果が得られるのである。
【図面の簡単な説明】
【図１】従来のリードフレームの平面図。
【図２】従来のヒートシンク付着型リードフレームに半
導体チップを接着する構成図。
【図３】従来のヒートシンク付着型リードフレームに半
導体チップを接着する構成図。
【図４】本発明の一実施例によるヒートシンク付着型リ
ードフレームの平面図。
【図５】本発明の第２実施例によるヒートシンク付着型
リードフレームの平面図。
【図６】本発明のヒートシンク付着型リードフレームに
半導体チップを接着する構成図。
【図７】本発明の第３実施例によるヒートシンク付着型
リードフレームの平面図。
【図８】本発明の第４実施例によるヒートシンク付着型
リードフレームの平面図。
【図９】本発明の第５実施例によるヒートシンク付着型
リードフレームの平面図。
【図１０】本発明の第６実施例によるヒートシンク付着
型リードフレームの平面図。
【図１１】本発明の第７実施例によるヒートシンク付着
型リードフレームの平面図。
【図１２】本発明の第８実施例によるヒートシンク付着
型リードフレームの平面図。
【図１３】本発明の第９実施例によるヒートシンク付着
型リードフレームの平面図。
【図１４】本発明の第１０実施例によるヒートシンク付
着型リードフレームの平面図。
【図１５】本発明の第１１実施例である多重ガイドリン
グを有するヒートシンク付着型リードフレーム平面図。
【図１６】本発明による内部リードとガイドリングまた
は、連結バーに形成された連結チップとの関係位置図。
【図１７】本発明の第１２実施例によるヒートシンク付
着型リードフレームの平面図。
【図１８】本発明の第１３実施例によるリードフレーム
の平面図。
【図１９】本発明の第１４実施例によるリードフレーム
の平面図。
【図２０】本発明の第１５実施例によるリードフレーム
の平面図。
【図２１】本発明の第１６実施例によるリードフレーム
の平面図。
【図２２】本発明の第１７実施例によるリードフレーム
の平面図。
【符号の説明】
Ａ 接着手段 ＡＰ 変形防止手段 ＡＴ 接着テープ ＣＢ 連結バー ＣＰ チップパッド ＤＰ 半導体チップ搭載板 ＤＳ ダウンセット ＧＬ ガイドリード ＧＲ ガイドリング ＨＳ ヒートシンク Ｉ リード Ｉ′ 補助リード ＪＴ 連結チップ ＬＦ リードフレーム ＳＣ 半導体チップ Ｔ1 接着手段 Ｔ2 補助接着手段 ＴＢ タイバー Ｗ ワイヤー ＷＤ ウインドー

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】半導体パッケージを構成する要素のヒート
    シンク上面に付着されるリードフレームであって、ヒー
    トシンクの上面４方向に位置するリード中、ある１つの
    リードが延長された連結バーを具備することを特徴とす
    る、半導体リードフレーム。
  2. 【請求項２】前記４方向の連結バーがヒートシンクの４
    方向で延長されて相互連結され、四角形態のガイドリン
    グを形成する、請求項１に記載の半導体リードフレー
    ム。
  3. 【請求項３】リードフレームを構成するタイバーを延長
    して四角形態のガイドリングを形成する、請求項１に記
    載の半導体リードフレーム。
  4. 【請求項４】前記連結バーの厚さをリードフレームの厚
    さよりも厚く構成した、請求項１〜３に記載の半導体リ
    ードフレーム。
  5. 【請求項５】前記ガイドリングの厚さをリードフレーム
    の厚さよりも厚く構成した請求項２または３に記載の半
    導体リードフレーム。
  6. 【請求項６】前記連結バーに熱的ストレスを吸収する
    溝、スロット等の変形防止手段を設けてなる、請求項１
    に記載の半導体リードフレーム。
  7. 【請求項７】前記ガイドリングに熱的ストレスを吸収す
    る溝、スロット等の変形防止手段を設けてなる請求項２
    または３に記載の半導体リードフレーム。
  8. 【請求項８】前記連結バーに連結チップを突出させてグ
    ラウンド用リードとのボンディングが円滑になされるよ
    うにすることを特徴とする請求項１または２に記載の半
    導体リードフレーム。
  9. 【請求項９】前記ガイドリングに連結チップを突出させ
    てグラウンド用リードとのワイヤーボンディングが円滑
    になされるようにすることを特徴とする請求項２に記載
    の半導体リードフレーム。
  10. 【請求項１０】前記ガイドリングに半導体チップから多
    数同一の入出力信号を引出するためのリードを延長連結
    することを特徴とする請求項３に記載の半導体リードフ
    レーム。
  11. 【請求項１１】前記ガイドリングにグラウンド用リード
    を延長連結することを特徴とする請求項３に記載の半導
    体リードフレーム。
  12. 【請求項１２】前記ガイドリングに半導体チップの電源
    供給用リードを延長連結したことを特徴とする請求項３
    に記載の半導体リードフレーム。
  13. 【請求項１３】半導体チップに近接形成されたガイドリ
    ング外部に連結バーを位置させることを特徴とする請求
    項１に記載の半導体リードフレーム。
  14. 【請求項１４】連結バーには電源供給用リードを連結
    し、ガイドリングにはグラウンド用リードを連結するこ
    とを特徴とする請求項１３に記載の半導体リードフレー
    ム。
  15. 【請求項１５】前記連結バーの下方面に四角接着テープ
    等の接着手段が接着されたヒートシンクを接着するよう
    にしたことを特徴とする請求項１に記載の半導体リード
    フレーム。
  16. 【請求項１６】前記ガイドリングの下方面に四角接着テ
    ープ等の接着手段が接着されたヒートシンクを接着する
    ようにしたことを特徴とする請求項３に記載の半導体リ
    ードフレーム。
  17. 【請求項１７】前記連結バーに接着される接着手段の一
    部にグラウンドボンディング領域を形成することを特徴
    とする請求項１に記載の半導体リードフレーム。
  18. 【請求項１８】前記ガイドリングに接着される接着手段
    の一部にグラウンドボンディング領域を形成することを
    特徴とする請求項１に記載の半導体リードフレーム。
  19. 【請求項１９】連結バーの一部にグラウンドボンディン
    グ領域を形成することを特徴とする請求項１に記載の半
    導体リードフレーム。
  20. 【請求項２０】ガイドリングの一部にグラウンドボンデ
    ィング領域を形成することを特徴とする請求項３に記載
    の半導体リードフレーム。
  21. 【請求項２１】ガイドリングの一定角部に補助リードを
    連結することを特徴とする請求項２に記載の半導体リー
    ドフレーム。
  22. 【請求項２２】前記ヒートシンクに付着された接着手段
    にガイドリングの一定部位のみ接着されるようにしたこ
    とを特徴とする請求項１６に記載の半導体リードフレー
    ム。
  23. 【請求項２３】多数のチップパッドを有する半導体チッ
    プが上面に搭載された半導体チップ搭載板と、該半導体
    チップ搭載板の各角にダウンセットを有しながら一体に
    形成されたタイバーと、前記半導体チップ搭載板の四方
    に位置された多数のリードからなるリードフレームにお
    いて、前記半導体チップ搭載板の各角にはガイドリング
    部分が形成され、かつ、該ガイドリングの一部分は半導
    体チップ搭載板と多数のリード間に位置されるように形
    成されることを特徴とする半導体リードフレーム。
  24. 【請求項２４】前記ガイドリング部分の一端部は１リー
    ドに一体に連結され、他の一端部は隣接するガイドリン
    グ部分の一端部に一体に連結されながら同時に１リード
    の一端部に一体に連結されることを特徴とする請求項２
    ３に記載の半導体リードフレーム。
  25. 【請求項２５】前記ガイドリング部分の一端部のみが１
    リードに一体に連結されることを特徴とする請求項２３
    に記載の半導体リードフレーム。
  26. 【請求項２６】前記ガイドリング部分の両端部は隣接す
    るガイドリング部分の終端に一体に相互連結されること
    を特徴とする請求項２３に記載の半導体リードフレー
    ム。
  27. 【請求項２７】前記半導体チップ搭載板の両面あるいは
    四面には少なくとも２個以上のタイバーがダウンセット
    を有しながら連結されることを特徴とする請求項２３に
    記載の半導体リードフレーム。
  28. 【請求項２８】前記ガイドリングには少なくとも１個以
    上のチップパッドがワイヤーを媒介体に連結されること
    を特徴とする請求項２３に記載の半導体リードフレー
    ム。
  29. 【請求項２９】前記ガイドリングの一部分をダウンセッ
    トを有しながら延長され半導体チップ搭載板の各角に連
    結されることを特徴とする請求項２３または２６に記載
    の半導体リードフレーム。
  30. 【請求項３０】多数のチップパッドが上面に安置固定さ
    れる半導体チップと、該半導体チップが搭載される半導
    体チップ搭載板と、該半導体チップ搭載板の各角にダウ
    ンセットを有しながら一体に形成されたタイバーと、前
    記半導体チップ搭載板の四面に位置されながらワイヤー
    を媒介体にチップパッドに連結される多数のリードから
    なるリードフレームにおいて、 前記半導体チップ搭載板と多数のリード間にはガイドリ
    ードが形成されていることを特徴とする半導体リードフ
    レーム。
  31. 【請求項３１】前記ガイドリードには少なくとも１個以
    上のチップパッドがワイヤーを媒介体に連結されている
    ことを特徴とする請求項３０に記載の半導体リードフレ
    ーム。
  32. 【請求項３２】前記ガイドリードは多数のリード中で両
    端部に位置するリードに一体に連結されていることを特
    徴とする請求項３０に記載の半導体リードフレーム。
  33. 【請求項３３】前記ガイドリードは多数のリード中で任
    意の２個以上のリードに一体に連結されていることを特
    徴とする請求項３０に記載の半導体リードフレーム。
  34. 【請求項３４】前記ガイドリードは多数のリード中で１
    個のリードに連結されていることを特徴とする請求項３
    ０に記載の半導体リードフレーム。
JP7220236A 1994-08-30 1995-08-29 半導体リードフレーム Expired - Fee Related JP2820645B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019940021610A KR0137065B1 (ko) 1994-08-30 1994-08-30 히트싱크 부착형 리드프레임
KR2019940026326U KR0129004Y1 (ko) 1994-10-10 1994-10-10 리드 프레임
KR1994P25861 1994-10-10
KR1019940025861A KR0137068B1 (ko) 1994-10-10 1994-10-10 리드 프레임
KR1994P21610 1994-10-10
KR1994U26326 1994-10-10

Publications (2)

Publication Number Publication Date
JPH09134992A true JPH09134992A (ja) 1997-05-20
JP2820645B2 JP2820645B2 (ja) 1998-11-05

Family

ID=27349095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7220236A Expired - Fee Related JP2820645B2 (ja) 1994-08-30 1995-08-29 半導体リードフレーム

Country Status (2)

Country Link
US (1) US5723899A (ja)
JP (1) JP2820645B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212269A (ja) * 2008-03-04 2009-09-17 Denso Corp モールドパッケージおよびその製造方法
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW326566B (en) * 1996-04-19 1998-02-11 Hitachi Chemical Co Ltd Composite film and lead frame with composite film attached
US5982025A (en) * 1996-05-30 1999-11-09 Nec Corporation Wire fixation structure
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
KR19990044365A (ko) * 1996-07-03 1999-06-25 야스카와 히데아키 수지 밀봉형 반도체 장치 및 그 제조 방법
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JP3027954B2 (ja) * 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US6956282B1 (en) * 1997-11-05 2005-10-18 Texas Instruments Incorporated Stabilizer/spacer for semiconductor device
US6020631A (en) * 1998-01-06 2000-02-01 Intel Corporation Method and apparatus for connecting a bondwire to a bondring near a via
TW399274B (en) * 1998-02-09 2000-07-21 Winbond Electronics Corp IC package with enhanced ESD protection capability
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000058578A (ja) 1998-08-04 2000-02-25 Texas Instr Japan Ltd 半導体装置
US5998857A (en) * 1998-08-11 1999-12-07 Sampo Semiconductor Corporation Semiconductor packaging structure with the bar on chip
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
KR100350046B1 (ko) 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6258629B1 (en) 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6426565B1 (en) 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6395998B1 (en) 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6798046B1 (en) * 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TWI236126B (en) * 2002-07-02 2005-07-11 Alpha & Omega Semiconductor Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6747349B1 (en) * 2002-12-31 2004-06-08 Lsi Logic Corporation Termination ring for integrated circuit
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
CN1839471B (zh) * 2003-07-14 2011-03-16 万国半导体股份有限公司 具有改善半导体组件电阻与电感值的集成电路封装
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
KR100763549B1 (ko) * 2006-10-12 2007-10-04 삼성전자주식회사 반도체 패키지
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US20100032183A1 (en) * 2007-03-01 2010-02-11 Brandenburg Scott D Compliant pin strip with integrated dam bar
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7646083B2 (en) * 2008-03-31 2010-01-12 Broadcom Corporation I/O connection scheme for QFN leadframe and package structures
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7612436B1 (en) 2008-07-31 2009-11-03 Micron Technology, Inc. Packaged microelectronic devices with a lead frame
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
CN104009008A (zh) * 2013-02-27 2014-08-27 飞思卡尔半导体公司 具有集成散热器的半导体器件
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN104576565A (zh) 2013-10-18 2015-04-29 飞思卡尔半导体公司 具有散热体的半导体器件及其组装方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9953904B1 (en) 2016-10-25 2018-04-24 Nxp Usa, Inc. Electronic component package with heatsink and multiple electronic components
US11908705B2 (en) 2021-10-18 2024-02-20 Texas Instruments Incorporated Interconnect singulation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222166A (ja) * 1989-02-23 1990-09-04 Toppan Printing Co Ltd リードフレームおよび放熱板および半導体装置
JPH0378248A (ja) * 1989-08-22 1991-04-03 Seiko Instr Inc 半導体装置
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05121631A (ja) * 1991-10-25 1993-05-18 Nec Ic Microcomput Syst Ltd リードフレーム
JPH06104349A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
JPS61216453A (ja) * 1985-03-22 1986-09-26 Toshiba Corp リ−ドフレ−ム
JPS63253635A (ja) * 1987-04-10 1988-10-20 Nec Ic Microcomput Syst Ltd 半導体装置
JP2685582B2 (ja) * 1989-05-26 1997-12-03 株式会社日立製作所 リードフレーム及びこれを用いた半導体装置
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
US5309019A (en) * 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222166A (ja) * 1989-02-23 1990-09-04 Toppan Printing Co Ltd リードフレームおよび放熱板および半導体装置
JPH0378248A (ja) * 1989-08-22 1991-04-03 Seiko Instr Inc 半導体装置
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05121631A (ja) * 1991-10-25 1993-05-18 Nec Ic Microcomput Syst Ltd リードフレーム
JPH06104349A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212269A (ja) * 2008-03-04 2009-09-17 Denso Corp モールドパッケージおよびその製造方法
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Also Published As

Publication number Publication date
JP2820645B2 (ja) 1998-11-05
US5723899A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
JPH09134992A (ja) 半導体リードフレーム
JP2983620B2 (ja) 半導体装置及びその製造方法
JPS5812341A (ja) 半導体装置
CN212625544U (zh) 一种半导体封装单元
TWI267959B (en) Semiconductor package with chip-supporting member
JPH05129509A (ja) 非接触型リードとそのパツケージ
KR0147638B1 (ko) 반도체 리드 프레임
KR200183066Y1 (ko) 반도체 패키지 제조용 히트싱크구조
KR0137065B1 (ko) 히트싱크 부착형 리드프레임
JPH07283352A (ja) 半導体装置及びその搬送方法
KR100341518B1 (ko) 반도체 패키지 제조용 리드 프레임
JPS63293963A (ja) 樹脂封止型半導体装置
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN210743938U (zh) 一种用于芯片封装的引线框架
JPS6095958A (ja) 半導体装置
KR940008329B1 (ko) 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
KR100234351B1 (ko) 리드 프레임
KR940002389B1 (ko) 반도체 리이드 프레임
JPH09153589A (ja) 半導体装置
KR19980068771A (ko) 엘오시 타입의 반도체 패키지
JPH04320363A (ja) リードフレーム及び樹脂封止型半導体装置及びモールド金型
JP2845846B2 (ja) 樹脂封止型半導体装置
JPH09116083A (ja) リードフレーム及び半導体装置
KR20020032119A (ko) 반도체 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees