KR0147638B1 - 반도체 리드 프레임 - Google Patents
반도체 리드 프레임Info
- Publication number
- KR0147638B1 KR0147638B1 KR1019950012120A KR19950012120A KR0147638B1 KR 0147638 B1 KR0147638 B1 KR 0147638B1 KR 1019950012120 A KR1019950012120 A KR 1019950012120A KR 19950012120 A KR19950012120 A KR 19950012120A KR 0147638 B1 KR0147638 B1 KR 0147638B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- tape
- lead frame
- pad
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
반도체 리드프레임에 관하여 개시되어 있다.
종래의 테이프 접착 방식의 반도체 리드프레임에 있어서는 테이프의 소요량이 많아 그 적용이 제한되어 있었으나, 본 발명에 의한 반도체 리드프레임은 패드를 제거하고 서포트 바의 양 끝단 부근에 칩의 상하(또는 좌우)와 접착되는 막대모양의 칩 접착부를 만들어 테이프를 막대 모양으로 절단하여 접착함으로써 그 소요량을 줄여 원가를 절감하는 동시에 패키지의 신뢰성을 향상하도록 한 것이다.
Description
제1도는 종래의 Ag-에폭시 접착의 예를 나타내는 반도체 리드프레임의 부분도이다.
제2도는 본 발명에 따른 반도체 리드프레임의 개략적 평면도이다.
제3도는 본 발명에 따른 반도체 리드프레임의 접착부를 나타내는 부분도이다.
*도면의 주요부분에 대한 부호의 설명
L1,L2:리드 P1,P2:본딩 패드
F1:기공 F2:흐름 불량
W1,W2:선연결 거리 AR:Ag-에폭시 수지
D:다이(Die) DT:양면 접착테이프
BF:칩 접착부 T1:접착테이프의 외변
T2:접착테이프의 내변
본 발명은 반도체 리드프레임에 관한 것으로서, 보다 상세하게는 리드프레임의 패드(Pad)와 반도체 칩(Chip)의 접착제로 테이프(Tape)를 사용하는 방식에 있어서 패드와 서포트 바(Support Bar)의 설계를 개량함으로써 테이프의 사용량을 줄이는 반도체 리드프레임의 설계에 관한 것이다.
반도체 리드프레임은 웨이퍼와 함께 반도체 패키지의 핵심 구성 재료의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(Lead)역할과 반도체 칩을 탑재하는 패드와 내부 리드(Internal Lead)와 외부 리드(External Lead)로 이루어진다.
반도체 칩의 조립공정중 칩을 리드프레임에 접착하는 방식을 접착제의 종류와 접착조건에 따라 나누면 대부분의 IC제품에 사용되는 Ag-에폭시(Epoxy) 접착, 열방출이 많은 파워(Power) 트랜지스터나 파워 IC에 주로 사용되는 땜납(Solder) 접착, 소형 트랜지스터 칩에 적용되는 Au/Si 공정(Eutectic) 접착 및 메모리 IC에 흔히 사용되는 테이프 접착으로 나눌 수 있다. 실제로 Cu 또는 합금(Alloy)42(Ni 42%)가 소재인 리드프레임의 열팽창계수는 Si 칩의 열팽창계수와 상당한 차이가 있으므로 접착제는 일종의 완충역할을 하는 것이 바람직하다.
반도체 조립공정에서 통상 사용되는 Ag-에폭시 접착의 예를 제1도에 도시하였다. 그림과 같이 Ag-에폭시 수지에 의해 칩을 리드프레임의 패드에 접착시킬 경우 접착과정에서 칩과 패드사이에 내부기공 및 기포가 형성되고 이것이 패키지 VPS(Vapor Pressure System) 시험시 팽창하여 칩 크랙(Crack) 및 충분리(Delamination)등의 문제점을 낳고 있다. 이를 막기 위해 패드의 중앙에 스루 홀(Through Hole)을 만들어 줌으로써 칩과 패드의 접착면적을 줄이는 설계가 활용되고 있으나 Ag-에폭시의 유동성 때문에 접착면적의 최소화에는 한계가 있다. 또한 그림에서와 같이 메모리 IC 또는 주문형 IC의 칩 크기가 점점 커지면서 작업 조건에 따라 접착면에 기공이 형성되거나(F1) 리드프레임 패드 주변으로 흘러내리는 현상(F2)이 발생되어 접착 신뢰성을 저하시킨다.
따라서 이러한 Ag-에폭시의 흐름불량(F2)을 방지하기 위해서는 부득이 칩과 패드 사이에 일정한 크기의 간격이 필요하게 되어 칩의 본딩 패드(P1,P2)에서 리드(L1,L2)까지의 선연결 거리(W1,W2)도 일정거리 이상이 되어야 하는데, 이것은 반도체의 박형화 및 소형화 추세에 따른 다핀 리드프레임의 설계에 장애요인으로 작용한다.
최근에는 상기한 바와 같은 단점들을 개선하고자 테이프를 이용한 접착방식이 사용되고 있으며 이것은 다시 리드프레임의 패드를 변형시킨 경우와 패드를 제거한 COL(Chip on Lead), LOC(Lead on Chip) 패키지로 나누어 볼 수 있다. 패드를 변형시킨 형태에 있어서 종래에는 패드와 연결된 2개이상의 서포트 바 또는 타이 바(Tie Bar)가 패드를 지지하고, 패드의 내부에는 사각형 또는 원형의 스루 홀을 만들어 주고 그 테두리에만 테이프를 붙임으로써 칩과의 열팽창 계수 차이에 의한 칩 크랙, 충분리 및 칩 팝핑(Poping)을 방지하는 형태로 설계되었다.
이러한 테이프 접착 방식은 종래의 Ag-에폭시 접착 방식에 비해 패드의 스루 홀 설계가 용이하고 테이프의 접착면 두께가 균일하며 흘러내리거나 기공을 만드는 일이 없으므로 접착 신뢰성이 높다. 덧붙여, 테이프로 접착할 경우에는 테이프의 외곽선이 패드의 외곽선과 일치하거나 그보다 조금 밖으로 나와도 문제가 되지 않으므로 칩과 패드 사이의 여유간격이 필요하지 않아 선연결 거리(W1,W2)를 짧게 하는 효과를 얻을 수 있다.
이러한 장점에도 불구하고 테이프의 가격이 Ag-에폭시에 비해 고가(高價)인 반면 패드의 외곽 테두리 만큼의 테이프가 소요되므로 폭넓은 적용에 어려움이 있고 또한 테이프가 사각형 또는 원형의 폐곡선인 경우 EMC(Epoxy Molding Compound)가 칩의 밑면에 골고루 밀착하지 않는 요인이 되기도 한다.
따라서, 본 발명은 패드의 면적을 최소화하여 사실상 서포트 바가 칩을 지지하는 형태로 만들고 막대(Bar) 모양의 테이프를 사용해 접착함으로써 상기한 문제점을 개선하고 원가를 절감할 수 있는 반도체 리드프레임을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 리드프레임은, 접착 테이프에 의해 패드위에 접착되는 칩, 패드를 지지하는 서포트 바, 칩과의 배선을 위한 내부리드 및 외부리드를 구비하여 된 반도체 리드프레임에 있어서, 상기 패드를 제거하고 상기 서포트 바는 그 끝단에 칩의 상하(또는 좌우)와 접착되는 칩 접착부를 가지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도 및 제3도는 본 발명에 관한 반도체 리드프레임에 대해 도시하였는 바, 제2도는 본 발명에 따른 반도체 리드프레임의 개략적 평면도이고, 제3도는 칩 접착부를 확대하여 그린 부분도이다.
전술한 바와 같이 리드프레임에 테이프를 절단하여 붙일 때 사각형이나 폐곡선형으로 절단하는 경우에는 외곽 크기만큼의 테이프가 소요된다. 그러나 본 발명에 따르며, 테이프를 막대(Bar)형태로 일부만 절단하여 붙이게 되므로 테이프의 길이를 제어함으로써 미사용부위를 최소화할 수 있다. 즉, 리드프레임의 패드에 테이프가 접착되는 부위를 서포트 바에 근접한 양단에서만 접착되도록 절단함으로써 양단 중간부의 테이프는 후속 테이핑 작업에 사용할 수 있다.
상기와 같은 본 발명의 목적을 달성하기 위해서 리드프레임의 패드를 변형할 필요가 있다. 왜냐하면, 만일 리드프레임 패드가 통상의 사각형 형태를 그대로 유지한다면 테이프가 접착되지 않는 중간부위의 칩과 패드 사이에는 테이프 두께 만큼의 공백이 생기게 되고 몰딩시 EMC의 주입이 용이하지 않으므로 기공이 형성되어 오히려 패키지 신뢰성이 저하될 수 있기 때문이다. 본 발명에 따른 변형된 리드프레임 패드의 형태가 제2도에 도시되어 있다. 본 발명에 따른 리드프레임의 패드는 그 면적이 최소화되어 양분된 형태이거나 또는 패드는 제거되고 서포트 바의 양 끝단을 개략하여 이 부분에 테이프(T)를 절단하여 붙이고 여기에 칩의 대칭하는 두변(상하 또는 좌우)만을 접착시키는 것이다.
덧붙여, 서포트 바에 수직방향으로 연결되는 막대 모양의 평면 칩 접착부(BF)를 가지며 여기에 테이핑 접착(DT)이 이루어지는 것이 바람직하다. 사용되는 테이프의 접착제로는 서머-세트형(Thermo-set type) 또는 서머-플래스틱형(Thermo-plastic type)이 있을 수 있다.
제2도에서 도시한 바에 의하면, 테이프의 외곽선은 리드프레임의 외곽선보다 안쪽 및 칩의 외곽선보다는 바깥쪽에 위치하고 있으나 전술한 바와 같이 테이프는 리드프레임의 외곽선 밖으로 확장될 수 도 있다.
제3도는 테이프의 외곽선이 리드프레임의 외곽선 밖으로 나오게 하여 칩을 최대한 리드부에 근접시킨 경우(W3,W4)를 보여주는데, (T1),(T2)는 각각 테이프의 외변, 내변을 표시한다.
이상과 같이 본 발명은 접착 테이프의 절단 형태에 있어서 사각형이나 폐곡선이 아닌 막대 형태를 취함으로써 테이프의 소모량을 상당히 줄일 수 있어 원가를 절감하는 효과를 가져오며, 또한 칩의 접착부가 사각테나 폐곡선이 아닌 막대 모양이므로 칩의 배면에 기공이 모이지 않게 되어 VPS 크랙에 대한 패키지의 신뢰성이 높다.
Claims (2)
- 서포트 바의 양 끝단에 칩의 상하(또는 좌우)와 접착되는 칩 접착부가 구비되고, 양면 접착테이프에 의해 상기 칩 접착부에 칩이 접착되는 것을 특징으로 하는 반도체 리드프레임.
- 제1항에 있어서, 상기 서포드 바에 수직으로 연결되는 막대 모양의 평면 칩 접착부를 가지는 것을 특징으로 하는 반도체 리드프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012120A KR0147638B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 리드 프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012120A KR0147638B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 리드 프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043142A KR960043142A (ko) | 1996-12-23 |
| KR0147638B1 true KR0147638B1 (ko) | 1998-08-01 |
Family
ID=19414608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012120A KR0147638B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 리드 프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147638B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384079B1 (ko) * | 1999-11-01 | 2003-05-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
-
1995
- 1995-05-16 KR KR1019950012120A patent/KR0147638B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043142A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255550B1 (ko) | 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법 | |
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| US5648682A (en) | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6144108A (en) | Semiconductor device and method of fabricating the same | |
| US20020056904A1 (en) | Semiconductor device and method of fabricating the same | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| KR0147638B1 (ko) | 반도체 리드 프레임 | |
| KR100268756B1 (ko) | 리드프레임의 분리형 다이패드구조 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| KR19980068771A (ko) | 엘오시 타입의 반도체 패키지 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| KR100431501B1 (ko) | 고전력 패키지 구조 및 제조 방법 | |
| KR100281122B1 (ko) | 반도체패키지 | |
| KR100632256B1 (ko) | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 | |
| JPH11345911A (ja) | 半導体装置およびその製造方法 | |
| KR0152913B1 (ko) | 버텀 리드형 반도체 패키지의 리드 프레임 | |
| KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
| KR0119764Y1 (ko) | 반도체 패키지 | |
| JPH05121626A (ja) | 半導体チツプキヤリア用リードフレームとその 接合構造 | |
| JPH1012797A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100426 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |