JPH11345911A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11345911A JPH11345911A JP10151254A JP15125498A JPH11345911A JP H11345911 A JPH11345911 A JP H11345911A JP 10151254 A JP10151254 A JP 10151254A JP 15125498 A JP15125498 A JP 15125498A JP H11345911 A JPH11345911 A JP H11345911A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- semiconductor chip
- dam bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ２枚のリードフレームを使用して２個の半導
体チップを単一のパッケージに樹脂封止する半導体装置
の製造において、モールド成形時の樹脂の注入圧による
ダムバーの変位を防止する。 【解決手段】 第２のリードフレームＬＦ２のダムバー
６の側面には、ダムバー６の幅方向に延在する短いダミ
ーリード７が形成されている。ダミーリード７は、リー
ド１のスペース領域の中央部分にのみ形成され、スペー
ス領域の両端部分（リード１の近傍）には形成されてい
ない。これにより、ダムバー６は、リード１のスペース
領域の中央部分ではダミーリード７の長さ分だけ幅が広
くなっており、スペース領域の両端部分（リード１の近
傍）では幅が狭くなっている。
体チップを単一のパッケージに樹脂封止する半導体装置
の製造において、モールド成形時の樹脂の注入圧による
ダムバーの変位を防止する。 【解決手段】 第２のリードフレームＬＦ２のダムバー
６の側面には、ダムバー６の幅方向に延在する短いダミ
ーリード７が形成されている。ダミーリード７は、リー
ド１のスペース領域の中央部分にのみ形成され、スペー
ス領域の両端部分（リード１の近傍）には形成されてい
ない。これにより、ダムバー６は、リード１のスペース
領域の中央部分ではダミーリード７の長さ分だけ幅が広
くなっており、スペース領域の両端部分（リード１の近
傍）では幅が狭くなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、２個の半導体チップを積層
して単一のパッケージに樹脂封止する半導体装置の製造
に適用して有効な技術に関するものである。
その製造技術に関し、特に、２個の半導体チップを積層
して単一のパッケージに樹脂封止する半導体装置の製造
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Random Access Memor
y)やＳＲＡＭ(Static Random AccessMemory) などのメ
モリＬＳＩを形成した半導体チップの高密度実装を目的
とした樹脂封止型半導体装置が、特開平７−５８２８１
号公報に記載されている。
y)やＳＲＡＭ(Static Random AccessMemory) などのメ
モリＬＳＩを形成した半導体チップの高密度実装を目的
とした樹脂封止型半導体装置が、特開平７−５８２８１
号公報に記載されている。
【０００３】上記公報に記載された樹脂封止型半導体装
置は、ＳＯＪ(Small Outline J-leaded)型のパッケージ
で構成され、トランスファ・モールド法によって成形さ
れたパッケージ本体（樹脂封止体）の内部には、同じ記
憶容量のメモリＬＳＩを形成した２個の半導体チップが
上下に積層された状態で封止されている。
置は、ＳＯＪ(Small Outline J-leaded)型のパッケージ
で構成され、トランスファ・モールド法によって成形さ
れたパッケージ本体（樹脂封止体）の内部には、同じ記
憶容量のメモリＬＳＩを形成した２個の半導体チップが
上下に積層された状態で封止されている。
【０００４】上記パッケージ本体に封止された２個の半
導体チップは、それぞれの素子形成面が互いに対向する
ように配置され、それぞれの素子形成面上には、複数本
のリードのインナーリード部が絶縁フィルムを介して配
置されている。すなわち、この樹脂封止型半導体装置
は、半導体チップの素子形成面上にインナーリード部を
配置するＬＯＣ(Lead On Chip)構造で構成され、それぞ
れのインナーリード部は、ワイヤを介して半導体チップ
の対応するボンディングパッドと電気的に接続されてい
る。
導体チップは、それぞれの素子形成面が互いに対向する
ように配置され、それぞれの素子形成面上には、複数本
のリードのインナーリード部が絶縁フィルムを介して配
置されている。すなわち、この樹脂封止型半導体装置
は、半導体チップの素子形成面上にインナーリード部を
配置するＬＯＣ(Lead On Chip)構造で構成され、それぞ
れのインナーリード部は、ワイヤを介して半導体チップ
の対応するボンディングパッドと電気的に接続されてい
る。
【０００５】上記２個の半導体チップの一方は、第１の
リードフレームのリードに固定された状態でパッケージ
本体に封止され、他方は、第２のリードフレームのリー
ドに固定された状態でパッケージ本体に封止される。す
なわち、この樹脂封止型半導体装置は、２枚のリードフ
レームを使って製造される。
リードフレームのリードに固定された状態でパッケージ
本体に封止され、他方は、第２のリードフレームのリー
ドに固定された状態でパッケージ本体に封止される。す
なわち、この樹脂封止型半導体装置は、２枚のリードフ
レームを使って製造される。
【０００６】上記２個の半導体チップの一方に接続され
たリードのインナーリード部と他方に接続されたリード
のインナーリード部とは、パッケージ本体の内部で互い
に接近する方向に折り曲げられ、レーザによって溶接接
合されている。これらのリードのうち、一方の半導体チ
ップに接続されたリードの他端部は、パッケージ本体の
側面から外部に引き出されてアウターリード部を構成し
ている。これに対し、もう一方の半導体チップに接続さ
れたリードの他端部は、上記レーザによる溶接接合工程
の後、トランスファ・モールド工程に先立ってパッケー
ジ本体の内部で切断されるため、パッケージ本体の外部
には引き出されない。すなわち、パッケージ本体から引
き出されたアウターリード部は、２個の半導体チップに
共通の外部接続端子を構成している。
たリードのインナーリード部と他方に接続されたリード
のインナーリード部とは、パッケージ本体の内部で互い
に接近する方向に折り曲げられ、レーザによって溶接接
合されている。これらのリードのうち、一方の半導体チ
ップに接続されたリードの他端部は、パッケージ本体の
側面から外部に引き出されてアウターリード部を構成し
ている。これに対し、もう一方の半導体チップに接続さ
れたリードの他端部は、上記レーザによる溶接接合工程
の後、トランスファ・モールド工程に先立ってパッケー
ジ本体の内部で切断されるため、パッケージ本体の外部
には引き出されない。すなわち、パッケージ本体から引
き出されたアウターリード部は、２個の半導体チップに
共通の外部接続端子を構成している。
【０００７】上記した樹脂封止型半導体装置によれば、
メモリＬＳＩを形成した２個の半導体チップを薄型のパ
ッケージに樹脂封止することが可能となるので、１個の
半導体チップを樹脂封止したパッケージとほぼ同じサイ
ズで実質的に２倍の記憶容量を有する大容量パッケージ
を実現することができる。
メモリＬＳＩを形成した２個の半導体チップを薄型のパ
ッケージに樹脂封止することが可能となるので、１個の
半導体チップを樹脂封止したパッケージとほぼ同じサイ
ズで実質的に２倍の記憶容量を有する大容量パッケージ
を実現することができる。
【０００８】
【発明が解決しようとする課題】本発明者は、上記のよ
うな２個の半導体チップを封止したパッケージをさらに
薄型化することのできる新規なパッケージ構造を開発中
である。
うな２個の半導体チップを封止したパッケージをさらに
薄型化することのできる新規なパッケージ構造を開発中
である。
【０００９】本発明者が開発中のパッケージは、例えば
ＴＳＯＰ(Thin Small Outline Package)型で構成され
る。トランスファ・モールド法によって成形されるパッ
ケージ本体（樹脂封止体）の内部には、同じ記憶容量の
メモリＬＳＩ（例えば６４メガビットのＤＲＡＭ）を形
成した２個の半導体チップが上下に積層され、それぞれ
の裏面が互いに接触するように配置された状態で封止さ
れる。
ＴＳＯＰ(Thin Small Outline Package)型で構成され
る。トランスファ・モールド法によって成形されるパッ
ケージ本体（樹脂封止体）の内部には、同じ記憶容量の
メモリＬＳＩ（例えば６４メガビットのＤＲＡＭ）を形
成した２個の半導体チップが上下に積層され、それぞれ
の裏面が互いに接触するように配置された状態で封止さ
れる。
【００１０】また、このパッケージは、ＬＯＣ(Lead On
Chip)構造で構成される。すなわち、２個の半導体チッ
プのそれぞれの素子形成面上には、複数本のリードのイ
ンナーリード部が絶縁フィルムを介して配置され、それ
ぞれのインナーリード部は、ワイヤを介して半導体チッ
プの対応するボンディングパッドと電気的に接続され
る。
Chip)構造で構成される。すなわち、２個の半導体チッ
プのそれぞれの素子形成面上には、複数本のリードのイ
ンナーリード部が絶縁フィルムを介して配置され、それ
ぞれのインナーリード部は、ワイヤを介して半導体チッ
プの対応するボンディングパッドと電気的に接続され
る。
【００１１】このように、上記のパッケージは、２個の
半導体チップのそれぞれの素子形成面を互いに対向する
ように配置してそれらの隙間にリードのインナーリード
部を配置する前記公報記載のパッケージとは異なり、２
個の半導体チップの裏面同士を互いに接触させて積層す
る。
半導体チップのそれぞれの素子形成面を互いに対向する
ように配置してそれらの隙間にリードのインナーリード
部を配置する前記公報記載のパッケージとは異なり、２
個の半導体チップの裏面同士を互いに接触させて積層す
る。
【００１２】これにより、２個の半導体チップの隙間が
無くなるので、その分、パッケージ本体の厚さを薄くす
ることができる。また、半導体チップとリードとの間に
形成される浮遊容量のうち、第１の半導体チップの素子
形成面上に配置されるリードと第２の半導体チップとの
間に形成される浮遊容量、および第２の半導体チップの
素子形成面上に配置されるリードと第１の半導体チップ
との間に形成される浮遊容量をそれぞれ排除することが
できるので、その分、リードに付加される浮遊容量を低
減してリードの信号伝播遅延を改善することができる。
無くなるので、その分、パッケージ本体の厚さを薄くす
ることができる。また、半導体チップとリードとの間に
形成される浮遊容量のうち、第１の半導体チップの素子
形成面上に配置されるリードと第２の半導体チップとの
間に形成される浮遊容量、および第２の半導体チップの
素子形成面上に配置されるリードと第１の半導体チップ
との間に形成される浮遊容量をそれぞれ排除することが
できるので、その分、リードに付加される浮遊容量を低
減してリードの信号伝播遅延を改善することができる。
【００１３】上記２個の半導体チップの一方は、第１の
リードフレームのリードに固定された状態でパッケージ
本体に封止され、他方は、第２のリードフレームのリー
ドに固定された状態で上記パッケージ本体に封止され
る。すなわち、この樹脂封止型半導体装置は、２枚のリ
ードフレームを使って製造される。また、これらの２枚
のリードフレームのうち、一方にはアウターリード部が
形成されず、インナーリード部のみが形成される。すな
わち、この樹脂封止型半導体装置は、パッケージ本体か
ら引き出された他方のリードフレームのアウターリード
部が、２個の半導体チップに共通の外部接続端子として
使用される。
リードフレームのリードに固定された状態でパッケージ
本体に封止され、他方は、第２のリードフレームのリー
ドに固定された状態で上記パッケージ本体に封止され
る。すなわち、この樹脂封止型半導体装置は、２枚のリ
ードフレームを使って製造される。また、これらの２枚
のリードフレームのうち、一方にはアウターリード部が
形成されず、インナーリード部のみが形成される。すな
わち、この樹脂封止型半導体装置は、パッケージ本体か
ら引き出された他方のリードフレームのアウターリード
部が、２個の半導体チップに共通の外部接続端子として
使用される。
【００１４】この樹脂封止型半導体装置の製造工程で
は、まず第１のリードフレームのリードのインナーリー
ド部を第１の半導体チップの素子形成面上に接着し、第
２のリードフレームのリードのインナーリード部を第２
の半導体チップの素子形成面上に接着する。
は、まず第１のリードフレームのリードのインナーリー
ド部を第１の半導体チップの素子形成面上に接着し、第
２のリードフレームのリードのインナーリード部を第２
の半導体チップの素子形成面上に接着する。
【００１５】次に、上記第１のリードフレームのリード
のインナーリード部と第１の半導体チップの素子形成面
に形成されたボンディングパッドとをワイヤで結線し、
第２のリードフレームのリードのインナーリード部と第
２の半導体チップの素子形成面に形成されたボンディン
グパッドとをワイヤで結線した後、第１の半導体チップ
の裏面と第２の半導体チップの裏面とが対向するように
２枚のリードフレームを重ね合わせ、これらのリードフ
レームをモールド金型に装着して第１の半導体チップと
第２の半導体チップとを樹脂封止する。
のインナーリード部と第１の半導体チップの素子形成面
に形成されたボンディングパッドとをワイヤで結線し、
第２のリードフレームのリードのインナーリード部と第
２の半導体チップの素子形成面に形成されたボンディン
グパッドとをワイヤで結線した後、第１の半導体チップ
の裏面と第２の半導体チップの裏面とが対向するように
２枚のリードフレームを重ね合わせ、これらのリードフ
レームをモールド金型に装着して第１の半導体チップと
第２の半導体チップとを樹脂封止する。
【００１６】次に、パッケージ本体（樹脂封止体）の外
部に露出した第１のリードフレームのダムバーと第２の
リードフレームのダムバーとを切断成形金型を使って切
断すると共に、一方のリードフレームのアウターリード
部の成形を行う。
部に露出した第１のリードフレームのダムバーと第２の
リードフレームのダムバーとを切断成形金型を使って切
断すると共に、一方のリードフレームのアウターリード
部の成形を行う。
【００１７】上記した製造方法によれば、２枚のリード
フレームの切断が一度の工程で済むので、モールド工程
に先立って一方のリードフレームのアウターリード部を
切断する前記公報記載のパッケージの製造方法に比べて
工程を短縮することができる。
フレームの切断が一度の工程で済むので、モールド工程
に先立って一方のリードフレームのアウターリード部を
切断する前記公報記載のパッケージの製造方法に比べて
工程を短縮することができる。
【００１８】ところが、上記の製造方法では、半導体チ
ップをそれぞれ搭載した２枚のリードフレームを重ね合
わせてモールド金型に装着し、一方のリードフレームの
ダムバーと他方のリードフレームのダムバーとを上型の
クランプ面と下型のクランプ面とで上下方向から締め付
けた状態でモールド金型のキャビティに樹脂を圧入す
る。そのため、上下の金型のクランプ面がダムバーを締
め付ける力が不足すると、樹脂の注入圧力によって一方
のダムバーがキャビティの外側方向に変位し、このとき
生じた一方のダムバーと他方のダムバーとの隙間を通じ
て樹脂がキャビティの外に漏れ出し、成形不良を引き起
こすことがある。
ップをそれぞれ搭載した２枚のリードフレームを重ね合
わせてモールド金型に装着し、一方のリードフレームの
ダムバーと他方のリードフレームのダムバーとを上型の
クランプ面と下型のクランプ面とで上下方向から締め付
けた状態でモールド金型のキャビティに樹脂を圧入す
る。そのため、上下の金型のクランプ面がダムバーを締
め付ける力が不足すると、樹脂の注入圧力によって一方
のダムバーがキャビティの外側方向に変位し、このとき
生じた一方のダムバーと他方のダムバーとの隙間を通じ
て樹脂がキャビティの外に漏れ出し、成形不良を引き起
こすことがある。
【００１９】特に、最近のＬＳＩ用リードフレームは、
リードの幅およびピッチが微細化されているために、ダ
ムバーの幅も狭くなっている。そのため、金型のクラン
プ面とダムバーとの接触面積を十分に確保することが難
しく、クランプ面がダムバーを締め付ける力が不足する
ために、樹脂の注入圧によるダムバーの変位が生じ易
い。
リードの幅およびピッチが微細化されているために、ダ
ムバーの幅も狭くなっている。そのため、金型のクラン
プ面とダムバーとの接触面積を十分に確保することが難
しく、クランプ面がダムバーを締め付ける力が不足する
ために、樹脂の注入圧によるダムバーの変位が生じ易
い。
【００２０】その対策として、リードフレームのダムバ
ー幅を広くすることも考えられるが、このようにする
と、重なり合った２本のダムバーを同時に切断する上記
の製造方法では、切断金型の負担が大きくなり、その寿
命が短くなるなどの問題が生じる。
ー幅を広くすることも考えられるが、このようにする
と、重なり合った２本のダムバーを同時に切断する上記
の製造方法では、切断金型の負担が大きくなり、その寿
命が短くなるなどの問題が生じる。
【００２１】本発明の目的は、２枚のリードフレームを
使用して２個の半導体チップを樹脂封止する半導体装置
の製造において、モールド成形時の樹脂の注入圧による
ダムバーの変位を防止する技術を提供することにある。
使用して２個の半導体チップを樹脂封止する半導体装置
の製造において、モールド成形時の樹脂の注入圧による
ダムバーの変位を防止する技術を提供することにある。
【００２２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２４】本発明の半導体装置は、第１の半導体チッ
プの裏面と第２の半導体チップの裏面とが対向するよう
に重ね合わされた状態でパッケージ本体に樹脂封止さ
れ、前記第１の半導体チップの素子形成面上に固定され
た第１のリードフレームの複数本のリードのインナーリ
ード部と前記第１の半導体チップの素子形成面に形成さ
れたボンディングパッド、および前記第２の半導体チッ
プの素子形成面上に固定された第２のリードフレームの
複数本のリードのインナーリード部と前記第２の半導体
チップの素子形成面に形成されたボンディングパッドと
がそれぞれ電気的に接続され、前記パッケージ本体の外
部に露出した前記第２のリードフレームのダムバーの幅
は、前記パッケージ本体の外部に露出した第１のリード
フレームのダムバーの幅よりも狭い。
プの裏面と第２の半導体チップの裏面とが対向するよう
に重ね合わされた状態でパッケージ本体に樹脂封止さ
れ、前記第１の半導体チップの素子形成面上に固定され
た第１のリードフレームの複数本のリードのインナーリ
ード部と前記第１の半導体チップの素子形成面に形成さ
れたボンディングパッド、および前記第２の半導体チッ
プの素子形成面上に固定された第２のリードフレームの
複数本のリードのインナーリード部と前記第２の半導体
チップの素子形成面に形成されたボンディングパッドと
がそれぞれ電気的に接続され、前記パッケージ本体の外
部に露出した前記第２のリードフレームのダムバーの幅
は、前記パッケージ本体の外部に露出した第１のリード
フレームのダムバーの幅よりも狭い。
【００２５】本発明の半導体装置の製造方法は、以下の
工程（ａ）〜（ｄ）を含んでいる； （ａ）第１のダムバーによって互いに連結された複数本
のリードを有する第１のリードフレームと、第２のダム
バーによって互いに連結された複数本のリードを有し、
前記第２のダムバーには、その幅方向に延在するダミー
リードが形成された第２のリードフレームとを用意する
工程、（ｂ）前記第１のリードフレームのリードのイン
ナーリード部を第１の半導体チップの素子形成面上に固
定し、前記第２のリードフレームのリードのインナーリ
ード部を第２の半導体チップの素子形成面上に固定する
工程、（ｃ）前記第１のリードフレームのリードのイン
ナーリード部と前記第１の半導体チップの素子形成面に
形成されたボンディングパッドとを電気的に接続し、前
記第２のリードフレームのリードのインナーリード部と
前記第２の半導体チップの素子形成面に形成されたボン
ディングパッドとを電気的に接続する工程、（ｄ）前記
第１の半導体チップの裏面と前記第２の半導体チップの
裏面とが対向するように、前記第１のリードフレームと
前記第２のリードフレームとを重ね合わせた状態で、前
記第１の半導体チップと前記第２の半導体チップとをパ
ッケージ本体に樹脂封止する工程、（ｅ）前記パッケー
ジ本体の外部に露出した前記第１のリードフレームの前
記第１のダムバーと、前記第２のリードフレームの前記
第２のダムバーとを切断する工程。
工程（ａ）〜（ｄ）を含んでいる； （ａ）第１のダムバーによって互いに連結された複数本
のリードを有する第１のリードフレームと、第２のダム
バーによって互いに連結された複数本のリードを有し、
前記第２のダムバーには、その幅方向に延在するダミー
リードが形成された第２のリードフレームとを用意する
工程、（ｂ）前記第１のリードフレームのリードのイン
ナーリード部を第１の半導体チップの素子形成面上に固
定し、前記第２のリードフレームのリードのインナーリ
ード部を第２の半導体チップの素子形成面上に固定する
工程、（ｃ）前記第１のリードフレームのリードのイン
ナーリード部と前記第１の半導体チップの素子形成面に
形成されたボンディングパッドとを電気的に接続し、前
記第２のリードフレームのリードのインナーリード部と
前記第２の半導体チップの素子形成面に形成されたボン
ディングパッドとを電気的に接続する工程、（ｄ）前記
第１の半導体チップの裏面と前記第２の半導体チップの
裏面とが対向するように、前記第１のリードフレームと
前記第２のリードフレームとを重ね合わせた状態で、前
記第１の半導体チップと前記第２の半導体チップとをパ
ッケージ本体に樹脂封止する工程、（ｅ）前記パッケー
ジ本体の外部に露出した前記第１のリードフレームの前
記第１のダムバーと、前記第２のリードフレームの前記
第２のダムバーとを切断する工程。
【００２６】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
【００２７】（実施の形態１）図１は、本実施形態の半
導体装置の製造に用いる第１のリードフレームＬＦ１の
平面図、図２は、同じくこの半導体装置の製造に用いる
第２のリードフレームＬＦ２の平面図である。
導体装置の製造に用いる第１のリードフレームＬＦ１の
平面図、図２は、同じくこの半導体装置の製造に用いる
第２のリードフレームＬＦ２の平面図である。
【００２８】本実施形態の半導体装置は、図１および図
２に示す２枚のリードフレームＬＦ１、ＬＦ２を使って
製造される。図１に示すように、第１のリードフレーム
ＬＦ１は、周囲が枠体１０で囲まれた領域内に複数本
（例えば３２本）のリード１、４本のバスバーリード
２、２本の支持リード３、複数枚（例えば８枚）の絶縁
フィルム４などを配置した構成になっている。
２に示す２枚のリードフレームＬＦ１、ＬＦ２を使って
製造される。図１に示すように、第１のリードフレーム
ＬＦ１は、周囲が枠体１０で囲まれた領域内に複数本
（例えば３２本）のリード１、４本のバスバーリード
２、２本の支持リード３、複数枚（例えば８枚）の絶縁
フィルム４などを配置した構成になっている。
【００２９】上記リードフレームＬＦ１に形成された３
２本のリード１のうち、図の上下方向に沿って延在する
枠体１０の一方（図の左側）に沿って配列された１６本
のリード群は、この枠体１０と平行に延在する１本のダ
ムバー５によって互いに連結されている。同様に、図の
上下方向に沿って延在する枠体１０の他方（図の右側）
に沿って配列された１６本のリード群は、この枠体１０
と平行に延在する１本のダムバー５によって互いに連結
されている。すなわち、このリードフレームＬＦ１は、
複数本のリード１を図の上下方向に沿って２列に配列す
る２方向リード配列構造で構成されている。
２本のリード１のうち、図の上下方向に沿って延在する
枠体１０の一方（図の左側）に沿って配列された１６本
のリード群は、この枠体１０と平行に延在する１本のダ
ムバー５によって互いに連結されている。同様に、図の
上下方向に沿って延在する枠体１０の他方（図の右側）
に沿って配列された１６本のリード群は、この枠体１０
と平行に延在する１本のダムバー５によって互いに連結
されている。すなわち、このリードフレームＬＦ１は、
複数本のリード１を図の上下方向に沿って２列に配列す
る２方向リード配列構造で構成されている。
【００３０】上記ダムバー５は、後述する製造工程でパ
ッケージ本体をトランスファ・モールド成形する際に、
溶融樹脂がキャビティの外部に漏出するのを防止するた
めの部材であり、上記複数本のリード１のそれぞれは、
ダムバー５よりも外側（枠体１０側）に位置する部分が
アウターリード部１ｂを構成し、内側に位置する部分が
インナーリード部１ａを構成している。
ッケージ本体をトランスファ・モールド成形する際に、
溶融樹脂がキャビティの外部に漏出するのを防止するた
めの部材であり、上記複数本のリード１のそれぞれは、
ダムバー５よりも外側（枠体１０側）に位置する部分が
アウターリード部１ｂを構成し、内側に位置する部分が
インナーリード部１ａを構成している。
【００３１】上記矩形の枠体１０で囲まれた領域の略中
央部には、図の上下方向に沿って延在する４本のバスバ
ーリード２が配置されている。これら４本のバスバーリ
ード２のうち、２本のバスバーリード２は、図の上下方
向に沿って延在する枠体１０の一方（図の左側）に沿っ
て配列された１６本のリード群の中の両端部および中央
部に配置された３本のリード１に連結され、これらのリ
ード１のインナーリード部１ａと一体に構成されてい
る。この２本のバスバーリード２に連結された３本のリ
ード１は、例えば５Ｖの電源電位（Ｖcc）に固定される
電源電位端子を構成している。
央部には、図の上下方向に沿って延在する４本のバスバ
ーリード２が配置されている。これら４本のバスバーリ
ード２のうち、２本のバスバーリード２は、図の上下方
向に沿って延在する枠体１０の一方（図の左側）に沿っ
て配列された１６本のリード群の中の両端部および中央
部に配置された３本のリード１に連結され、これらのリ
ード１のインナーリード部１ａと一体に構成されてい
る。この２本のバスバーリード２に連結された３本のリ
ード１は、例えば５Ｖの電源電位（Ｖcc）に固定される
電源電位端子を構成している。
【００３２】上記４本のバスバーリード２のうち、残り
の２本のバスバーリード２は、図の上下方向に沿って延
在する枠体１０の他方（図の左側）に沿って配列された
１６本のリード群の中の両端部および中央部に配置され
た３本のリード１に連結され、これらのリード１のイン
ナーリード部１ａと一体に構成されている。この２本の
バスバーリード２に連結された３本のリード１は、例え
ば０Ｖの基準電位（Ｖss）に固定される基準電位端子を
構成している。
の２本のバスバーリード２は、図の上下方向に沿って延
在する枠体１０の他方（図の左側）に沿って配列された
１６本のリード群の中の両端部および中央部に配置され
た３本のリード１に連結され、これらのリード１のイン
ナーリード部１ａと一体に構成されている。この２本の
バスバーリード２に連結された３本のリード１は、例え
ば０Ｖの基準電位（Ｖss）に固定される基準電位端子を
構成している。
【００３３】上記バスバーリード２に連結されたリード
１（電源電位端子、基準電位端子）以外のリード１は、
信号用端子または空き（ＮＣ）端子を構成している。信
号用端子は、データ入出力端子、アドレス入力端子、ロ
ウアドレスストローブ端子、カラムアドレスストローブ
端子、リード／ライトイネーブル端子、出力イネーブル
端子などからなる。空き端子のインナーリード部１ａ
は、他の端子のインナーリード部１ａに比べて短い長さ
で構成されている。
１（電源電位端子、基準電位端子）以外のリード１は、
信号用端子または空き（ＮＣ）端子を構成している。信
号用端子は、データ入出力端子、アドレス入力端子、ロ
ウアドレスストローブ端子、カラムアドレスストローブ
端子、リード／ライトイネーブル端子、出力イネーブル
端子などからなる。空き端子のインナーリード部１ａ
は、他の端子のインナーリード部１ａに比べて短い長さ
で構成されている。
【００３４】上記リード１のインナーリード部１ａの裏
面には、例えばポリイミド樹脂からなる短冊状の絶縁フ
ィルム４が複数本のリード１に跨って接着されている。
これらの絶縁フィルム４の裏面には、後述する製造工程
で第１の半導体チップの素子形成面が接合される。すな
わち、リードフレームＬＦ１は、半導体チップの素子形
成面上にインナーリード部１ａを配置するＬＯＣ構造で
構成されている。
面には、例えばポリイミド樹脂からなる短冊状の絶縁フ
ィルム４が複数本のリード１に跨って接着されている。
これらの絶縁フィルム４の裏面には、後述する製造工程
で第１の半導体チップの素子形成面が接合される。すな
わち、リードフレームＬＦ１は、半導体チップの素子形
成面上にインナーリード部１ａを配置するＬＯＣ構造で
構成されている。
【００３５】図３は、図１のIII −III 線に沿ったリー
ドフレームＬＦ１の断面図である。空き端子以外の端子
を構成するリード１のインナーリード部１ａは、図示の
ように、ダムバー５に近い方から順に、リードフレーム
ＬＦ１の表裏面と平行な方向に延在する第１部分１ａ
１、上方に折れ曲がった第２部分１ａ２、および第１部
分１ａ１と平行な方向に延在する第３部分１ａ３で構成
されている。第３部分１ａ３は、後述する製造工程で半
導体チップの素子形成面上に配置される部分であり、そ
の裏面には前述した絶縁フィルム４が接着されている。
ドフレームＬＦ１の断面図である。空き端子以外の端子
を構成するリード１のインナーリード部１ａは、図示の
ように、ダムバー５に近い方から順に、リードフレーム
ＬＦ１の表裏面と平行な方向に延在する第１部分１ａ
１、上方に折れ曲がった第２部分１ａ２、および第１部
分１ａ１と平行な方向に延在する第３部分１ａ３で構成
されている。第３部分１ａ３は、後述する製造工程で半
導体チップの素子形成面上に配置される部分であり、そ
の裏面には前述した絶縁フィルム４が接着されている。
【００３６】図２に示すように、第２のリードフレーム
ＬＦ２は、周囲が枠体１０で囲まれた領域内に複数本
（例えば３２本）のリード１、４本のバスバーリード
２、２本の支持リード３などを配置した構成になってい
る。このリードフレームＬＦ２は、全てのリード１がイ
ンナーリード部１ａのみによって構成され、アウターリ
ード部１ｂを有していない点および以下に述べる特徴を
除けば、前記第１のリードフレームＬＦ１と類似した構
造になっている。
ＬＦ２は、周囲が枠体１０で囲まれた領域内に複数本
（例えば３２本）のリード１、４本のバスバーリード
２、２本の支持リード３などを配置した構成になってい
る。このリードフレームＬＦ２は、全てのリード１がイ
ンナーリード部１ａのみによって構成され、アウターリ
ード部１ｂを有していない点および以下に述べる特徴を
除けば、前記第１のリードフレームＬＦ１と類似した構
造になっている。
【００３７】すなわち、リードフレームＬＦ２に形成さ
れた３２本のリード１のうち、図の上下方向に沿って延
在する枠体１０の一方（図の左側）に沿って配列された
１６本のリード群は、この枠体１０と平行に延在する１
本のダムバー６によって互いに連結されている。同様
に、図の上下方向に沿って延在する枠体１０の他方（図
の右側）に沿って配列された１６本のリード群は、この
枠体１０と平行に延在する１本のダムバー６によって互
いに連結されている。
れた３２本のリード１のうち、図の上下方向に沿って延
在する枠体１０の一方（図の左側）に沿って配列された
１６本のリード群は、この枠体１０と平行に延在する１
本のダムバー６によって互いに連結されている。同様
に、図の上下方向に沿って延在する枠体１０の他方（図
の右側）に沿って配列された１６本のリード群は、この
枠体１０と平行に延在する１本のダムバー６によって互
いに連結されている。
【００３８】上記矩形の枠体１０で囲まれた領域内の略
中央部には、図の上下方向に沿って延在する４本のバス
バーリード２が配置されている。これら４本のバスバー
リード２のうち、２本のバスバーリード２は、図の上下
方向に沿って延在する枠体１０の一方（図の左側）に沿
って配列された１６本のリード群の中の両端部および中
央部に配置された３本のリード１に連結され、これらの
リード１のインナーリード部１ａと一体に構成されてい
る。この２本のバスバーリード２に連結された３本のリ
ード１は、基準電位（Ｖss）に固定される基準電位端子
を構成している。
中央部には、図の上下方向に沿って延在する４本のバス
バーリード２が配置されている。これら４本のバスバー
リード２のうち、２本のバスバーリード２は、図の上下
方向に沿って延在する枠体１０の一方（図の左側）に沿
って配列された１６本のリード群の中の両端部および中
央部に配置された３本のリード１に連結され、これらの
リード１のインナーリード部１ａと一体に構成されてい
る。この２本のバスバーリード２に連結された３本のリ
ード１は、基準電位（Ｖss）に固定される基準電位端子
を構成している。
【００３９】上記４本のバスバーリード２のうち、残り
の２本のバスバーリード２は、図の上下方向に沿って延
在する枠体１０の他方（図の右側）に沿って配列された
１６本のリード群の中の両端部および中央部に配置され
た３本のリード１に連結され、これらのリード１のイン
ナーリード部１ａと一体に構成されている。この２本の
バスバーリード２に連結された３本のリード１は、電源
電位（Ｖcc）に固定される電源電位端子を構成してい
る。
の２本のバスバーリード２は、図の上下方向に沿って延
在する枠体１０の他方（図の右側）に沿って配列された
１６本のリード群の中の両端部および中央部に配置され
た３本のリード１に連結され、これらのリード１のイン
ナーリード部１ａと一体に構成されている。この２本の
バスバーリード２に連結された３本のリード１は、電源
電位（Ｖcc）に固定される電源電位端子を構成してい
る。
【００４０】上記バスバーリード２に連結されたリード
１（電源電位端子、基準電位端子）以外のリード１は、
信号用端子または空き（ＮＣ）端子を構成している。信
号用端子は、データ入出力端子、アドレス入力端子、ロ
ウアドレスストローブ端子、カラムアドレスストローブ
端子、リード／ライトイネーブル端子、出力イネーブル
端子などからなる。空き端子のインナーリード部１ａ
は、他の端子のインナーリード部１ａに比べて短い長さ
で構成されている。
１（電源電位端子、基準電位端子）以外のリード１は、
信号用端子または空き（ＮＣ）端子を構成している。信
号用端子は、データ入出力端子、アドレス入力端子、ロ
ウアドレスストローブ端子、カラムアドレスストローブ
端子、リード／ライトイネーブル端子、出力イネーブル
端子などからなる。空き端子のインナーリード部１ａ
は、他の端子のインナーリード部１ａに比べて短い長さ
で構成されている。
【００４１】上記リード１のインナーリード部１ａの裏
面には、例えばポリイミド樹脂からなる短冊状の絶縁フ
ィルム４が複数本のリード１に跨って接着されている。
これらの絶縁フィルム４の裏面には、後述する製造工程
で第２の半導体チップの素子形成面が接合される。すな
わち、リードフレームＬＦ２は、ＬＯＣ構造で構成され
ている。
面には、例えばポリイミド樹脂からなる短冊状の絶縁フ
ィルム４が複数本のリード１に跨って接着されている。
これらの絶縁フィルム４の裏面には、後述する製造工程
で第２の半導体チップの素子形成面が接合される。すな
わち、リードフレームＬＦ２は、ＬＯＣ構造で構成され
ている。
【００４２】図４は、図２のIV−IV線に沿ったリードフ
レームＬＦ２の断面図である。空き端子以外の端子を構
成するリード１のインナーリード部１ａは、前記第１の
リードフレームＬＦ１と同様、ダムバー６に近い方から
順に、リードフレームＬＦ２の表裏面と平行な方向に延
在する第１部分１ａ１、上方に折れ曲がった第２部分１
ａ２、および第１部分１ａ１と平行な方向に延在する第
３部分１ａ３で構成されている。第３部分１ａ３は、後
述する製造工程で半導体チップの素子形成面上に配置さ
れる部分であり、その裏面には前述した絶縁フィルム４
が接着されている。
レームＬＦ２の断面図である。空き端子以外の端子を構
成するリード１のインナーリード部１ａは、前記第１の
リードフレームＬＦ１と同様、ダムバー６に近い方から
順に、リードフレームＬＦ２の表裏面と平行な方向に延
在する第１部分１ａ１、上方に折れ曲がった第２部分１
ａ２、および第１部分１ａ１と平行な方向に延在する第
３部分１ａ３で構成されている。第３部分１ａ３は、後
述する製造工程で半導体チップの素子形成面上に配置さ
れる部分であり、その裏面には前述した絶縁フィルム４
が接着されている。
【００４３】後述するように、第１のリードフレームＬ
Ｆ１と第２のリードフレームＬＦ２とは、それらの裏面
同士を重ね合わせた状態で使用される。そのため、リー
ドフレームＬＦ１、ＬＦ２の裏面同士を重ね合わせたと
きに、両者の同じ端子同士がダムバー５、６の近傍で重
なり合うよう、リードフレームＬＦ１の図１に示す端子
配列は、リードフレームＬＦ２の図２に示す端子配列と
左右が逆になっている。
Ｆ１と第２のリードフレームＬＦ２とは、それらの裏面
同士を重ね合わせた状態で使用される。そのため、リー
ドフレームＬＦ１、ＬＦ２の裏面同士を重ね合わせたと
きに、両者の同じ端子同士がダムバー５、６の近傍で重
なり合うよう、リードフレームＬＦ１の図１に示す端子
配列は、リードフレームＬＦ２の図２に示す端子配列と
左右が逆になっている。
【００４４】図５（ａ）は、図２に示す第２のリードフ
レームＬＦ２の一部を拡大して示す平面図、同図（ｂ）
は、同図（ａ）の一部（ダムバー６の近傍）をさらに拡
大して示す平面図である。
レームＬＦ２の一部を拡大して示す平面図、同図（ｂ）
は、同図（ａ）の一部（ダムバー６の近傍）をさらに拡
大して示す平面図である。
【００４５】図示のように、リードフレームＬＦ２のダ
ムバー６の側面には、このダムバー６の幅方向に延在す
る短いダミーリード７が形成されている。特に限定はさ
れないが、このダミーリード７は、全てのリード１のス
ペース領域に１本ずつ形成されており、ダムバー６の２
つの側面のうち、インナーリード部１ａが配置された側
面とは反対側の側面に配置されている。図５（ｂ）に拡
大して示すように、ダミーリード７は、その幅がリード
１のスペースよりも幾分狭くなるように構成されてい
る。すなわち、ダミーリード７は、リード１のスペース
領域の中央部分にのみ形成され、スペース領域の両端部
分（リード１の近傍）には形成されていない。これによ
り、ダムバー６は、リード１のスペース領域の中央部分
ではダミーリード７の長さ分だけ幅が広くなっており、
スペース領域の両端部分（リード１の近傍）では幅が狭
くなっている。リード１のスペース領域の両端部分にお
けるダムバー６の幅は、前記第１のリードフレームＬＦ
１のダムバー５の幅よりも狭く、スペース領域の中央部
分におけるダムバー６の幅は、第１のリードフレームＬ
Ｆ１のダムバー５の幅よりも広い。
ムバー６の側面には、このダムバー６の幅方向に延在す
る短いダミーリード７が形成されている。特に限定はさ
れないが、このダミーリード７は、全てのリード１のス
ペース領域に１本ずつ形成されており、ダムバー６の２
つの側面のうち、インナーリード部１ａが配置された側
面とは反対側の側面に配置されている。図５（ｂ）に拡
大して示すように、ダミーリード７は、その幅がリード
１のスペースよりも幾分狭くなるように構成されてい
る。すなわち、ダミーリード７は、リード１のスペース
領域の中央部分にのみ形成され、スペース領域の両端部
分（リード１の近傍）には形成されていない。これによ
り、ダムバー６は、リード１のスペース領域の中央部分
ではダミーリード７の長さ分だけ幅が広くなっており、
スペース領域の両端部分（リード１の近傍）では幅が狭
くなっている。リード１のスペース領域の両端部分にお
けるダムバー６の幅は、前記第１のリードフレームＬＦ
１のダムバー５の幅よりも狭く、スペース領域の中央部
分におけるダムバー６の幅は、第１のリードフレームＬ
Ｆ１のダムバー５の幅よりも広い。
【００４６】上記のように構成された第１のリードフレ
ームＬＦ１および第２のリードフレームＬＦ２を製造す
るには、４２アロイのような鉄（Ｆｅ）−ニッケル（Ｎ
ｉ）合金あるいは銅（Ｃｕ）などからなる薄い板材をエ
ッチング加工してリード１、バスバーリード２、ダムバ
ー５（６）などのパターンを形成し、次いでプレス加工
によってリード１のインナーリード部１ａを前記図３
（図４）に示すように折り曲げた後、インナーリード部
１ａの裏面に絶縁フィルム４を接着する。なお、実際の
リードフレームＬＦ１、ＬＦ２は、それぞれ５個程度の
半導体チップを搭載できるような多連構造になっている
が、前記図１および図２は、それぞれ半導体チップ１個
分の領域を示している。
ームＬＦ１および第２のリードフレームＬＦ２を製造す
るには、４２アロイのような鉄（Ｆｅ）−ニッケル（Ｎ
ｉ）合金あるいは銅（Ｃｕ）などからなる薄い板材をエ
ッチング加工してリード１、バスバーリード２、ダムバ
ー５（６）などのパターンを形成し、次いでプレス加工
によってリード１のインナーリード部１ａを前記図３
（図４）に示すように折り曲げた後、インナーリード部
１ａの裏面に絶縁フィルム４を接着する。なお、実際の
リードフレームＬＦ１、ＬＦ２は、それぞれ５個程度の
半導体チップを搭載できるような多連構造になっている
が、前記図１および図２は、それぞれ半導体チップ１個
分の領域を示している。
【００４７】上記リードフレームＬＦ１、ＬＦ２の主要
部の寸法の一例を示すと、リードフレームＬＦ１、ＬＦ
２を構成する板材の厚さは0.１mm、ダムバー５（６）の
近傍におけるリード１の幅は0.４mm、リード１のピッチ
は1.２７mmである。従って、ダムバー５（６）の近傍に
おけるリード１のスペース（ｓ）は0.８７mmである。ま
た、第１のリードフレームＬＦ１のダムバー５の幅は0.
１５mm、第２のリードフレームＬＦ２のダムバー６の幅
は、リード１のスペース領域の両端部分（リード１の近
傍）で0.１３mm、スペース領域の中央部分（ダミーリー
ド７が形成された領域）で0.２３mmである。ダムバー６
の側面に形成されたダミーリード７の長さは0.１mm、幅
は0.５５mmである。
部の寸法の一例を示すと、リードフレームＬＦ１、ＬＦ
２を構成する板材の厚さは0.１mm、ダムバー５（６）の
近傍におけるリード１の幅は0.４mm、リード１のピッチ
は1.２７mmである。従って、ダムバー５（６）の近傍に
おけるリード１のスペース（ｓ）は0.８７mmである。ま
た、第１のリードフレームＬＦ１のダムバー５の幅は0.
１５mm、第２のリードフレームＬＦ２のダムバー６の幅
は、リード１のスペース領域の両端部分（リード１の近
傍）で0.１３mm、スペース領域の中央部分（ダミーリー
ド７が形成された領域）で0.２３mmである。ダムバー６
の側面に形成されたダミーリード７の長さは0.１mm、幅
は0.５５mmである。
【００４８】上記のように、第２のリードフレームＬＦ
２は、リード１のスペース領域の両端部分（リード１の
近傍）におけるダムバー６の幅が、第１のリードフレー
ムＬＦ１のダムバー５の幅よりも狭くなっている。上記
した寸法の一例では、リード１の近傍におけるダムバー
６の幅は0.１３mmであるのに対し、第１のリードフレー
ムＬＦ１のダムバー５の幅は0.１５mmである。このダム
バー５、６の幅の差（0.１５mm−0.１３mm＝0.０２mm）
は、後述するパッケージ本体のトランスファ・モールド
工程でリードフレームＬＦ１、ＬＦ２を重ね合わせてモ
ールド金型に位置決めする際に、リードフレームＬＦ１
のダムバー５とリードフレームＬＦ２のダムバー６との
間に生じる幅方向の合わせずれの最大値に等しい。すな
わち、第２のリードフレームＬＦ２のダムバー６は、リ
ードフレームＬＦ１、ＬＦ２を重ね合わせてモールド金
型に位置決めした際、第１のリードフレームＬＦ１のダ
ムバー５よりも外側にはみ出すことがないように、リー
ド１の近傍の幅が規定される。これに対し、リード１の
スペース領域の中央部分では、第２のリードフレームＬ
Ｆ２のダムバー６にダミーリード７が形成されているの
で、リードフレームＬＦ１、ＬＦ２を重ね合わせてモー
ルド金型に位置決めした際、このダミーリード７の先端
部分が第１のリードフレームＬＦ１のダムバー５よりも
外側にはみ出す。
２は、リード１のスペース領域の両端部分（リード１の
近傍）におけるダムバー６の幅が、第１のリードフレー
ムＬＦ１のダムバー５の幅よりも狭くなっている。上記
した寸法の一例では、リード１の近傍におけるダムバー
６の幅は0.１３mmであるのに対し、第１のリードフレー
ムＬＦ１のダムバー５の幅は0.１５mmである。このダム
バー５、６の幅の差（0.１５mm−0.１３mm＝0.０２mm）
は、後述するパッケージ本体のトランスファ・モールド
工程でリードフレームＬＦ１、ＬＦ２を重ね合わせてモ
ールド金型に位置決めする際に、リードフレームＬＦ１
のダムバー５とリードフレームＬＦ２のダムバー６との
間に生じる幅方向の合わせずれの最大値に等しい。すな
わち、第２のリードフレームＬＦ２のダムバー６は、リ
ードフレームＬＦ１、ＬＦ２を重ね合わせてモールド金
型に位置決めした際、第１のリードフレームＬＦ１のダ
ムバー５よりも外側にはみ出すことがないように、リー
ド１の近傍の幅が規定される。これに対し、リード１の
スペース領域の中央部分では、第２のリードフレームＬ
Ｆ２のダムバー６にダミーリード７が形成されているの
で、リードフレームＬＦ１、ＬＦ２を重ね合わせてモー
ルド金型に位置決めした際、このダミーリード７の先端
部分が第１のリードフレームＬＦ１のダムバー５よりも
外側にはみ出す。
【００４９】次に、上記リードフレームＬＦ１、ＬＦ２
を使った半導体装置の製造方法を図６〜図１９を用いて
工程順に説明する。
を使った半導体装置の製造方法を図６〜図１９を用いて
工程順に説明する。
【００５０】まず、リードフレームＬＦ１、ＬＦ２と２
個の半導体チップ８ａ、８ｂとを用意し、図６および図
８（ａ）に示すように、第１のリードフレームＬＦ１に
第１の半導体チップ８ａを搭載すると共に、図７および
図８（ｂ）に示すように、第２のリードフレームＬＦ２
に第２の半導体チップ８ｂを搭載する。
個の半導体チップ８ａ、８ｂとを用意し、図６および図
８（ａ）に示すように、第１のリードフレームＬＦ１に
第１の半導体チップ８ａを搭載すると共に、図７および
図８（ｂ）に示すように、第２のリードフレームＬＦ２
に第２の半導体チップ８ｂを搭載する。
【００５１】単結晶シリコンからなる上記２個の半導体
チップ８ａ、８ｂは、同一の寸法で構成され、それらの
素子形成面には６４メガビットのＤＲＡＭが形成されて
いる。また、それらの素子形成面の中央部には、アルミ
ニウム（Ａｌ）配線の一部を露出させて形成した複数の
ボンディングパッドＢＰが形成されている。これらのボ
ンディングパッドＢＰは、半導体チップ８ａ（８ｂ）の
長手方向に沿って一列に配置されている。上記ＤＲＡＭ
の回路パターンおよびボンディングパッドＢＰの配列
は、第１の半導体チップ８ａと第２の半導体チップ８ｂ
とで同一になっている。すなわち、２個の半導体チップ
８ａ、８ｂは、同一の寸法および同一の構造で構成され
ている。
チップ８ａ、８ｂは、同一の寸法で構成され、それらの
素子形成面には６４メガビットのＤＲＡＭが形成されて
いる。また、それらの素子形成面の中央部には、アルミ
ニウム（Ａｌ）配線の一部を露出させて形成した複数の
ボンディングパッドＢＰが形成されている。これらのボ
ンディングパッドＢＰは、半導体チップ８ａ（８ｂ）の
長手方向に沿って一列に配置されている。上記ＤＲＡＭ
の回路パターンおよびボンディングパッドＢＰの配列
は、第１の半導体チップ８ａと第２の半導体チップ８ｂ
とで同一になっている。すなわち、２個の半導体チップ
８ａ、８ｂは、同一の寸法および同一の構造で構成され
ている。
【００５２】第１のリードフレームＬＦ１に第１の半導
体チップ８ａを搭載するには、図８（ａ）に示すよう
に、リード１のインナーリード部１ａの第３部分１ａ３
に接合された絶縁フィルム４の裏面に半導体チップ８ａ
の素子形成面を接着固定する。同様に、第２のリードフ
レームＬＦ２に第２の半導体チップ８ｂを搭載するに
は、図８（ｂ）に示すように、リード１のインナーリー
ド部１ａの第３部分１ａ３に接合された絶縁フィルム４
の裏面に半導体チップ８ｂの素子形成面を接着固定する
ことによって行われる。
体チップ８ａを搭載するには、図８（ａ）に示すよう
に、リード１のインナーリード部１ａの第３部分１ａ３
に接合された絶縁フィルム４の裏面に半導体チップ８ａ
の素子形成面を接着固定する。同様に、第２のリードフ
レームＬＦ２に第２の半導体チップ８ｂを搭載するに
は、図８（ｂ）に示すように、リード１のインナーリー
ド部１ａの第３部分１ａ３に接合された絶縁フィルム４
の裏面に半導体チップ８ｂの素子形成面を接着固定する
ことによって行われる。
【００５３】次に、図９および図１１（ａ）に示すよう
に、リードフレームＬＦ１のリード１と半導体チップ８
ａのボンディングパッドＢＰとをワイヤ９で電気的に接
続する。また、図１０および図１１（ｂ）に示すよう
に、リードフレームＬＦ２のリード１と半導体チップ８
ｂのボンディングパッドＢＰとをワイヤ９で電気的に接
続する。ワイヤ９としては、例えば金（Ａｕ）ワイヤを
用いる。また、ワイヤ９による接続方法としては、例え
ば熱圧着と超音波振動とを併用したワイヤボンディング
方法を用いる。
に、リードフレームＬＦ１のリード１と半導体チップ８
ａのボンディングパッドＢＰとをワイヤ９で電気的に接
続する。また、図１０および図１１（ｂ）に示すよう
に、リードフレームＬＦ２のリード１と半導体チップ８
ｂのボンディングパッドＢＰとをワイヤ９で電気的に接
続する。ワイヤ９としては、例えば金（Ａｕ）ワイヤを
用いる。また、ワイヤ９による接続方法としては、例え
ば熱圧着と超音波振動とを併用したワイヤボンディング
方法を用いる。
【００５４】上記ワイヤボンディング工程では、半導体
チップ８ａがすでにリードフレームＬＦ１に固定されて
いるので、図１１（ａ）に示すように、半導体チップ８
ａおよびリードフレームＬＦ１をヒートステージ２０に
搭載した状態でワイヤ９の接続を安定に行うことができ
る。同様に、半導体チップ８ｂもすでにリードフレーム
ＬＦ２に固定されているので、図１１（ｂ）に示すよう
に、半導体チップ８ｂおよびリードフレームＬＦ２をヒ
ートステージ２０に搭載した状態でワイヤ９の接続を安
定に行うことができる。
チップ８ａがすでにリードフレームＬＦ１に固定されて
いるので、図１１（ａ）に示すように、半導体チップ８
ａおよびリードフレームＬＦ１をヒートステージ２０に
搭載した状態でワイヤ９の接続を安定に行うことができ
る。同様に、半導体チップ８ｂもすでにリードフレーム
ＬＦ２に固定されているので、図１１（ｂ）に示すよう
に、半導体チップ８ｂおよびリードフレームＬＦ２をヒ
ートステージ２０に搭載した状態でワイヤ９の接続を安
定に行うことができる。
【００５５】半導体チップ８ａ、８ｂのそれぞれにおい
て、信号用端子を構成するリード１とボンディングパッ
ドＢＰとのワイヤ９による接続は、図１１（ａ）、
（ｂ）に示すように、バスバーリード２を飛び越えて行
われる。このとき、ワイヤ９の一端部は、インナーリー
ド部１ａの第３部分１ａ３に接合される。この第３部分
１ａ３の裏面には絶縁フィルム４が接合されているの
で、素子形成面に与えるボンディングの衝撃を絶縁フィ
ルム４で吸収することができる。
て、信号用端子を構成するリード１とボンディングパッ
ドＢＰとのワイヤ９による接続は、図１１（ａ）、
（ｂ）に示すように、バスバーリード２を飛び越えて行
われる。このとき、ワイヤ９の一端部は、インナーリー
ド部１ａの第３部分１ａ３に接合される。この第３部分
１ａ３の裏面には絶縁フィルム４が接合されているの
で、素子形成面に与えるボンディングの衝撃を絶縁フィ
ルム４で吸収することができる。
【００５６】半導体チップ８ａ、８ｂのそれぞれにおい
て、電源（基準）電位端子を構成するバスバーリード２
とボンディングパッドＢＰとのワイヤ９による接続は、
図９および図１０に示すように、それぞれのバスバーリ
ード２の一部に形成された分岐リード２ａにワイヤ９の
一端部を接合することによって行われる。図示のよう
に、分岐リード２ａのそれぞれの先端部は、ボンディン
グパッドＢＰから離間する方向に延在している。これに
より、一端部が分岐リード２ａに接続されるワイヤ９
と、一端部が信号用端子を構成するリード１のインナー
リード部１ａに接続されるワイヤ９とは長さがほぼ等し
くなるので、ワイヤ９のボンダビリティが良好になる。
また、図示のように、分岐リード２ａの裏面には絶縁フ
ィルム４が接合されているので、半導体チップ８ａ（８
ｂ）の素子形成面に与えるボンディングの衝撃を絶縁フ
ィルム４で吸収することができる。
て、電源（基準）電位端子を構成するバスバーリード２
とボンディングパッドＢＰとのワイヤ９による接続は、
図９および図１０に示すように、それぞれのバスバーリ
ード２の一部に形成された分岐リード２ａにワイヤ９の
一端部を接合することによって行われる。図示のよう
に、分岐リード２ａのそれぞれの先端部は、ボンディン
グパッドＢＰから離間する方向に延在している。これに
より、一端部が分岐リード２ａに接続されるワイヤ９
と、一端部が信号用端子を構成するリード１のインナー
リード部１ａに接続されるワイヤ９とは長さがほぼ等し
くなるので、ワイヤ９のボンダビリティが良好になる。
また、図示のように、分岐リード２ａの裏面には絶縁フ
ィルム４が接合されているので、半導体チップ８ａ（８
ｂ）の素子形成面に与えるボンディングの衝撃を絶縁フ
ィルム４で吸収することができる。
【００５７】次に、図１２に示すように、２個の半導体
チップ８ａ、８ｂの裏面同士が互いに接触するように、
２枚のリードフレームＬＦ１、ＬＦ２の裏面同士を重ね
合わせる。このとき、２個の半導体チップ８ａ、８ｂ
は、中途部（第２部分１ａ２）を折り曲げたインナーリ
ード部１ａの弾性力によって裏面同士の接触が保たれ
る。またこのとき、リードフレームＬＦ１とリードフレ
ームＬＦ２とは、枠体１０同士、インナーリード部１ａ
の第１部分１ａ１同士およびダムバー５とダムバー６と
が互いに接触する。２個の半導体チップ８ａ、８ｂは、
接着剤を使ってそれらの裏面同士を固定してもよい。
チップ８ａ、８ｂの裏面同士が互いに接触するように、
２枚のリードフレームＬＦ１、ＬＦ２の裏面同士を重ね
合わせる。このとき、２個の半導体チップ８ａ、８ｂ
は、中途部（第２部分１ａ２）を折り曲げたインナーリ
ード部１ａの弾性力によって裏面同士の接触が保たれ
る。またこのとき、リードフレームＬＦ１とリードフレ
ームＬＦ２とは、枠体１０同士、インナーリード部１ａ
の第１部分１ａ１同士およびダムバー５とダムバー６と
が互いに接触する。２個の半導体チップ８ａ、８ｂは、
接着剤を使ってそれらの裏面同士を固定してもよい。
【００５８】次に、図１３に示すように、２枚のリード
フレームＬＦ１、ＬＦ２の裏面同士を重ね合わせた状態
で、それらをモールド金型３０の上型３０ａと下型３０
ｂとの間に位置決めする。このとき、上型３０ａと下型
３０ｂとによって形成されるキャビティ３１の内部に
は、半導体チップ８ａ、８ｂ、リードフレームＬＦ１、
ＬＦ２のそれぞれのリード１のインナーリード部１ａ、
絶縁フィルム４、ワイヤ９などが配置される。
フレームＬＦ１、ＬＦ２の裏面同士を重ね合わせた状態
で、それらをモールド金型３０の上型３０ａと下型３０
ｂとの間に位置決めする。このとき、上型３０ａと下型
３０ｂとによって形成されるキャビティ３１の内部に
は、半導体チップ８ａ、８ｂ、リードフレームＬＦ１、
ＬＦ２のそれぞれのリード１のインナーリード部１ａ、
絶縁フィルム４、ワイヤ９などが配置される。
【００５９】図１４は、上記キャビティ３１の端部を拡
大して示す断面図であり、同図（ａ）は、リードフレー
ムＬＦ１に形成されたリード１のアウターリード部１ａ
の中心線に沿った断面を示し、同図（ｂ）は、リード１
のスペース領域の中央部分（リードフレームＬＦ２のダ
ムバー６にダミーリード７が形成された領域）に沿った
断面を示している。また、図１５は、上記キャビティ３
１の端部におけるダムバー５、６の重なり状態を示す斜
視図である。なお、図１５は、リードフレームＬＦ１、
ＬＦ２の上下の配置が図１４とは逆になっている。
大して示す断面図であり、同図（ａ）は、リードフレー
ムＬＦ１に形成されたリード１のアウターリード部１ａ
の中心線に沿った断面を示し、同図（ｂ）は、リード１
のスペース領域の中央部分（リードフレームＬＦ２のダ
ムバー６にダミーリード７が形成された領域）に沿った
断面を示している。また、図１５は、上記キャビティ３
１の端部におけるダムバー５、６の重なり状態を示す斜
視図である。なお、図１５は、リードフレームＬＦ１、
ＬＦ２の上下の配置が図１４とは逆になっている。
【００６０】図示のように、リードフレームＬＦ１、Ｌ
Ｆ２は、ダムバー５、６とそれらの近傍のリード１とが
上型３０ａのクランプ面３２ａと下型３０ｂのクランプ
面３２ｂとで上下両方向から押さえ付けられることによ
って、モールド金型３０に固定される。このとき、リー
ドフレームＬＦ２のダムバー６にダミーリード７が形成
されていない領域では、図１４（ａ）に示すように、ダ
ムバー６の幅がダムバー５よりも狭いので、下型３０ｂ
のクランプ面３２ｂとダムバー６との接触面積が小さく
なる。これに対し、ダムバー６の側面にダミーリード７
が形成された領域では、同図（ｂ）に示すように、ダム
バー６とダミーリード７とが共に下型３０ｂのクランプ
面３２ｂと接触する。すなわち、ダムバー６の側壁にダ
ミーリード７を形成することにより、ダムバー６の幅を
狭くしても、下型３０ｂのクランプ面３２ｂとダムバー
６との接触面積は、ダムバー６の全域では実質的に増加
する。
Ｆ２は、ダムバー５、６とそれらの近傍のリード１とが
上型３０ａのクランプ面３２ａと下型３０ｂのクランプ
面３２ｂとで上下両方向から押さえ付けられることによ
って、モールド金型３０に固定される。このとき、リー
ドフレームＬＦ２のダムバー６にダミーリード７が形成
されていない領域では、図１４（ａ）に示すように、ダ
ムバー６の幅がダムバー５よりも狭いので、下型３０ｂ
のクランプ面３２ｂとダムバー６との接触面積が小さく
なる。これに対し、ダムバー６の側面にダミーリード７
が形成された領域では、同図（ｂ）に示すように、ダム
バー６とダミーリード７とが共に下型３０ｂのクランプ
面３２ｂと接触する。すなわち、ダムバー６の側壁にダ
ミーリード７を形成することにより、ダムバー６の幅を
狭くしても、下型３０ｂのクランプ面３２ｂとダムバー
６との接触面積は、ダムバー６の全域では実質的に増加
する。
【００６１】次に、図示は省略するが、モールド金型３
０のポットからランナーおよびゲートを通じてキャビテ
ィ２１内に樹脂を加圧注入することによって、パッケー
ジ本体（樹脂封止体）１１を成形する。パッケージ本体
１１を構成する樹脂は、例えばフェノール系硬化剤、シ
リコーンゴムおよびフィラーを添加したエポキシ系樹脂
からなる。
０のポットからランナーおよびゲートを通じてキャビテ
ィ２１内に樹脂を加圧注入することによって、パッケー
ジ本体（樹脂封止体）１１を成形する。パッケージ本体
１１を構成する樹脂は、例えばフェノール系硬化剤、シ
リコーンゴムおよびフィラーを添加したエポキシ系樹脂
からなる。
【００６２】このように、樹脂封止型半導体装置の製造
に用いる２枚のリードフレームＬＦ１、ＬＦ２の一方の
ダムバー６にダミーリード７を形成する本実施形態によ
れば、ダムバー６の幅を狭くしても、モールド金型３０
のクランプ面３２ｂとダムバー６との接触面積を確保す
ることができるので、リードフレームＬＦ１のダムバー
５とリードフレームＬＦ２のダムバー６とを上型３０ａ
のクランプ面３２ａと下型３０ｂのクランプ面３２ｂと
の間に確実に固定することができる。これにより、モー
ルド金型３０のキャビティ２１内に樹脂を注入したとき
の圧力によって、幅の狭いダムバー６がキャビティ２１
の外側方向に変形する不具合を防止することができるの
で、ダムバー５とダムバー６との隙間を通じて樹脂がキ
ャビティ２１の外側に漏れ出すことによって起こる成形
不良を確実に防止することができる。
に用いる２枚のリードフレームＬＦ１、ＬＦ２の一方の
ダムバー６にダミーリード７を形成する本実施形態によ
れば、ダムバー６の幅を狭くしても、モールド金型３０
のクランプ面３２ｂとダムバー６との接触面積を確保す
ることができるので、リードフレームＬＦ１のダムバー
５とリードフレームＬＦ２のダムバー６とを上型３０ａ
のクランプ面３２ａと下型３０ｂのクランプ面３２ｂと
の間に確実に固定することができる。これにより、モー
ルド金型３０のキャビティ２１内に樹脂を注入したとき
の圧力によって、幅の狭いダムバー６がキャビティ２１
の外側方向に変形する不具合を防止することができるの
で、ダムバー５とダムバー６との隙間を通じて樹脂がキ
ャビティ２１の外側に漏れ出すことによって起こる成形
不良を確実に防止することができる。
【００６３】また、樹脂の注入圧力によるダムバー６の
変形が防止されることにより、モールド金型３０のクラ
ンプ面３２ａ、３２ｂの磨耗が低減され、さらに金型全
体のたわみによるダムバー５、６のクランプ力のばらつ
きも抑えられるので、モールド金型３０の修理費用の低
減や寿命の延長を図ることができる。
変形が防止されることにより、モールド金型３０のクラ
ンプ面３２ａ、３２ｂの磨耗が低減され、さらに金型全
体のたわみによるダムバー５、６のクランプ力のばらつ
きも抑えられるので、モールド金型３０の修理費用の低
減や寿命の延長を図ることができる。
【００６４】次に、モールド金型３０からリードフレー
ムＬＦ１、ＬＦ２を取り出した後、図１６に示すよう
に、パッケージ本体１１の側面から露出したリードフレ
ームＬＦ１のダムバー５とリードフレームＬＦ２のダム
バー６との側面同士（図でＹの記号を付した個所）を、
例えばレーザを用いたシーム溶接によって接合する。
ムＬＦ１、ＬＦ２を取り出した後、図１６に示すよう
に、パッケージ本体１１の側面から露出したリードフレ
ームＬＦ１のダムバー５とリードフレームＬＦ２のダム
バー６との側面同士（図でＹの記号を付した個所）を、
例えばレーザを用いたシーム溶接によって接合する。
【００６５】次に、パッケージ本体１１の側面から露出
したリードフレームＬＦ１、ＬＦ２の表面に半田メッキ
を施した後、リードフレームＬＦ１、ＬＦ２の不要個所
（ダムバー５、６および枠体１０）の切断除去およびパ
ッケージ本体１１の側面とダムバー５、６との隙間に残
った樹脂の除去（バリ取り）を行い、さらにリード１の
アウターリード部１ｂを、例えばガルウィング状に成形
することにより、図１７に示すような２個の半導体チッ
プ８ａ、８ｂを封止したＴＳＯＰ４０が完成する。
したリードフレームＬＦ１、ＬＦ２の表面に半田メッキ
を施した後、リードフレームＬＦ１、ＬＦ２の不要個所
（ダムバー５、６および枠体１０）の切断除去およびパ
ッケージ本体１１の側面とダムバー５、６との隙間に残
った樹脂の除去（バリ取り）を行い、さらにリード１の
アウターリード部１ｂを、例えばガルウィング状に成形
することにより、図１７に示すような２個の半導体チッ
プ８ａ、８ｂを封止したＴＳＯＰ４０が完成する。
【００６６】図１８（ａ）、（ｂ）に示すように、リー
ドフレームＬＦ１、ＬＦ２の不要個所（ダムバー５、６
および枠体１０）の切断除去およびアウターリード部１
ｂの成形は、ダムバー５、６の下部を切断成形金型５０
のアール（Ｒ）部で支持した状態で同時に行われる。こ
のとき、リードフレームＬＦ１のアウターリード部１ｂ
は、リードフレームＬＦ２のダムバー６の位置する方向
に向かって折り曲げられる。これにより、ダムバー６と
反対方向に折り曲げた場合に比べてアウターリード部１
ｂの実効長が長くなるので、ＴＳＯＰ４０をプリント配
線基板に実装したときに、ＴＳＯＰ４０とプリント配線
基板との熱膨張係数差に起因して半田接続部に加わるス
トレスがアウターリード部１ｂの変形によって吸収され
易くなり、ＴＳＯＰ４０の接続信頼性が向上する。
ドフレームＬＦ１、ＬＦ２の不要個所（ダムバー５、６
および枠体１０）の切断除去およびアウターリード部１
ｂの成形は、ダムバー５、６の下部を切断成形金型５０
のアール（Ｒ）部で支持した状態で同時に行われる。こ
のとき、リードフレームＬＦ１のアウターリード部１ｂ
は、リードフレームＬＦ２のダムバー６の位置する方向
に向かって折り曲げられる。これにより、ダムバー６と
反対方向に折り曲げた場合に比べてアウターリード部１
ｂの実効長が長くなるので、ＴＳＯＰ４０をプリント配
線基板に実装したときに、ＴＳＯＰ４０とプリント配線
基板との熱膨張係数差に起因して半田接続部に加わるス
トレスがアウターリード部１ｂの変形によって吸収され
易くなり、ＴＳＯＰ４０の接続信頼性が向上する。
【００６７】また、リードフレームＬＦ２のダムバー６
の幅をリードフレームＬＦ１のダムバー５の幅よりも狭
くしたことにより、図１８（ａ）に示すように、ダムバ
ー６の外側の側面がダムバー５の外側の側面よりも内側
に配置されるようになる。このとき、２枚のリードフレ
ームＬＦ１、ＬＦ２の間に合わせずれが生じた場合で
も、図１８（ｂ）に示すように、ダムバー６の外側の側
面がダムバー５の外側の側面よりさらに外側に配置され
ることはない。従って、アウターリード部１ｂをダムバ
ー６の位置する方向に向かって折り曲げる際、アウター
リード部１ｂの下面は、ダムバー５の外側の側面または
それよりも内側で折り曲げられる。これに対し、ダムバ
ー６の外側の側面がダムバー５の外側の側面よりもさら
に外側に配置された場合には、図１８（ｃ）に示すよう
に、アウターリード部１ｂの下面が、ダムバー５の外側
の側面よりもさらに外側で折り曲げられるため、パッケ
ージ本体１１の側面からアウターリード部１ｂの先端ま
での長さ（Ｌ）がＴＳＯＰの規格を越えてしまう。
の幅をリードフレームＬＦ１のダムバー５の幅よりも狭
くしたことにより、図１８（ａ）に示すように、ダムバ
ー６の外側の側面がダムバー５の外側の側面よりも内側
に配置されるようになる。このとき、２枚のリードフレ
ームＬＦ１、ＬＦ２の間に合わせずれが生じた場合で
も、図１８（ｂ）に示すように、ダムバー６の外側の側
面がダムバー５の外側の側面よりさらに外側に配置され
ることはない。従って、アウターリード部１ｂをダムバ
ー６の位置する方向に向かって折り曲げる際、アウター
リード部１ｂの下面は、ダムバー５の外側の側面または
それよりも内側で折り曲げられる。これに対し、ダムバ
ー６の外側の側面がダムバー５の外側の側面よりもさら
に外側に配置された場合には、図１８（ｃ）に示すよう
に、アウターリード部１ｂの下面が、ダムバー５の外側
の側面よりもさらに外側で折り曲げられるため、パッケ
ージ本体１１の側面からアウターリード部１ｂの先端ま
での長さ（Ｌ）がＴＳＯＰの規格を越えてしまう。
【００６８】上記切断成形金型５０を使ったダムバー
５、６の切断は、図１９に示すように、ダムバー５の幅
が狭い領域（ダミーリード７が形成されていない領域）
で行われる。これにより、２本のダムバー５、６を同時
に切断する場合でも切断成形金型５０のストレスが低減
されるので、切断成形金型５０の修理費用の低減や寿命
の延長を図ることができる。また、ダムバー５、６の切
断面に形成される切断バリの量や半田メッキ屑の量が低
減されるので、リード間のショートを防止することがで
き、ＴＳＯＰ４０の小型化（リードの狭ピッチ化）を推
進することができる。
５、６の切断は、図１９に示すように、ダムバー５の幅
が狭い領域（ダミーリード７が形成されていない領域）
で行われる。これにより、２本のダムバー５、６を同時
に切断する場合でも切断成形金型５０のストレスが低減
されるので、切断成形金型５０の修理費用の低減や寿命
の延長を図ることができる。また、ダムバー５、６の切
断面に形成される切断バリの量や半田メッキ屑の量が低
減されるので、リード間のショートを防止することがで
き、ＴＳＯＰ４０の小型化（リードの狭ピッチ化）を推
進することができる。
【００６９】このように製造された本実施形態のＴＳＯ
Ｐ４０は、図２０（平面図）および図２１（図２０のＩ
−Ｉ線に沿った断面図）に示すように、プリント配線基
板６０に複数個実装され、一つの回路システムを構成す
る電子装置の構成部品などとして使用される。
Ｐ４０は、図２０（平面図）および図２１（図２０のＩ
−Ｉ線に沿った断面図）に示すように、プリント配線基
板６０に複数個実装され、一つの回路システムを構成す
る電子装置の構成部品などとして使用される。
【００７０】（実施の形態２）前記実施形態では、リー
ドフレームＬＦ２のダムバー６に形成されるダミーリー
ド７は、インナーリード部１ａが連結される側面と反対
側の側面に配置されるが、図２２（ａ）、（ｂ）に示す
ように、このダミーリード７をインナーリード部１ａが
連結される側面に配置してもよい。
ドフレームＬＦ２のダムバー６に形成されるダミーリー
ド７は、インナーリード部１ａが連結される側面と反対
側の側面に配置されるが、図２２（ａ）、（ｂ）に示す
ように、このダミーリード７をインナーリード部１ａが
連結される側面に配置してもよい。
【００７１】このようにした場合でも、図２３に示すよ
うに、モールド金型３０の下型３０ｂのクランプ面３２
ｂとダムバー６との接触面積が実質的に増加するため、
前記実施形態と同様の効果を得ることができる。
うに、モールド金型３０の下型３０ｂのクランプ面３２
ｂとダムバー６との接触面積が実質的に増加するため、
前記実施形態と同様の効果を得ることができる。
【００７２】また、ダミーリード７をパッケージ本体１
１に近い方の側面に配置する本実施形態によれば、モー
ルド工程後にパッケージ本体１１の側面とダムバー６と
の隙間に残る樹脂の量が低減されるので、バリ取り作業
が容易になる。
１に近い方の側面に配置する本実施形態によれば、モー
ルド工程後にパッケージ本体１１の側面とダムバー６と
の隙間に残る樹脂の量が低減されるので、バリ取り作業
が容易になる。
【００７３】また、図２４（ａ）、（ｂ）に示すよう
に、リードフレームＬＦ２のダムバー６の両側面にダミ
ーリード７を形成してもよい。この場合は、図２５に示
すように、モールド金型３０の下型３０ｂのクランプ面
３２ｂとダムバー６との接触面積がさらに増加するため
に、リードフレームＬＦ１のダムバー５とリードフレー
ムＬＦ２のダムバー６とを上型３０ａのクランプ面３２
ａと下型３０ｂのクランプ面３２ｂとの間により一層確
実に固定することができる。
に、リードフレームＬＦ２のダムバー６の両側面にダミ
ーリード７を形成してもよい。この場合は、図２５に示
すように、モールド金型３０の下型３０ｂのクランプ面
３２ｂとダムバー６との接触面積がさらに増加するため
に、リードフレームＬＦ１のダムバー５とリードフレー
ムＬＦ２のダムバー６とを上型３０ａのクランプ面３２
ａと下型３０ｂのクランプ面３２ｂとの間により一層確
実に固定することができる。
【００７４】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００７５】前記実施形態では、リードのインナーリー
ド部と半導体チップとを絶縁フィルムを介して接合した
が、リードのインナーリード部と半導体チップとを接着
剤で直接接合してもよい。
ド部と半導体チップとを絶縁フィルムを介して接合した
が、リードのインナーリード部と半導体チップとを接着
剤で直接接合してもよい。
【００７６】前記実施形態では、第１のリードフレーム
のアウターリード部を第２のリードフレームのダムバー
の方向に向かって折り曲げたが、それと反対方向に向か
って折り曲げてもよい。
のアウターリード部を第２のリードフレームのダムバー
の方向に向かって折り曲げたが、それと反対方向に向か
って折り曲げてもよい。
【００７７】前記実施形態では、ＴＳＯＰ型の半導体装
置の製造に適用した例を説明したが、本発明は、２枚の
リードフレームを使って２個の半導体チップを樹脂封止
する半導体装置の製造に広く適用することができる。
置の製造に適用した例を説明したが、本発明は、２枚の
リードフレームを使って２個の半導体チップを樹脂封止
する半導体装置の製造に広く適用することができる。
【００７８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００７９】本発明によれば、樹脂の注入圧によるダム
バーの変形によってキャビティの外側に樹脂が漏れ出す
成形不良を確実に防止することができるので、２枚のリ
ードフレームを使った樹脂封止型半導体装置の製造歩留
まりが向上する。また、これにより、モールド金型の寿
命を向上させることができる。
バーの変形によってキャビティの外側に樹脂が漏れ出す
成形不良を確実に防止することができるので、２枚のリ
ードフレームを使った樹脂封止型半導体装置の製造歩留
まりが向上する。また、これにより、モールド金型の寿
命を向上させることができる。
【００８０】本発明によれば、ダムバーの幅を狭くする
ことができるので、ダムバー切断成形金型のストレスが
低減され、その寿命を向上させることができる。また、
ダムバーの切断面の面積が小さくなることにより、この
切断面に形成される切断バリの量や半田メッキ屑の量を
低減することができるので、２枚のリードフレームを使
った樹脂封止型半導体装置の信頼性および製造歩留まり
が向上する。
ことができるので、ダムバー切断成形金型のストレスが
低減され、その寿命を向上させることができる。また、
ダムバーの切断面の面積が小さくなることにより、この
切断面に形成される切断バリの量や半田メッキ屑の量を
低減することができるので、２枚のリードフレームを使
った樹脂封止型半導体装置の信頼性および製造歩留まり
が向上する。
【図１】本発明の実施の形態１で使用する第１のリード
フレームの平面図である。
フレームの平面図である。
【図２】本発明の実施の形態１で使用する第２のリード
フレームの平面図である。
フレームの平面図である。
【図３】図１のIII −III 線に沿った第１のリードフレ
ームの断面図である。
ームの断面図である。
【図４】図２のIV−IV線に沿った第２のリードフレーム
の断面図である。
の断面図である。
【図５】（ａ）は、本発明の実施の形態１で使用する第
２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
【図６】本発明の実施の形態１である半導体装置の製造
方法を示す第１のリードフレームの平面図である。
方法を示す第１のリードフレームの平面図である。
【図７】本発明の実施の形態１である半導体装置の製造
方法を示す第２のリードフレームの平面図である。
方法を示す第２のリードフレームの平面図である。
【図８】（ａ）は、本発明の実施の形態１である半導体
装置の製造方法を示す第１のリードフレームの断面図、
（ｂ）は、本発明の実施の形態１である半導体装置の製
造方法を示す第２のリードフレームの断面図である。
装置の製造方法を示す第１のリードフレームの断面図、
（ｂ）は、本発明の実施の形態１である半導体装置の製
造方法を示す第２のリードフレームの断面図である。
【図９】本発明の実施の形態１である半導体装置の製造
方法を示す第１のリードフレームの平面図である。
方法を示す第１のリードフレームの平面図である。
【図１０】本発明の実施の形態１である半導体装置の製
造方法を示す第２のリードフレームの平面図である。
造方法を示す第２のリードフレームの平面図である。
【図１１】（ａ）、（ｂ）は、本発明の実施の形態１で
ある半導体装置の製造方法を示す断面図である。
ある半導体装置の製造方法を示す断面図である。
【図１２】本発明の実施の形態１である半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１３】本発明の実施の形態１である半導体装置の製
造方法を示すモールド金型の要部断面図である。
造方法を示すモールド金型の要部断面図である。
【図１４】（ａ）、（ｂ）は、本発明の実施の形態１で
ある半導体装置の製造方法を示すモールド金型の要部拡
大断面図である。
ある半導体装置の製造方法を示すモールド金型の要部拡
大断面図である。
【図１５】モールド金型のキャビティ端部におけるダム
バーの重なり状態を示す斜視図である。
バーの重なり状態を示す斜視図である。
【図１６】本発明の実施の形態１である半導体装置の製
造方法を示す要部拡大斜視図である。
造方法を示す要部拡大斜視図である。
【図１７】本発明の実施の形態１である半導体装置の断
面図である。
面図である。
【図１８】（ａ）、（ｂ）、（ｃ）は、リードの切断成
形方法を示す説明図である。
形方法を示す説明図である。
【図１９】本発明の実施の形態１である半導体装置の製
造方法を示す要部拡大斜視図である。
造方法を示す要部拡大斜視図である。
【図２０】本発明の実施の形態１である半導体装置をプ
リント配線基板に実装した状態を示す平面図である。
リント配線基板に実装した状態を示す平面図である。
【図２１】図２０のＩ−Ｉ線に沿った断面図である。
【図２２】（ａ）は、本発明の実施の形態２で使用する
第２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
第２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
【図２３】本発明の実施の形態２である半導体装置の製
造方法を示すモールド金型の要部拡大断面図である。
造方法を示すモールド金型の要部拡大断面図である。
【図２４】（ａ）は、本発明の実施の形態３で使用する
第２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
第２のリードフレームの一部を拡大して示す平面図、
（ｂ）は、（ａ）の一部をさらに拡大して示す平面図で
ある。
【図２５】本発明の実施の形態３である半導体装置の製
造方法を示すモールド金型の要部拡大断面図である。
造方法を示すモールド金型の要部拡大断面図である。
１ リード １ａ インナーリード部 １ａ１ 第１部分 １ａ２ 第２部分 １ａ３ 第３部分 １ｂ アウターリード部 ２ バスバーリード ２ａ 分岐リード ３ 支持リード ４ 絶縁フィルム ５ ダムバー ６ ダムバー ７ ダミーリード ８ａ、８ｂ 半導体チップ ９ ワイヤ １０ 枠体 １１ パッケージ本体（樹脂封止体） ２０ ヒートステージ ３０ モールド金型 ３０ａ 上型 ３０ｂ 下型 ３１ キャビティ ３２ａ クランプ面 ３２ｂ クランプ面 ４０ ＴＳＯＰ ５０ 切断成形金型 ６０ プリント配線基板 ＢＰ ボンディングパッド ＬＦ１ リードフレーム ＬＦ２ リードフレーム
フロントページの続き (72)発明者 小泉 浩二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 杉山 道昭 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内
Claims (12)
- 【請求項１】 第１の半導体チップの裏面と第２の半導
体チップの裏面とが対向するように重ね合わされた状態
でパッケージ本体に樹脂封止され、前記第１の半導体チ
ップの素子形成面上に固定された第１のリードフレーム
の複数本のリードのインナーリード部と前記第１の半導
体チップの素子形成面に形成されたボンディングパッ
ド、および前記第２の半導体チップの素子形成面上に固
定された第２のリードフレームの複数本のリードのイン
ナーリード部と前記第２の半導体チップの素子形成面に
形成されたボンディングパッドとがそれぞれ電気的に接
続された半導体装置であって、前記パッケージ本体の外
部に露出した前記第２のリードフレームのダムバーの幅
は、前記パッケージ本体の外部に露出した第１のリード
フレームのダムバーの幅よりも狭いことを特徴とする半
導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、前
記第１のリードフレームの複数本のリードのアウターリ
ード部は、前記第２のリードフレームのダムバーの位置
する方向に折り曲げられていることを特徴とする半導体
装置。 - 【請求項３】 以下の工程（ａ）〜（ｄ）を含むことを
特徴とする半導体装置の製造方法； （ａ）第１のダムバーによって互いに連結された複数本
のリードを有する第１のリードフレームと、第２のダム
バーによって互いに連結された複数本のリードを有し、
前記第２のダムバーには、その幅方向に延在するダミー
リードが形成された第２のリードフレームとを用意する
工程、（ｂ）前記第１のリードフレームのリードのイン
ナーリード部を第１の半導体チップの素子形成面上に固
定し、前記第２のリードフレームのリードのインナーリ
ード部を第２の半導体チップの素子形成面上に固定する
工程、（ｃ）前記第１のリードフレームのリードのイン
ナーリード部と前記第１の半導体チップの素子形成面に
形成されたボンディングパッドとを電気的に接続し、前
記第２のリードフレームのリードのインナーリード部と
前記第２の半導体チップの素子形成面に形成されたボン
ディングパッドとを電気的に接続する工程、（ｄ）前記
第１の半導体チップの裏面と前記第２の半導体チップの
裏面とが対向するように、前記第１のリードフレームと
前記第２のリードフレームとを重ね合わせた状態で、前
記第１の半導体チップと前記第２の半導体チップとをパ
ッケージ本体に樹脂封止する工程、（ｅ）前記パッケー
ジ本体の外部に露出した前記第１のリードフレームの前
記第１のダムバーと、前記第２のリードフレームの前記
第２のダムバーとを切断する工程。 - 【請求項４】 請求項３記載の半導体装置の製造方法で
あって、前記第２のリードフレームの前記第２のダムバ
ーの幅を、前記第１のリードフレームの前記第１のダム
バーの幅よりも狭くすることを特徴とする半導体装置の
製造方法。 - 【請求項５】 請求項３記載の半導体装置の製造方法で
あって、前記第１のリードフレームのリードにアウター
リード部を設け、前記第２のリードフレームのリードに
アウターリード部を設けないことを特徴とする半導体装
置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法で
あって、前記（ｅ）工程で前記第１のリードフレームの
リードのアウターリード部を前記第２のリードフレーム
の位置する方向に折り曲げることを特徴とする半導体装
置の製造方法。 - 【請求項７】 請求項３記載の半導体装置の製造方法で
あって、前記ダミーリードを前記第２のダムバーの一方
の側面に形成することを特徴とする半導体装置の製造方
法。 - 【請求項８】 請求項３記載の半導体装置の製造方法で
あって、前記ダミーリードを前記第２のダムバーの両側
面に形成することを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項３記載の半導体装置の製造方法で
あって、前記ダミーリードの長さを、前記（ｄ）工程で
前記第１のリードフレームと前記第２のリードフレーム
とを重ね合わせた際の合わせずれ量以下にすることを特
徴とする半導体装置の製造方法。 - 【請求項１０】 請求項３記載の半導体装置の製造方法
であって、前記第１のリードフレームのリードのインナ
ーリード部と前記第１の半導体チップの素子形成面との
間、および前記第２のリードフレームのリードのインナ
ーリード部と前記第２の半導体チップの素子形成面との
間に、それぞれ絶縁フィルムを介在させることを特徴と
する半導体装置の製造方法。 - 【請求項１１】 請求項３記載の半導体装置の製造方法
であって、前記第１の半導体チップおよび前記第２の半
導体チップは、同一の寸法および同一の回路パターンで
構成されていることを特徴とする半導体装置の製造方
法。 - 【請求項１２】 請求項３記載の半導体装置の製造方法
であって、前記第１の半導体チップおよび前記第２の半
導体チップには、同一の記憶容量を有するメモリＬＳＩ
が形成されていることを特徴とする半導体装置の製造方
法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125498A JP4162758B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体装置の製造方法 |
| SG1999002538A SG75958A1 (en) | 1998-06-01 | 1999-05-20 | Semiconductor device and a method of producing semiconductor device |
| TW88108313A TW434756B (en) | 1998-06-01 | 1999-05-20 | Semiconductor device and its manufacturing method |
| KR19990019688A KR100619211B1 (ko) | 1998-06-01 | 1999-05-31 | 반도체 장치 |
| CN99106938A CN1237785A (zh) | 1998-06-01 | 1999-06-01 | 半导体器件和半导体器件的制作方法 |
| US09/322,915 US6410365B1 (en) | 1998-06-01 | 1999-06-01 | Semiconductor device with two stacked chips in one resin body and method of producing |
| US10/032,578 US6479322B2 (en) | 1998-06-01 | 2002-01-02 | Semiconductor device with two stacked chips in one resin body and method of producing |
| US10/133,583 US6551858B2 (en) | 1998-06-01 | 2002-04-29 | Method of producing a semiconductor device having two semiconductor chips sealed by a resin |
| US10/373,834 US20030153134A1 (en) | 1998-06-01 | 2003-02-27 | Semiconductor device, and a method of producing semiconductor device |
| KR1020060037977A KR100721468B1 (ko) | 1998-06-01 | 2006-04-27 | 반도체 장치의 제조 방법 |
| KR1020070022763A KR100753723B1 (ko) | 1998-06-01 | 2007-03-08 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125498A JP4162758B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007165827A Division JP4554644B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345911A true JPH11345911A (ja) | 1999-12-14 |
| JP4162758B2 JP4162758B2 (ja) | 2008-10-08 |
Family
ID=15514653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15125498A Expired - Fee Related JP4162758B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4162758B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289969A (ja) * | 2008-05-29 | 2009-12-10 | Nec Electronics Corp | リードフレーム |
| JP2011014818A (ja) * | 2009-07-06 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
| CN110610920A (zh) * | 2018-06-14 | 2019-12-24 | 富士电机株式会社 | 半导体装置、引线框架以及半导体装置的制造方法 |
-
1998
- 1998-06-01 JP JP15125498A patent/JP4162758B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289969A (ja) * | 2008-05-29 | 2009-12-10 | Nec Electronics Corp | リードフレーム |
| JP2011014818A (ja) * | 2009-07-06 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
| CN110610920A (zh) * | 2018-06-14 | 2019-12-24 | 富士电机株式会社 | 半导体装置、引线框架以及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4162758B2 (ja) | 2008-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100616042B1 (ko) | 반도체장치의 제조방법 | |
| US6410365B1 (en) | Semiconductor device with two stacked chips in one resin body and method of producing | |
| JP2001094040A (ja) | 半導体装置およびその製造方法 | |
| US6392295B1 (en) | Semiconductor device | |
| US6335227B1 (en) | Method of fabricating a lead-on-chip (LOC) semiconductor device | |
| JP4162758B2 (ja) | 半導体装置の製造方法 | |
| JP4554644B2 (ja) | 半導体装置の製造方法 | |
| JP4206177B2 (ja) | 半導体装置 | |
| JP3954586B2 (ja) | 半導体装置 | |
| JP3954585B2 (ja) | 半導体装置 | |
| US6610561B2 (en) | Method of fabricating a semiconductor device | |
| JP4335203B2 (ja) | 半導体装置の製造方法 | |
| JP3756338B2 (ja) | 半導体装置の製造方法 | |
| JP3957722B2 (ja) | 半導体装置の製造方法 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JPH04133464A (ja) | 樹脂封止型半導体装置 | |
| JP2001156232A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |