JP4554644B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造技術に関し、特に、２個の半導体チップを積層して単一のパッケージに樹脂封止する半導体装置の製造に適用して有効な技術に関するものである。

ＤＲＡＭ(Dynamic Random Access Memory)やＳＲＡＭ(Static Random AccessMemory)などのメモリＬＳＩを形成した半導体チップの高密度実装を目的とした樹脂封止型半導体装置が、特開平７−５８２８１号公報（特許文献１）に記載されている。

上記公報に記載された樹脂封止型半導体装置は、ＳＯＪ(Small Outline J-leaded)型のパッケージで構成され、トランスファ・モールド法によって成形されたパッケージ本体（樹脂封止体）の内部には、同じ記憶容量のメモリＬＳＩを形成した２個の半導体チップが上下に積層された状態で封止されている。

上記パッケージ本体に封止された２個の半導体チップは、それぞれの素子形成面が互いに対向するように配置され、それぞれの素子形成面上には、複数本のリードのインナーリード部が絶縁フィルムを介して配置されている。すなわち、この樹脂封止型半導体装置は、半導体チップの素子形成面上にインナーリード部を配置するＬＯＣ(Lead On Chip)構造で構成され、それぞれのインナーリード部は、ワイヤを介して半導体チップの対応するボンディングパッドと電気的に接続されている。

上記２個の半導体チップの一方は、第１のリードフレームのリードに固定された状態でパッケージ本体に封止され、他方は、第２のリードフレームのリードに固定された状態でパッケージ本体に封止される。すなわち、この樹脂封止型半導体装置は、２枚のリードフレームを使って製造される。

上記２個の半導体チップの一方に接続されたリードのインナーリード部と他方に接続されたリードのインナーリード部とは、パッケージ本体の内部で互いに接近する方向に折り曲げられ、レーザによって溶接接合されている。これらのリードのうち、一方の半導体チップに接続されたリードの他端部は、パッケージ本体の側面から外部に引き出されてアウターリード部を構成している。これに対し、もう一方の半導体チップに接続されたリードの他端部は、上記レーザによる溶接接合工程の後、トランスファ・モールド工程に先立ってパッケージ本体の内部で切断されるため、パッケージ本体の外部には引き出されない。すなわち、パッケージ本体から引き出されたアウターリード部は、２個の半導体チップに共通の外部接続端子を構成している。

上記した樹脂封止型半導体装置によれば、メモリＬＳＩを形成した２個の半導体チップを薄型のパッケージに樹脂封止することが可能となるので、１個の半導体チップを樹脂封止したパッケージとほぼ同じサイズで実質的に２倍の記憶容量を有する大容量パッケージを実現することができる。
特開平７−５８２８１号公報

本発明者は、上記のような２個の半導体チップを封止したパッケージをさらに薄型化することのできる新規なパッケージ構造を開発中である。

本発明者が開発中のパッケージは、例えばＴＳＯＰ(Thin Small Outline Package)型で構成される。トランスファ・モールド法によって成形されるパッケージ本体（樹脂封止体）の内部には、同じ記憶容量のメモリＬＳＩ（例えば６４メガビットのＤＲＡＭ）を形成した２個の半導体チップが上下に積層され、それぞれの裏面が互いに接触するように配置された状態で封止される。

また、このパッケージは、ＬＯＣ(Lead On Chip)構造で構成される。すなわち、２個の半導体チップのそれぞれの素子形成面上には、複数本のリードのインナーリード部が絶縁フィルムを介して配置され、それぞれのインナーリード部は、ワイヤを介して半導体チップの対応するボンディングパッドと電気的に接続される。

このように、上記のパッケージは、２個の半導体チップのそれぞれの素子形成面を互いに対向するように配置してそれらの隙間にリードのインナーリード部を配置する前記公報記載のパッケージとは異なり、２個の半導体チップの裏面同士を互いに接触させて積層する。

これにより、２個の半導体チップの隙間が無くなるので、その分、パッケージ本体の厚さを薄くすることができる。また、半導体チップとリードとの間に形成される浮遊容量のうち、第１の半導体チップの素子形成面上に配置されるリードと第２の半導体チップとの間に形成される浮遊容量、および第２の半導体チップの素子形成面上に配置されるリードと第１の半導体チップとの間に形成される浮遊容量をそれぞれ排除することができるので、その分、リードに付加される浮遊容量を低減してリードの信号伝播遅延を改善することができる。

上記２個の半導体チップの一方は、第１のリードフレームのリードに固定された状態でパッケージ本体に封止され、他方は、第２のリードフレームのリードに固定された状態で上記パッケージ本体に封止される。すなわち、この樹脂封止型半導体装置は、２枚のリードフレームを使って製造される。また、これらの２枚のリードフレームのうち、一方にはアウターリード部が形成されず、インナーリード部のみが形成される。すなわち、この樹脂封止型半導体装置は、パッケージ本体から引き出された他方のリードフレームのアウターリード部が、２個の半導体チップに共通の外部接続端子として使用される。

この樹脂封止型半導体装置の製造工程では、まず第１のリードフレームのリードのインナーリード部を第１の半導体チップの素子形成面上に接着し、第２のリードフレームのリードのインナーリード部を第２の半導体チップの素子形成面上に接着する。

次に、上記第１のリードフレームのリードのインナーリード部と第１の半導体チップの素子形成面に形成されたボンディングパッドとをワイヤで結線し、第２のリードフレームのリードのインナーリード部と第２の半導体チップの素子形成面に形成されたボンディングパッドとをワイヤで結線した後、第１の半導体チップの裏面と第２の半導体チップの裏面とが対向するように２枚のリードフレームを重ね合わせ、これらのリードフレームをモールド金型に装着して第１の半導体チップと第２の半導体チップとを樹脂封止する。

次に、パッケージ本体（樹脂封止体）の外部に露出した第１のリードフレームのダムバーと第２のリードフレームのダムバーとを切断成形金型を使って切断すると共に、一方のリードフレームのアウターリード部の成形を行う。

上記した製造方法によれば、２枚のリードフレームの切断が一度の工程で済むので、モールド工程に先立って一方のリードフレームのアウターリード部を切断する前記公報記載のパッケージの製造方法に比べて工程を短縮することができる。

ところが、上記の製造方法では、半導体チップをそれぞれ搭載した２枚のリードフレームを重ね合わせてモールド金型に装着し、一方のリードフレームのダムバーと他方のリードフレームのダムバーとを上型のクランプ面と下型のクランプ面とで上下方向から締め付けた状態でモールド金型のキャビティに樹脂を圧入する。そのため、上下の金型のクランプ面がダムバーを締め付ける力が不足すると、樹脂の注入圧力によって一方のダムバーがキャビティの外側方向に変位し、このとき生じた一方のダムバーと他方のダムバーとの隙間を通じて樹脂がキャビティの外に漏れ出し、成形不良を引き起こすことがある。

特に、最近のＬＳＩ用リードフレームは、リードの幅およびピッチが微細化されているために、ダムバーの幅も狭くなっている。そのため、金型のクランプ面とダムバーとの接触面積を十分に確保することが難しく、クランプ面がダムバーを締め付ける力が不足するために、樹脂の注入圧によるダムバーの変位が生じ易い。

その対策として、リードフレームのダムバー幅を広くすることも考えられるが、このようにすると、重なり合った２本のダムバーを同時に切断する上記の製造方法では、切断金型の負担が大きくなり、その寿命が短くなるなどの問題が生じる。

本発明の目的は、２枚のリードフレームを使用して２個の半導体チップを樹脂封止する半導体装置の製造において、モールド成形時の樹脂の注入圧によるダムバーの変位を防止する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、以下の工程を備えている。

第１表面に第１ボンディングパッドを備えた第１の半導体チップと、第２表面に第２ボンディングパッドを備えた第２の半導体チップとを用意する工程と、
第１ダムバーによって互いに連結された複数の第１リードを有する第１のリードフレームを準備する工程と、
ダミーリードを備え、かつ前記第１ダムバーよりも幅が狭い第２ダムバーによって互いに連結された複数の第２リードを有する第２のリードフレームを準備する工程と、
前記第１の半導体チップの前記第１表面を前記第１のリードフレームに接着する工程と、
前記第２の半導体チップの前記第２表面を前記第２のリードフレームに接着する工程と、
前記第１の半導体チップの前記第１ボンディングパッドを前記第１のリードフレームの前記複数の第１リードと電気的に接続する工程と、
前記第２の半導体チップの前記第２ボンディングパッドを前記第２のリードフレームの前記複数の第２リードと電気的に接続する工程と、
前記第１の半導体チップの第１裏面が前記第２の半導体チップの第２裏面と対向した状態で、前記第１および第２の半導体チップを樹脂材料で封止する工程と、
前記第１のリードフレームの前記第１ダムバーと前記第２のリードフレームの前記第２ダムバーを切断する工程と、
を備え、
前記ダミーリードは、前記第２ダムバーの側面の前記複数の第２リードが存在しない領域にのみ設けられている。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、樹脂の注入圧によるダムバーの変形によってキャビティの外側に樹脂が漏れ出す成形不良を確実に防止することができるので、２枚のリードフレームを使った樹脂封止型半導体装置の製造歩留まりが向上する。また、これにより、モールド金型の寿命を向上させることができる。

本発明によれば、ダムバーの幅を狭くすることができるので、ダムバー切断成形金型のストレスが低減され、その寿命を向上させることができる。また、ダムバーの切断面の面積が小さくなることにより、この切断面に形成される切断バリの量や半田メッキ屑の量を低減することができるので、２枚のリードフレームを使った樹脂封止型半導体装置の信頼性および製造歩留まりが向上する。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本実施形態の半導体装置の製造に用いる第１のリードフレームＬＦ１の平面図、図２は、同じくこの半導体装置の製造に用いる第２のリードフレームＬＦ２の平面図である。

本実施形態の半導体装置は、図１および図２に示す２枚のリードフレームＬＦ１、ＬＦ２を使って製造される。図１に示すように、第１のリードフレームＬＦ１は、周囲が枠体１０で囲まれた領域内に複数本（例えば３２本）のリード１、４本のバスバーリード２、２本の支持リード３、複数枚（例えば８枚）の絶縁フィルム４などを配置した構成になっている。

上記リードフレームＬＦ１に形成された３２本のリード１のうち、図の上下方向に沿って延在する枠体１０の一方（図の左側）に沿って配列された１６本のリード群は、この枠体１０と平行に延在する１本のダムバー５によって互いに連結されている。同様に、図の上下方向に沿って延在する枠体１０の他方（図の右側）に沿って配列された１６本のリード群は、この枠体１０と平行に延在する１本のダムバー５によって互いに連結されている。すなわち、このリードフレームＬＦ１は、複数本のリード１を図の上下方向に沿って２列に配列する２方向リード配列構造で構成されている。

上記ダムバー５は、後述する製造工程でパッケージ本体をトランスファ・モールド成形する際に、溶融樹脂がキャビティの外部に漏出するのを防止するための部材であり、上記複数本のリード１のそれぞれは、ダムバー５よりも外側（枠体１０側）に位置する部分がアウターリード部１ｂを構成し、内側に位置する部分がインナーリード部１ａを構成している。

上記矩形の枠体１０で囲まれた領域の略中央部には、図の上下方向に沿って延在する４本のバスバーリード２が配置されている。これら４本のバスバーリード２のうち、２本のバスバーリード２は、図の上下方向に沿って延在する枠体１０の一方（図の左側）に沿って配列された１６本のリード群の中の両端部および中央部に配置された３本のリード１に連結され、これらのリード１のインナーリード部１ａと一体に構成されている。この２本のバスバーリード２に連結された３本のリード１は、例えば５Ｖの電源電位（Ｖcc）に固定される電源電位端子を構成している。

上記４本のバスバーリード２のうち、残りの２本のバスバーリード２は、図の上下方向に沿って延在する枠体１０の他方（図の左側）に沿って配列された１６本のリード群の中の両端部および中央部に配置された３本のリード１に連結され、これらのリード１のインナーリード部１ａと一体に構成されている。この２本のバスバーリード２に連結された３本のリード１は、例えば０Ｖの基準電位（Ｖss）に固定される基準電位端子を構成している。

上記バスバーリード２に連結されたリード１（電源電位端子、基準電位端子）以外のリード１は、信号用端子または空き（ＮＣ）端子を構成している。信号用端子は、データ入出力端子、アドレス入力端子、ロウアドレスストローブ端子、カラムアドレスストローブ端子、リード／ライトイネーブル端子、出力イネーブル端子などからなる。空き端子のインナーリード部１ａは、他の端子のインナーリード部１ａに比べて短い長さで構成されている。

上記リード１のインナーリード部１ａの裏面には、例えばポリイミド樹脂からなる短冊状の絶縁フィルム４が複数本のリード１に跨って接着されている。これらの絶縁フィルム４の裏面には、後述する製造工程で第１の半導体チップの素子形成面が接合される。すなわち、リードフレームＬＦ１は、半導体チップの素子形成面上にインナーリード部１ａを配置するＬＯＣ構造で構成されている。

図３は、図１のIII−III 線に沿った第１のリードフレームＬＦ１の断面図である。空き端子以外の端子を構成するリード１のインナーリード部１ａは、図示のように、ダムバー５に近い方から順に、リードフレームＬＦ１の表裏面と平行な方向に延在する第１部分１ａ１、上方に折れ曲がった第２部分１ａ２、および第１部分１ａ１と平行な方向に延在する第３部分１ａ３で構成されている。第３部分１ａ３は、後述する製造工程で半導体チップの素子形成面上に配置される部分であり、その裏面には前述した絶縁フィルム４が接着されている。

図２に示すように、第２のリードフレームＬＦ２は、周囲が枠体１０で囲まれた領域内に複数本（例えば３２本）のリード１、４本のバスバーリード２、２本の支持リード３などを配置した構成になっている。このリードフレームＬＦ２は、全てのリード１がインナーリード部１ａのみによって構成され、アウターリード部１ｂを有していない点および以下に述べる特徴を除けば、前記第１のリードフレームＬＦ１と類似した構造になっている。

すなわち、リードフレームＬＦ２に形成された３２本のリード１のうち、図の上下方向に沿って延在する枠体１０の一方（図の左側）に沿って配列された１６本のリード群は、この枠体１０と平行に延在する１本のダムバー６によって互いに連結されている。同様に、図の上下方向に沿って延在する枠体１０の他方（図の右側）に沿って配列された１６本のリード群は、この枠体１０と平行に延在する１本のダムバー６によって互いに連結されている。

上記矩形の枠体１０で囲まれた領域内の略中央部には、図の上下方向に沿って延在する４本のバスバーリード２が配置されている。これら４本のバスバーリード２のうち、２本のバスバーリード２は、図の上下方向に沿って延在する枠体１０の一方（図の左側）に沿って配列された１６本のリード群の中の両端部および中央部に配置された３本のリード１に連結され、これらのリード１のインナーリード部１ａと一体に構成されている。この２本のバスバーリード２に連結された３本のリード１は、基準電位（Ｖss）に固定される基準電位端子を構成している。

上記４本のバスバーリード２のうち、残りの２本のバスバーリード２は、図の上下方向に沿って延在する枠体１０の他方（図の右側）に沿って配列された１６本のリード群の中の両端部および中央部に配置された３本のリード１に連結され、これらのリード１のインナーリード部１ａと一体に構成されている。この２本のバスバーリード２に連結された３本のリード１は、電源電位（Ｖcc）に固定される電源電位端子を構成している。

上記バスバーリード２に連結されたリード１（電源電位端子、基準電位端子）以外のリード１は、信号用端子または空き（ＮＣ）端子を構成している。信号用端子は、データ入出力端子、アドレス入力端子、ロウアドレスストローブ端子、カラムアドレスストローブ端子、リード／ライトイネーブル端子、出力イネーブル端子などからなる。空き端子のインナーリード部１ａは、他の端子のインナーリード部１ａに比べて短い長さで構成されている。

上記リード１のインナーリード部１ａの裏面には、例えばポリイミド樹脂からなる短冊状の絶縁フィルム４が複数本のリード１に跨って接着されている。これらの絶縁フィルム４の裏面には、後述する製造工程で第２の半導体チップの素子形成面が接合される。すなわち、リードフレームＬＦ２は、ＬＯＣ構造で構成されている。

図４は、図２のIV−IV線に沿った第２のリードフレームＬＦ２の断面図である。空き端子以外の端子を構成するリード１のインナーリード部１ａは、前記第１のリードフレームＬＦ１と同様、ダムバー６に近い方から順に、リードフレームＬＦ２の表裏面と平行な方向に延在する第１部分１ａ１、上方に折れ曲がった第２部分１ａ２、および第１部分１ａ１と平行な方向に延在する第３部分１ａ３で構成されている。第３部分１ａ３は、後述する製造工程で半導体チップの素子形成面上に配置される部分であり、その裏面には前述した絶縁フィルム４が接着されている。

後述するように、第１のリードフレームＬＦ１と第２のリードフレームＬＦ２とは、それらの裏面同士を重ね合わせた状態で使用される。そのため、リードフレームＬＦ１、ＬＦ２の裏面同士を重ね合わせたときに、両者の同じ端子同士がダムバー５、６の近傍で重なり合うよう、リードフレームＬＦ１の図１に示す端子配列は、リードフレームＬＦ２の図２に示す端子配列と左右が逆になっている。

図５（ａ）は、図２に示す第２のリードフレームＬＦ２の一部を拡大して示す平面図、同図（ｂ）は、同図（ａ）の一部（ダムバー６の近傍）をさらに拡大して示す平面図である。

図示のように、リードフレームＬＦ２のダムバー６の側面には、このダムバー６の幅方向に延在する短いダミーリード７が形成されている。特に限定はされないが、このダミーリード７は、全てのリード１のスペース領域に１本ずつ形成されており、ダムバー６の２つの側面のうち、インナーリード部１ａが配置された側面とは反対側の側面に配置されている。図５（ｂ）に拡大して示すように、ダミーリード７は、その幅がリード１のスペースよりも幾分狭くなるように構成されている。すなわち、ダミーリード７は、リード１のスペース領域の中央部分にのみ形成され、スペース領域の両端部分（リード１の近傍）には形成されていない。これにより、ダムバー６は、リード１のスペース領域の中央部分ではダミーリード７の長さ分だけ幅が広くなっており、スペース領域の両端部分（リード１の近傍）では幅が狭くなっている。リード１のスペース領域の両端部分におけるダムバー６の幅は、前記第１のリードフレームＬＦ１のダムバー５の幅よりも狭く、スペース領域の中央部分におけるダムバー６の幅は、第１のリードフレームＬＦ１のダムバー５の幅よりも広い。

上記のように構成された第１のリードフレームＬＦ１および第２のリードフレームＬＦ２を製造するには、４２アロイのような鉄（Ｆｅ）−ニッケル（Ｎｉ）合金あるいは銅（Ｃｕ）などからなる薄い板材をエッチング加工してリード１、バスバーリード２、ダムバー５（６）などのパターンを形成し、次いでプレス加工によってリード１のインナーリード部１ａを前記図３（図４）に示すように折り曲げた後、インナーリード部１ａの裏面に絶縁フィルム４を接着する。なお、実際のリードフレームＬＦ１、ＬＦ２は、それぞれ５個程度の半導体チップを搭載できるような多連構造になっているが、前記図１および図２は、それぞれ半導体チップ１個分の領域を示している。

上記リードフレームＬＦ１、ＬＦ２の主要部の寸法の一例を示すと、リードフレームＬＦ１、ＬＦ２を構成する板材の厚さは０．１ｍｍ、ダムバー５（６）の近傍におけるリード１の幅は０．４ｍｍ、リード１のピッチは１．２７ｍｍである。従って、ダムバー５（６）の近傍におけるリード１のスペース（ｓ）は０．８７ｍｍである。また、第１のリードフレームＬＦ１のダムバー５の幅は０．１５ｍｍ、第２のリードフレームＬＦ２のダムバー６の幅は、リード１のスペース領域の両端部分（リード１の近傍）で０．１３ｍｍ、スペース領域の中央部分（ダミーリード７が形成された領域）で０．２３ｍｍである。ダムバー６の側面に形成されたダミーリード７の長さは０．１ｍｍ、幅は０．５５ｍｍである。

上記のように、第２のリードフレームＬＦ２は、リード１のスペース領域の両端部分（リード１の近傍）におけるダムバー６の幅が、第１のリードフレームＬＦ１のダムバー５の幅よりも狭くなっている。上記した寸法の一例では、リード１の近傍におけるダムバー６の幅は０．１３ｍｍであるのに対し、第１のリードフレームＬＦ１のダムバー５の幅は０．１５ｍｍである。このダムバー５、６の幅の差（０．１５ｍｍ−０．１３ｍｍ＝０．０２ｍｍ）は、後述するパッケージ本体のトランスファ・モールド工程でリードフレームＬＦ１、ＬＦ２を重ね合わせてモールド金型に位置決めする際に、リードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６との間に生じる幅方向の合わせずれの最大値に等しい。すなわち、第２のリードフレームＬＦ２のダムバー６は、リードフレームＬＦ１、ＬＦ２を重ね合わせてモールド金型に位置決めした際、第１のリードフレームＬＦ１のダムバー５よりも外側にはみ出すことがないように、リード１の近傍の幅が規定される。これに対し、リード１のスペース領域の中央部分では、第２のリードフレームＬＦ２のダムバー６にダミーリード７が形成されているので、リードフレームＬＦ１、ＬＦ２を重ね合わせてモールド金型に位置決めした際、このダミーリード７の先端部分が第１のリードフレームＬＦ１のダムバー５よりも外側にはみ出す。

次に、上記リードフレームＬＦ１、ＬＦ２を使った半導体装置の製造方法を図６〜図１９を用いて工程順に説明する。

まず、リードフレームＬＦ１、ＬＦ２と２個の半導体チップ８ａ、８ｂとを用意し、図６および図８（ａ）に示すように、第１のリードフレームＬＦ１に第１の半導体チップ８ａを搭載すると共に、図７および図８（ｂ）に示すように、第２のリードフレームＬＦ２に第２の半導体チップ８ｂを搭載する。

単結晶シリコンからなる上記２個の半導体チップ８ａ、８ｂは、同一の寸法で構成され、それらの素子形成面には６４メガビットのＤＲＡＭが形成されている。また、それらの素子形成面の中央部には、アルミニウム（Ａｌ）配線の一部を露出させて形成した複数のボンディングパッドＢＰが形成されている。これらのボンディングパッドＢＰは、半導体チップ８ａ（８ｂ）の長手方向に沿って一列に配置されている。上記ＤＲＡＭの回路パターンおよびボンディングパッドＢＰの配列は、第１の半導体チップ８ａと第２の半導体チップ８ｂとで同一になっている。すなわち、２個の半導体チップ８ａ、８ｂは、同一の寸法および同一の構造で構成されている。

第１のリードフレームＬＦ１に第１の半導体チップ８ａを搭載するには、図８（ａ）に示すように、リード１のインナーリード部１ａの第３部分１ａ３に接合された絶縁フィルム４の裏面に半導体チップ８ａの素子形成面を接着固定する。同様に、第２のリードフレームＬＦ２に第２の半導体チップ８ｂを搭載するには、図８（ｂ）に示すように、リード１のインナーリード部１ａの第３部分１ａ３に接合された絶縁フィルム４の裏面に半導体チップ８ｂの素子形成面を接着固定することによって行われる。

次に、図９および図１１（ａ）に示すように、リードフレームＬＦ１のリード１と半導体チップ８ａのボンディングパッドＢＰとをワイヤ９で電気的に接続する。また、図１０および図１１（ｂ）に示すように、リードフレームＬＦ２のリード１と半導体チップ８ｂのボンディングパッドＢＰとをワイヤ９で電気的に接続する。ワイヤ９としては、例えば金（Ａｕ）ワイヤを用いる。また、ワイヤ９による接続方法としては、例えば熱圧着と超音波振動とを併用したワイヤボンディング方法を用いる。

上記ワイヤボンディング工程では、半導体チップ８ａがすでにリードフレームＬＦ１に固定されているので、図１１（ａ）に示すように、半導体チップ８ａおよびリードフレームＬＦ１をヒートステージ２０に搭載した状態でワイヤ９の接続を安定に行うことができる。同様に、半導体チップ８ｂもすでにリードフレームＬＦ２に固定されているので、図１１（ｂ）に示すように、半導体チップ８ｂおよびリードフレームＬＦ２をヒートステージ２０に搭載した状態でワイヤ９の接続を安定に行うことができる。

半導体チップ８ａ、８ｂのそれぞれにおいて、信号用端子を構成するリード１とボンディングパッドＢＰとのワイヤ９による接続は、図１１（ａ）、（ｂ）に示すように、バスバーリード２を飛び越えて行われる。このとき、ワイヤ９の一端部は、インナーリード部１ａの第３部分１ａ３に接合される。この第３部分１ａ３の裏面には絶縁フィルム４が接合されているので、素子形成面に与えるボンディングの衝撃を絶縁フィルム４で吸収することができる。

半導体チップ８ａ、８ｂのそれぞれにおいて、電源（基準）電位端子を構成するバスバーリード２とボンディングパッドＢＰとのワイヤ９による接続は、図９および図１０に示すように、それぞれのバスバーリード２の一部に形成された分岐リード２ａにワイヤ９の一端部を接合することによって行われる。図示のように、分岐リード２ａのそれぞれの先端部は、ボンディングパッドＢＰから離間する方向に延在している。これにより、一端部が分岐リード２ａに接続されるワイヤ９と、一端部が信号用端子を構成するリード１のインナーリード部１ａに接続されるワイヤ９とは長さがほぼ等しくなるので、ワイヤ９のボンダビリティが良好になる。また、図示のように、分岐リード２ａの裏面には絶縁フィルム４が接合されているので、半導体チップ８ａ（８ｂ）の素子形成面に与えるボンディングの衝撃を絶縁フィルム４で吸収することができる。

次に、図１２に示すように、２個の半導体チップ８ａ、８ｂの裏面同士が互いに接触するように、２枚のリードフレームＬＦ１、ＬＦ２の裏面同士を重ね合わせる。このとき、２個の半導体チップ８ａ、８ｂは、中途部（第２部分１ａ２）を折り曲げたインナーリード部１ａの弾性力によって裏面同士の接触が保たれる。またこのとき、リードフレームＬＦ１とリードフレームＬＦ２とは、枠体１０同士、インナーリード部１ａの第１部分１ａ１同士およびダムバー５とダムバー６とが互いに接触する。２個の半導体チップ８ａ、８ｂは、接着剤を使ってそれらの裏面同士を固定してもよい。

次に、図１３に示すように、２枚のリードフレームＬＦ１、ＬＦ２の裏面同士を重ね合わせた状態で、それらをモールド金型３０の上型３０ａと下型３０ｂとの間に位置決めする。このとき、上型３０ａと下型３０ｂとによって形成されるキャビティ３１の内部には、半導体チップ８ａ、８ｂ、リードフレームＬＦ１、ＬＦ２のそれぞれのリード１のインナーリード部１ａ、絶縁フィルム４、ワイヤ９などが配置される。

図１４は、上記キャビティ３１の端部を拡大して示す断面図であり、同図（ａ）は、リードフレームＬＦ１に形成されたリード１のアウターリード部１ａの中心線に沿った断面を示し、同図（ｂ）は、リード１のスペース領域の中央部分（リードフレームＬＦ２のダムバー６にダミーリード７が形成された領域）に沿った断面を示している。また、図１５は、上記キャビティ３１の端部におけるダムバー５、６の重なり状態を示す斜視図である。なお、図１５は、リードフレームＬＦ１、ＬＦ２の上下の配置が図１４とは逆になっている。

図示のように、リードフレームＬＦ１、ＬＦ２は、ダムバー５、６とそれらの近傍のリード１とが上型３０ａのクランプ面３２ａと下型３０ｂのクランプ面３２ｂとで上下両方向から押さえ付けられることによって、モールド金型３０に固定される。このとき、リードフレームＬＦ２のダムバー６にダミーリード７が形成されていない領域では、図１４（ａ）に示すように、ダムバー６の幅がダムバー５よりも狭いので、下型３０ｂのクランプ面３２ｂとダムバー６との接触面積が小さくなる。これに対し、ダムバー６の側面にダミーリード７が形成された領域では、同図（ｂ）に示すように、ダムバー６とダミーリード７とが共に下型３０ｂのクランプ面３２ｂと接触する。すなわち、ダムバー６の側壁にダミーリード７を形成することにより、ダムバー６の幅を狭くしても、下型３０ｂのクランプ面３２ｂとダムバー６との接触面積は、ダムバー６の全域では実質的に増加する。

次に、図示は省略するが、モールド金型３０のポットからランナーおよびゲートを通じてキャビティ２１内に樹脂を加圧注入することによって、パッケージ本体（樹脂封止体）１１を成形する。パッケージ本体１１を構成する樹脂は、例えばフェノール系硬化剤、シリコーンゴムおよびフィラーを添加したエポキシ系樹脂からなる。

このように、樹脂封止型半導体装置の製造に用いる２枚のリードフレームＬＦ１、ＬＦ２の一方のダムバー６にダミーリード７を形成する本実施形態によれば、ダムバー６の幅を狭くしても、モールド金型３０のクランプ面３２ｂとダムバー６との接触面積を確保することができるので、リードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６とを上型３０ａのクランプ面３２ａと下型３０ｂのクランプ面３２ｂとの間に確実に固定することができる。これにより、モールド金型３０のキャビティ２１内に樹脂を注入したときの圧力によって、幅の狭いダムバー６がキャビティ２１の外側方向に変形する不具合を防止することができるので、ダムバー５とダムバー６との隙間を通じて樹脂がキャビティ２１の外側に漏れ出すことによって起こる成形不良を確実に防止することができる。

また、樹脂の注入圧力によるダムバー６の変形が防止されることにより、モールド金型３０のクランプ面３２ａ、３２ｂの磨耗が低減され、さらに金型全体のたわみによるダムバー５、６のクランプ力のばらつきも抑えられるので、モールド金型３０の修理費用の低減や寿命の延長を図ることができる。

次に、モールド金型３０からリードフレームＬＦ１、ＬＦ２を取り出した後、図１６に示すように、パッケージ本体１１の側面から露出したリードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６との側面同士（図でＹの記号を付した個所）を、例えばレーザを用いたシーム溶接によって接合する。

次に、パッケージ本体１１の側面から露出したリードフレームＬＦ１、ＬＦ２の表面に半田メッキを施した後、リードフレームＬＦ１、ＬＦ２の不要個所（ダムバー５、６および枠体１０）の切断除去およびパッケージ本体１１の側面とダムバー５、６との隙間に残った樹脂の除去（バリ取り）を行い、さらにリード１のアウターリード部１ｂを、例えばガルウィング状に成形することにより、図１７に示すような２個の半導体チップ８ａ、８ｂを封止したＴＳＯＰ４０が完成する。

図１８（ａ）、（ｂ）に示すように、リードフレームＬＦ１、ＬＦ２の不要個所（ダムバー５、６および枠体１０）の切断除去およびアウターリード部１ｂの成形は、ダムバー５、６の下部を切断成形金型５０のアール（Ｒ）部で支持した状態で同時に行われる。このとき、リードフレームＬＦ１のアウターリード部１ｂは、リードフレームＬＦ２のダムバー６の位置する方向に向かって折り曲げられる。これにより、ダムバー６と反対方向に折り曲げた場合に比べてアウターリード部１ｂの実効長が長くなるので、ＴＳＯＰ４０をプリント配線基板に実装したときに、ＴＳＯＰ４０とプリント配線基板との熱膨張係数差に起因して半田接続部に加わるストレスがアウターリード部１ｂの変形によって吸収され易くなり、ＴＳＯＰ４０の接続信頼性が向上する。

また、リードフレームＬＦ２のダムバー６の幅をリードフレームＬＦ１のダムバー５の幅よりも狭くしたことにより、図１８（ａ）に示すように、ダムバー６の外側の側面がダムバー５の外側の側面よりも内側に配置されるようになる。このとき、２枚のリードフレームＬＦ１、ＬＦ２の間に合わせずれが生じた場合でも、図１８（ｂ）に示すように、ダムバー６の外側の側面がダムバー５の外側の側面よりさらに外側に配置されることはない。従って、アウターリード部１ｂをダムバー６の位置する方向に向かって折り曲げる際、アウターリード部１ｂの下面は、ダムバー５の外側の側面またはそれよりも内側で折り曲げられる。これに対し、ダムバー６の外側の側面がダムバー５の外側の側面よりもさらに外側に配置された場合には、図１８（ｃ）に示すように、アウターリード部１ｂの下面が、ダムバー５の外側の側面よりもさらに外側で折り曲げられるため、パッケージ本体１１の側面からアウターリード部１ｂの先端までの長さ（Ｌ）がＴＳＯＰの規格を越えてしまう。

上記切断成形金型５０を使ったダムバー５、６の切断は、図１９に示すように、ダムバー５の幅が狭い領域（ダミーリード７が形成されていない領域）で行われる。これにより、２本のダムバー５、６を同時に切断する場合でも切断成形金型５０のストレスが低減されるので、切断成形金型５０の修理費用の低減や寿命の延長を図ることができる。また、ダムバー５、６の切断面に形成される切断バリの量や半田メッキ屑の量が低減されるので、リード間のショートを防止することができ、ＴＳＯＰ４０の小型化（リードの狭ピッチ化）を推進することができる。

このように製造された本実施形態のＴＳＯＰ４０は、図２０（平面図）および図２１（図２０のＩ−Ｉ線に沿った断面図）に示すように、プリント配線基板６０に複数個実装され、一つの回路システムを構成する電子装置の構成部品などとして使用される。

（実施の形態２）
前記実施形態では、リードフレームＬＦ２のダムバー６に形成されるダミーリード７は、インナーリード部１ａが連結される側面と反対側の側面に配置されるが、図２２（ａ）、（ｂ）に示すように、このダミーリード７をインナーリード部１ａが連結される側面に配置してもよい。

このようにした場合でも、図２３に示すように、モールド金型３０の下型３０ｂのクランプ面３２ｂとダムバー６との接触面積が実質的に増加するため、前記実施形態と同様の効果を得ることができる。

また、ダミーリード７をパッケージ本体１１に近い方の側面に配置する本実施形態によれば、モールド工程後にパッケージ本体１１の側面とダムバー６との隙間に残る樹脂の量が低減されるので、バリ取り作業が容易になる。

また、図２４（ａ）、（ｂ）に示すように、リードフレームＬＦ２のダムバー６の両側面にダミーリード７を形成してもよい。この場合は、図２５に示すように、モールド金型３０の下型３０ｂのクランプ面３２ｂとダムバー６との接触面積がさらに増加するために、リードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６とを上型３０ａのクランプ面３２ａと下型３０ｂのクランプ面３２ｂとの間により一層確実に固定することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施形態では、リードのインナーリード部と半導体チップとを絶縁フィルムを介して接合したが、リードのインナーリード部と半導体チップとを接着剤で直接接合してもよい。

前記実施形態では、第１のリードフレームのアウターリード部を第２のリードフレームのダムバーの方向に向かって折り曲げたが、それと反対方向に向かって折り曲げてもよい。

前記実施形態では、ＴＳＯＰ型の半導体装置の製造に適用した例を説明したが、本発明は、２枚のリードフレームを使って２個の半導体チップを樹脂封止する半導体装置の製造に広く適用することができる。

本発明は、樹脂封止型半導体装置の製造に広く利用することができる。

本発明の実施の形態１で使用する第１のリードフレームの平面図である。 本発明の実施の形態１で使用する第２のリードフレームの平面図である。 図１のIII−III 線に沿った第１のリードフレームの断面図である。 図２のIV−IV線に沿った第２のリードフレームの断面図である。 （ａ）は、本発明の実施の形態１で使用する第２のリードフレームの一部を拡大して示す平面図、（ｂ）は、（ａ）の一部をさらに拡大して示す平面図である。 本発明の実施の形態１である半導体装置の製造方法を示す第１のリードフレームの平面図である。 本発明の実施の形態１である半導体装置の製造方法を示す第２のリードフレームの平面図である。 （ａ）は、本発明の実施の形態１である半導体装置の製造方法を示す第１のリードフレームの断面図、（ｂ）は、本発明の実施の形態１である半導体装置の製造方法を示す第２のリードフレームの断面図である。 本発明の実施の形態１である半導体装置の製造方法を示す第１のリードフレームの平面図である。 本発明の実施の形態１である半導体装置の製造方法を示す第２のリードフレームの平面図である。 （ａ）、（ｂ）は、本発明の実施の形態１である半導体装置の製造方法を示す断面図である。 本発明の実施の形態１である半導体装置の製造方法を示す断面図である。 本発明の実施の形態１である半導体装置の製造方法を示すモールド金型の要部断面図である。 （ａ）、（ｂ）は、本発明の実施の形態１である半導体装置の製造方法を示すモールド金型の要部拡大断面図である。 モールド金型のキャビティ端部におけるダムバーの重なり状態を示す斜視図である。 本発明の実施の形態１である半導体装置の製造方法を示す要部拡大斜視図である。 本発明の実施の形態１である半導体装置の断面図である。 （ａ）、（ｂ）、（ｃ）は、リードの切断成形方法を示す説明図である。 本発明の実施の形態１である半導体装置の製造方法を示す要部拡大斜視図である。 本発明の実施の形態１である半導体装置をプリント配線基板に実装した状態を示す平面図である。 図２０のＩ−Ｉ線に沿った断面図である。 （ａ）は、本発明の実施の形態２で使用する第２のリードフレームの一部を拡大して示す平面図、（ｂ）は、（ａ）の一部をさらに拡大して示す平面図である。 本発明の実施の形態２である半導体装置の製造方法を示すモールド金型の要部拡大断面図である。 （ａ）は、本発明の他の実施の形態で使用する第２のリードフレームの一部を拡大して示す平面図、（ｂ）は、（ａ）の一部をさらに拡大して示す平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すモールド金型の要部拡大断面図である。

符号の説明

１ リード
１ａ インナーリード部
１ａ１ 第１部分
１ａ２ 第２部分
１ａ３ 第３部分
１ｂ アウターリード部
２ バスバーリード
２ａ 分岐リード
３ 支持リード
４ 絶縁フィルム
５ ダムバー
６ ダムバー
７ ダミーリード
８ａ、８ｂ 半導体チップ
９ ワイヤ
１０ 枠体
１１ パッケージ本体（樹脂封止体）
２０ ヒートステージ
３０ モールド金型
３０ａ 上型
３０ｂ 下型
３１ キャビティ
３２ａ クランプ面
３２ｂ クランプ面
４０ ＴＳＯＰ
５０ 切断成形金型
６０ プリント配線基板
ＢＰ ボンディングパッド
ＬＦ１ リードフレーム
ＬＦ２ リードフレーム

Claims (9)

1. 第１表面に第１ボンディングパッドを備えた第１の半導体チップと、第２表面に第２ボンディングパッドを備えた第２の半導体チップとを用意する工程と、
   第１ダムバーによって互いに連結された複数の第１リードを有する第１のリードフレームを準備する工程と、
   ダミーリードを備え、かつ前記第１ダムバーよりも幅が狭い第２ダムバーによって互いに連結された複数の第２リードを有する第２のリードフレームを準備する工程と、
   前記第１の半導体チップの前記第１表面を前記第１のリードフレームに接着する工程と、
   前記第２の半導体チップの前記第２表面を前記第２のリードフレームに接着する工程と、
   前記第１の半導体チップの前記第１ボンディングパッドを前記第１のリードフレームの前記複数の第１リードと電気的に接続する工程と、
   前記第２の半導体チップの前記第２ボンディングパッドを前記第２のリードフレームの前記複数の第２リードと電気的に接続する工程と、
   前記第１の半導体チップの第１裏面が前記第２の半導体チップの第２裏面と対向した状態で、前記第１および第２の半導体チップを樹脂材料で封止する工程と、
   前記第１のリードフレームの前記第１ダムバーと前記第２のリードフレームの前記第２ダムバーを切断する工程と、
   を備え、
   前記ダミーリードは、前記第２ダムバーの側面の前記複数の第２リードが存在しない領域にのみ設けられていることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法であって、前記第１のリードフレームのリードにアウターリード部を設け、前記第２のリードフレームのリードにアウターリード部を設けないことを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法であって、前記第１および第２ダムバーを切断する工程で、前記第１のリードフレームのリードのアウターリード部を前記第２のリードフレームの位置する方向に折り曲げることを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法であって、前記ダミーリードを前記第２ダムバーの一方の側面に形成することを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法であって、前記ダミーリードを前記第２ダムバーの両側面に形成することを特徴とする半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法であって、前記ダミーリードの長さを、前記第１の半導体チップと前記第２の半導体チップのそれぞれの裏面が対向するように配置して樹脂材料で封止する工程で発生する前記第１のリードフレームと前記第２のリードフレームとを重ね合わせた際の合わせずれ量以下にすることを特徴とする半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法であって、前記第１の半導体チップおよび前記第２の半導体チップは、同一の寸法および同一の回路パターンで構成されていることを特徴とする半導体装置の製造方法。
8. 請求項１記載の半導体装置の製造方法であって、前記第１の半導体チップおよび前記第２の半導体チップには、同一の記憶容量を有するメモリＬＳＩが形成されていることを特徴とする半導体装置の製造方法。
9. 請求項１記載の半導体装置の製造方法であって、前記第１のリードフレームのリードのインナーリード部と前記第１の半導体チップの素子形成面との間、および前記第２のリードフレームのリードのインナーリード部と前記第２の半導体チップの素子形成面との間に、それぞれ絶縁フィルムを介在させることを特徴とする半導体装置の製造方法。

Images