JPH0758281A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法

Info

Publication number
JPH0758281A
JPH0758281A JP5200485A JP20048593A JPH0758281A JP H0758281 A JPH0758281 A JP H0758281A JP 5200485 A JP5200485 A JP 5200485A JP 20048593 A JP20048593 A JP 20048593A JP H0758281 A JPH0758281 A JP H0758281A
Authority
JP
Japan
Prior art keywords
lead
inner lead
leads
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5200485A
Other languages
English (en)
Inventor
Akihiko Iwatani
昭彦 岩谷
Ichiro Anjo
一郎 安生
Junichi Arita
順一 有田
Asao Nishimura
朝雄 西村
Mitsuaki Haneda
光明 羽田
Masahiro Ichitani
昌弘 一谷
Akiro Sumiya
彰朗 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5200485A priority Critical patent/JPH0758281A/ja
Publication of JPH0758281A publication Critical patent/JPH0758281A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の２本のリードを容易に接合及び
一方のリードの他端側を容易に切断し除去できる技術を
提供する。また、半導体装置の信頼性を高める。 【構成】 ２個の半導体ペレット２Ａ、２Ｂの夫々の外
部端子２Ａ1 、２Ｂ1 に夫々別々に一端側が電気的に接
続された２本のリード４Ａ、５Ａを互いに重ね合わせて
接合し、この２本のリードのうち、一方のリード４Ａの
他端側を除去する半導体装置の形成方法において、一方
のリード４Ａの中央部に、他方のリード５Ａの表面が露
出するリード幅寸法を部分的に縮小した接合領域４Ａ1
及び他方のリード５Ａの断面積に比べて小さい断面積を
有する切断領域４Ａ2 を形成する段階と、この一方のリ
ード４Ａの接合領域４Ａ1 とそれから露出する他方のリ
ード５Ａの表面とを接合し、この一方のリード４Ａの切
断領域2 からこの一方のリード４Ａの他端側を切断して
除去する段階とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、２個の半導体ペレットの夫々の外部端子に夫々別々
に一端側が電気的に接続された２本のリードを互いに重
ね合わせて接合し、この２本のリードのうち、一方のリ
ードの他端側を除去する半導体装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＤＲＡＭ(Ｄy
namic Ｒandom Ａccess Ｍemory)、ＳＲＡＭ(Ｓtatic
ＲＡＭ)等の記憶回路システムが塔載された半導体ペレ
ットを樹脂封止体で封止する樹脂封止型半導体装置があ
る。この種の樹脂封止型半導体装置においては、実装密
度を高める目的として、例えば同一容量の半導体ペレッ
トを複数個積み重ねて積層し、この複数個の半導体ペレ
ットを同一の樹脂封止体で封止する積層構造の樹脂封止
型半導体装置の開発が行われている。
【０００３】本発明者が開発中の樹脂封止型半導体装置
は、図１５(断面図)に示すように、例えばＳＯＪ(Ｓmal
l Ｏut-line Ｊ-type)型のパッケージ１で構成される。
この樹脂封止型半導体装置は、例えば２個の半導体ペレ
ット２の夫々の素子形成面を互いに対向させて配置し、
一方の半導体ペレット２Ａ上に他方の半導体ペレット２
Ｂを積み重ねて積層した積層構造で構成される。
【０００４】前記一方の半導体ペレット２Ａの素子形成
面上には、絶縁フィルム３を介在してインナーリード４
Ａの一端側が接着固定される。このインナーリード４Ａ
はボンディングワイヤ６を介して半導体ペレット２Ａの
外部端子２Ａ1 に電気的に接続される。前記他方の半導
体ペレット２Ｂの素子形成面上には、絶縁フィルム３を
介在してインナーリード５Ａの一端側が接着固定され
る。このインナーリード５Ａはボンディングワイヤ６を
介して半導体ペレット２Ｂの外部端子２Ｂ1 に電気的に
接続される。つまり、樹脂封止型半導体装置は、一方の
半導体ペレット２Ａの素子形成面上にインナーリード４
Ａを配置し、他方の半導体ペレット２Ｂの素子形成面上
にインナーリード５Ａを配置した所謂ＬＯＣ（Ｌead Ｏ
n Ｃhip)構造で構成される。
【０００５】前記半導体ペレット２、インナーリード４
Ａ、５Ａ、ボンディングワイヤ６等は同一の樹脂封体１
Ａで封止される。
【０００６】前記インナーリード４Ａ、インナーリード
５Ａの夫々は、互いに重ね合わされて積層される。この
インナーリード４Ａ、５Ａの夫々は、その夫々の側面の
接合領域において、例えば半田による固着若しくはレー
ザによる溶融接合により接合される。
【０００７】前記インナーリード５Ａはアウターリード
５Ｂと一体に形成される。このアウターリード５Ｂは、
前述のように半導体ペレット２、インナーリード４Ａ、
５Ａ、ボンディングワイヤ６等をトランスファモールド
法に基づいて樹脂封止体１Ａで封止した後、リードフレ
ームから切断され、Ｊ型の形状に成形される。前記イン
ナーリード４Ａは、前述のように樹脂封止体１Ａで封止
した後、この樹脂封止体１Ａの側面と面一の位置若しく
はアウターリードの位置において、リードフレームから
切断される。このインナーリード４Ａは、樹脂封止体１
Ａの側面と面一若しくはアウターリードの位置で切断さ
れるので、その一部の断面が樹脂封止体１Ａの外部に露
出する。
【０００８】
【発明が解決しようとする課題】本発明者は、前述の樹
脂封止型半導体装置について検討した結果、以下の問題
点を見出した。
【０００９】前記樹脂封止型半導体装置において、イン
ナーリード４Ａ及びインナーリード５Ａのリード配列ピ
ッチは、半導体ペレット２Ａ及び半導体ペレット２Ｂに
塔載される記憶回路システムの高集積化に伴い微細化の
傾向にある。このため、インナーリード４Ａ、インナー
リード５Ａの夫々を重ね合わせて接合する際、一方のイ
ンナーリード４Ａの他端側を切断して除去する際、以下
の問題が生じる。
【００１０】（１）インナーリード４Ａ、インナーリー
ド５Ａの夫々は、既に、ボンディングワイヤ６を介在し
て半導体ペレット２Ａの外部端子２Ａ1 、半導体ペレッ
ト２Ｂの外部端子２Ｂ1 の夫々に電気的に接続されてい
るので、高電圧によるスポット溶接を使用することがで
きない。そこで、インナーリード４Ａ、インナーリード
５Ａの夫々の側面において、半田による固着若しくはレ
ーザによる溶融接合が考えられる。しかしながら、リー
ド配列ピッチの微細化により、微小エリアでの作業とな
るので、半田による固着若しくはレーザによる溶融接合
は困難である。半田の場合、隣接するリード間に半田ブ
リッジが発生し、リード間が短絡する。レーザの場合、
リードの溶融物が隣接するリードに散乱し、リード間が
短絡する。
【００１１】（２）インナーリード４Ａの他端側の除去
は、レーザによる溶融切断が考えられる。しかしなが
ら、インナーリード４Ａ、インナーリード５Ａの夫々
は、製造プロセス上、同一のリード幅、リード厚で形成
されたものが使用されるので、重ね合わされた一方のイ
ンナーリード４Ａの他端側を他方のインナーリード５Ｂ
に損傷を与えずにレーザで溶融切断するのは困難であ
る。
【００１２】（３）インナーリード４Ａは、樹脂封止体
１Ａで封止した後、樹脂封止体１Ａの側面の面一の位置
若しくはアウターリードの位置において、リードフレー
ムから切断される。このため、樹脂封止体１Ａから引き
出されたリードと樹脂封止体１Ａとの界面領域が増加
し、水分パス経路の面積が増加するので、樹脂封止型半
導体装置の信頼性が低下する。
【００１３】本発明の目的は、少なくとも２個の半導体
ペレットの夫々の外部端子に夫々別々に一端側が電気的
に接接された２本のリードを互いに重ね合わせて接合
し、この２本のリードのうち、一方のリードの他端側を
除去する半導体装置において、２本のリードを容易に接
合できる技術を提供することにある。
【００１４】本発明の他の目的は、前記半導体装置にお
いて、一方のリードの他端側を容易に除去できる技術を
提供することにある。
【００１５】本発明の他方の目的は、前記半導体装置の
信頼性を高める技術を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１８】(１)２個の半導体ペレットの夫々の外部端
子に夫々別々に一端側が電気的に接続された２本のリー
ドを互いに重ね合わせて接合し、この２本のリードのう
ち、一方のリードの他端側を除去する半導体装置の形成
方法において、(イ)前記２本のリードのうち、一方のリ
ードの中央部に、他方のリードと重ね合わせたときにこ
の他方のリードの表面が露出するリード幅寸法を部分的
に縮小した接合領域を形成すると共に、他方のリードと
重ね合わせたときにこの他方のリードの断面積に比べて
小さい断面積を有する切断領域を形成する段階と、(ロ)
前記一方のリードを他方のリードに重ね合わせ、この一
方のリードの接合領域とそれから露出する他方のリード
の表面とを接合し、この一方のリードの切断領域からこ
の一方のリードの他端側を切断して除去する段階とを備
える。
【００１９】(２)前記一方のリードの接合領域、切断領
域の夫々は、封止体内に配置される。
【００２０】
【作用】上述した手段(１)によれば、一方のリードを他
方のリードに重ね合わせて接合する際、一方のリードの
接合領域とそれから露出する他方のリードの一表面と
を、一方のリードの上方からレーザにより溶融接合する
ことができるので、リード配列ピッチが微細化されても
容易に接合することができる。
【００２１】また、一方のリードの他端側を除去する
際、一方のリードの切断領域が他方のリードの断面積に
比べて小さく形成されているので、他方のリードに損傷
を与えることなく一方のリードの他端側を容易に切断し
除去することができる。
【００２２】上述した手段（２）によれば、一方のリー
ドの切断領域が封止体内に形成されているので、封止体
から引き出されたリードと封止体との界面領域を低減で
き、これに相当する分、水分パス経路の面積を低減でき
る。この結果、半導体装置の信頼性を高めることができ
る。
【００２３】以下、本発明の構成について、半導体装置
である樹脂封止型半導体装置に本発明を適用した実施例
とともに説明する。なお、実施例を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。
【００２４】
【実施例】（実施例１）本発明の実施例１である樹脂封
止型半導体装置の概略構成を図１(断面図)に示す。図１
に示すように、樹脂封止型半導体装置は、２個の半導体
ペレット２を塔載したＳＯＪ型のパッケージ１で構成さ
れる。この樹脂封止型半導体装置は、２個の半導体ペレ
ット２の夫々の素子形成を互いに対向させて配置し、一
方の半導体ペレット２Ａ上に他方の半導体ペレット２Ｂ
を積み重ねて積層した積層構造で構成される。
【００２５】前記２個の半導体ペレット２の夫々は例え
ば平面が長方形状に形成された単結晶珪素基板を主体に
して構成され、その夫々の素子形成面には例えばＤＲＡ
Ｍ、ＳＲＡＭ等の記憶回路システムが塔載される。この
２個の半導体ペレット２のうち、一方の半導体ペレット
２Ａの素子形成面上の中央部には、長方形状の長辺に沿
って配列された複数個の外部端子(ボンディングパッド)
２Ａ1 が配置される。また、２個の半導体ペレット２の
うち、一方の半導体ペレット２Ｂの素子形成面上の中央
部には、長方形状の長辺に沿って配列された複数個の外
部端子（ボンディングパッド）２Ｂ1 が配置される。
【００２６】前記一方の半導体ペレット２Ａに塔載され
る記憶回路システムの回路パターンは、他方の半導体ペ
レット２Ｂに塔載される記憶回路システムの回路パター
ンに対してミラー反転パターンで構成され、実質的に同
一機能で構成される。また、一方の半導体ペレット２Ａ
の素子形成面上に配置される外部端子２Ａ1 は、他方の
半導体ペレット２Ｂの素子形成面上に配置される外部端
子２Ｂ1 に対してミラー反転パターンで構成され、印加
される信号等が実質的に同一で構成される。
【００２７】前記一方の半導体ペレット２Ａの素子形成
面(図中、上面)上には、絶縁フィルム３を介在してイン
ナーリード４Ａの一端側及び共用インナーリード４Ｃが
接着固定される。インナーリード４Ａの一端側にはボン
ディングワイヤ６の一端が接続され、このボンディング
ワイヤ６の他端は半導体ペレット２Ａの外部端子２Ａ1
に接続される。つまり、インナーリード４はボンディン
グワイヤ６を介して半導体ペレット２の外部端子２Ａ1
に電気的に接続される。共用インナーリード４Ｃにはボ
ンディングワイヤ６の一端が接続され、このボンディン
グワイヤ６の他端は半導体ペレット２Ａの外部端子２Ａ
1 に接続される。つまり、共用インナーリード４Ｃはボ
ンディングワイヤ６を介して半導体ペレット２Ａの外部
端子２Ａ1 に電気的に接続される。
【００２８】前記他方の半導体ペレット２Ｂの素子形成
面(図中、下面)上には、絶縁フィルム３を介在してイン
ナーリード５Ａの一端側及び共用インナーリード５Ｃが
接着固定される。インナーリード５Ａの一端側にはボン
ディングワイヤ６の一端が接続され、このボンディング
ワイヤ６の他端は半導体ペレット２Ｂの外部端子２Ｂ1
に接続される。つまり、インナーリード５Ａはボンディ
ングワイヤ６を介して半導体ペレット２Ｂの外部端子２
Ｂ1 に電気的に接続される。共用インナーリード５Ｃに
はボンディングワイヤ６の一端が接続され、このボンデ
ィングワイヤ６の他端は半導体ペレット２Ｂの外部端子
２Ｂ1 に接続される。つまり、共用インナーリード４Ｃ
はボンディングワイヤ６を介して半導体ペレット２Ｂの
外部端子２Ｂ1 電気的に接続される。即ち、本実施例の
樹脂封止型半導体装置は、半導体ペレット２Ａの素子形
成面上にインナーリード４Ａ及び共用インナーリード４
Ｃを配置し、半導体ペレット２Ｂの素子形成面上にイン
ナーリード５Ａ及び共用インナーリード５Ｃを配置した
所謂ＬＯＣ構造で構成される。
【００２９】前記絶縁フィルム３は例えばポリイミド系
樹脂で形成される。前記ボンディングワイヤ６は、例え
ば金ワイヤで形成され、熱圧着に超音波振動を併用した
ボンディング法でボンディングされる。前記インナーリ
ード４Ａ、５Ａの夫々には、例えばデータ入力信号、デ
ータ出力信号、アドレス信号等の信号が印加される。前
記共用インナーリード４Ｂ、５Ｂの夫々には、例えば電
源電圧Ｖcc、基準電圧Ｖss等が印加される。
【００３０】前記半導体ペレット２Ａ、２Ｂ、インナー
リード４Ａ、５Ａ、共用インナーリード４Ｃ、５Ｃ及び
ボンディングワイヤ６等は樹脂封止体１Ａで封止され
る。この樹脂封止体１Ａは、例えば応力化を図るために
フェノール系硬化剤、シリコーンゴム及びフィラーが添
加された絶縁性のエポキシ系樹脂で形成される。
【００３１】前記インナーリード５Ａの他端側はアウタ
ーリード５Ｂと一体に形成される。アウターリード５Ｂ
は、前述のように半導体ペレット２Ａ、２Ｂ、インナー
リード４Ａ、５Ａ、共用インナーリード４Ｃ、５Ｃ及び
ボンディングワイヤ６等をトランスファモールド法に基
づいて樹脂封止体１Ａで封止した後、リードフレームか
ら切断され、Ｊ型の形状に成形される。
【００３２】前記インナーリード４Ａの他端側は樹脂封
止体１Ａ内において除去される。このインナーリード４
Ａの他端側は、樹脂封止体１Ａで封止する前、インナー
リード４Ａの中央部に形成された切断領域４Ａ2 から切
断され除去される。
【００３３】前記インナーリード４Ａはインナーリード
５Ａに重ね合わされて積層され、電気的及び機械的に接
続される。インナーリード４Ａは、その中央部に形成さ
れた接合領域４Ａ1 が樹脂封止体１Ａ内においてインナ
ーリード５Ａの一表面と接合される。つまり、インナー
リード４Ａは、樹脂封止体１Ａ内において、その接合領
域４Ａ1 とインナーリード５Ａの一表面とが接合され、
かつその切断領域４Ａ2 からその一端側が切断され除去
された構造で構成される。このインナーリード４Ａの接
合領域４Ａ1 、切断領域４Ａ2 は、ほぼ同一個所に形成
される。
【００３４】このように構成される樹脂封止型半導体装
置は、一方のインナーリード４Ａの他端側が樹脂封止体
１Ａ内において切断され除去されているので、インナー
リード４Ａが樹脂封止体１Ａの側面の面一若しくはアウ
ターリードの位置において切断され除去される場合に比
べて、樹脂封止体１Ａから引き出されたリードの表面と
樹脂封止体１Ａとの界面領域を低減でき、水分パス経路
の面積を低減できる。
【００３５】前記インナーリード５Ａ、アウターリード
５Ｂ、共用インナーリード５Ｃの夫々は、切断工程前に
おいて、図２(平面図)に示すように、リードフレーム５
に構成される。リードフレーム５は、外枠５Ｅで周囲を
規定された領域内において、複数本のインナーリード５
Ａ、複数本のアウターリード５Ｂ、２本の共用インナー
リード４Ｃ及び２本の吊りリード５Ｆを配置している。
複数本のインナーリード５Ａの夫々の一端側は半導体ペ
レット２Ｂの互いに対向する長辺の夫々の辺に沿って配
列され、その夫々の他端側は内枠５Ｄを介して複数本の
アウターリード５Ｂの夫々の一端側と一体に形成され
る。複数本のアウターリード５Ｂの夫々の他端側は外枠
５Ｅと一体に形成される。２本の共用インナーリード５
Ｃの夫々は、インナーリード５Ａのリード配列の配列方
向に沿って延在し、リード配列の初段及び終段に配置さ
れたインナーリード５Ａと一体に形成される。２本の吊
りリード５Ｆの夫々は、半導体ペレット２Ｂの互いに対
向する短辺の夫々の辺側に配置され、外枠５Ｅと一体に
形成される。
【００３６】前記インナーリード４Ａ、共用インナーリ
ード４Ｃの夫々は、切断工程前において、図３(平面図)
に示すように、リードフレーム４に構成される。リード
フレーム４は、外枠４Ｅで周囲を規定された領域内にお
いて、複数本のインナーリード４Ａ、複数本のアウター
リード４Ｂ、２本の共用インナーリード４Ｃ及び２本の
吊りリード４Ｆを配置している。複数本のインナーリー
ド４Ａの夫々の一端側は半導体ペレット２Ａの互いに対
向する長辺の夫々の辺に沿って配列され、その夫々の他
端側は内枠４Ｄを介して複数本のアウターリード４Ｂの
夫々の一端側と一体に形成される。複数本のアウターリ
ード４Ｂの夫々の他端側は外枠４Ｅと一体に形成され
る。２本の共用インナーリード４Ｃの夫々は、インナー
リード４Ａのリード配列の配列方向に沿って延在し、リ
ード配列の初段及び終段に配置されたインナーリード４
Ａと一体に形成される。２本の吊りリード４Ｆの夫々
は、半導体ペレット２Ａの互いに対向する短辺の夫々の
辺側に配置され、外枠４Ｅと一体に形成される。このリ
ードフレーム４は、そのリードパターンが前記リードフ
レーム５のリードパターンに対してミラー反転パターン
で構成され、実質的に同一形状で構成される。リードフ
レーム４、リードフレーム５の夫々は、例えばＦｅ−Ｎ
ｉ(例えばＮｉ含有率４２又は５０［％］)合金、Ｃｕ等
で形成される。
【００３７】前記リードフレーム４において、インナー
リード４Ａの中央部分には、インナーリード４Ａをイナ
ーリード５Ａに重ね合わせたときにこのインナーリード
５Ａの一表面(合わせ面)が露出する接合領域４Ａ1 が形
成される。この接合領域４Ａ1 はインナーリード４Ａの
リード幅寸法をインナーリード５Ａのリード幅寸法に比
べて部分的に縮小した構造で構成される。例えば接合領
域４Ａ1 は、インナーリード４Ａの一方の側面側及び他
方の側面側を除去し、このインナーリード４Ａの真中領
域を残存させた構造で構成される。つまり、インナーリ
ード４Ａの中央部分には２個所の接合領域４Ａ1 が形成
される。また、インナーリード４Ａの中央部分には、イ
ンナーリード４Ａをインナーリード５Ｂに重ね合わせた
ときに、同一の位置におけるインナーリード５Ｂの断面
積に比べて小さい断面積を有する切断領域４Ａ2 が形成
される。この切断領域４Ａ2 は前記２個所の接合領域４
Ａ1 で挾み込まれた真中領域に形成される。切断領域４
Ａ2 には、インナーリード４Ａのリード幅方向に沿って
延在する溝４Ａ3 が形成される。この溝４Ａ2 は、イン
ナーリード４Ａをインナーリード５Ａに重ね合わせたと
きに、インナーリード５Ａの一表面(合わせ面)と対向す
るインナーリード４Ａの一表面(合わせ面)に形成され
る。なお、切断領域４Ａ2 、接合領域４Ａ1 の夫々はほ
ぼ同一個所に形成される。
【００３８】次に、前記樹脂封止型半導体装置の形成方
法について簡単に説明する。まず、一方の半導体ペレッ
ト２Ａの素子形成面上に絶縁フィルム３を介在してイン
ナーリード４Ａ及び共用インナーリード４Ｃを接着固定
し、半導体ペレット２Ａにリードフレーム４を吊りリー
ド４Ｆで支持すると共に、他方の半導体ペレット２Ｂの
素子形成面上に絶縁フィルム３を介在してインナーリー
ド５Ａ及び共用インナーリード５Ｃを接着固定し、半導
体ペレット２Ｂにリードフレーム５を吊りリード５Ｆで
支持する。
【００３９】次に、一方のリードフレーム４において、
インナーリード４Ａ、共用インナーリード４Ｃの夫々と
半導体ペレット２Ａの外部端子２Ａ1 とをボンディング
ワイヤ６で電気的に接続すると共に、他方のリードフレ
ーム５において、インナーリード５Ａ、共用インナーリ
ード５Ｃの夫々と半導体ペレット２Ｂの外部端子２Ｂ1
とをボンディングワイヤ６で電気的に接続する。
【００４０】次に、一方のリードフレーム４を他方のリ
ードフレーム５に重ね合わせると共に、図４(要部斜視
図)に示すように、一方のインナーリード４Ａの一表面
を他方のインナーリード５Ａの一表面に重ね合わせる。
この時、インナーリード４Ａの中央部分に形成された接
合領域４Ａ1 がリード幅寸法を部分的に縮小した構造で
構成されているので、この接合領域４Ａにおいてインナ
ーリード５Ａの一表面が部分的に露出する。
【００４１】次に、一方のインナーリード４Ａの接合領
域４Ａ1 にこのインナーリード４Ａの上方からレーザを
照射し、図５(要部斜視図)に示すように、インナーリー
ド４Ａの接合領域４Ａ1 とそれから露出するインナーリ
ード５Ａの一表面とを溶融接合する。この工程におい
て、インナーリード５Ａの上方からレーザを照射し、イ
ンナーリード４Ａの接合領域４Ａ1 とインナーリード５
Ａの一表面とを接合することができるので、インナーリ
ード４Ａ及びインナーリード５Ａのリード配列ピッチが
微細化されても容易に溶融接合することができる。
【００４２】次に、一方のインナーリード４Ａの切断領
域４Ａ2 にこのインナーリード４Ａの上方からレーザを
照射し、この切断領域４Ａ2 からインナーリード４Ａの
他端側を溶融切断して除去すると共に、リードフレーム
４を除去する。この工程において、インナーリード４Ａ
の切断領域４Ａ2 の断面が同一の位置におけるインナー
リード５Ｂの断面積に比べて小さく構成されているの
で、インナーリード４Ａの他端側を容易に切断すること
ができる。また、インナーリード４Ａの切断領域４Ａ2
には溝４Ａ3 が形成され、この溝４Ａ3 はインナーリー
ド５Ａの一表面と対向するインナーリード４Ａの一表面
に形成されているので、溝４Ａ3 の領域において、イン
ナーリード４Ａとインナーリード５Ａとの間に隙間が形
成され、インナーリード５Ａに損傷を与えることなくイ
ンナーリード４Ａの他端側を切断、除去することができ
る。
【００４３】次に、前記半導体ペレット２Ａ、２Ｂ、イ
ンナーリード４Ａ、５Ａ、共用インナーリード４Ｃ、５
Ｃ及びボンディングワイヤ６等をトランスファモールド
法に基づいて樹脂封止体１Ａで封止する。
【００４４】次に、インナーリード５Ａと一体に形成さ
れるアウターリード５Ｂをリードフレーム５から切断す
る。この後、アウターリード５ＢをＪ型の形状に成形す
ることにより、本実施例の樹脂封止型半導体装置がほぼ
完成する。
【００４５】このように、２個の半導体ペレット２Ａ、
２Ｂの夫々の外部端子２Ａ1 、２Ｂ1 に夫々別々に一端
側が電気的に接続された２本のインナリード４Ａ、５Ａ
を互いに重ね合わせて接合し、この２本のインナーリー
ド４Ａ、５Ａのうち、一方のインナーリード４Ａの他端
側を除去する半導体装置の形成方法において、前記２本
のインナーリード４Ａ、５Ａのうち、一方のインナーリ
ード４Ａの中央部に、他方のインナーリード５Ａと重ね
合わせたときにこの他方のインナーリード５Ａの表面が
露出するリード幅寸法を部分的に縮小した接合領域４Ａ
1 を形成すると共に、他方のインナーリード５Ａと重ね
合わせたときにこの他方のインナーリード５Ａの断面積
に比べて小さい断面積を有する切断領域４Ａ2 を形成す
る段階と、前記一方のインナーリード４Ａを他方のイン
ナーリード５Ａに重ね合わせ、この一方のインナーリー
ド４Ａの接合領域４Ａ1 とそれから露出する他方のイン
ナーリード５Ａの表面とを接合し、この一方のインナー
リード４Ａの切断領域４Ａ2 からこの一方のインナーリ
ード４Ａの他端側を切断して除去する段階とを備える。
これにより、一方のインナーリード４Ａを他方のインナ
ーリード５Ａに重ね合わせて接合する際、一方のインナ
ーリード４Ａの接合領域４Ａ1 とそれから露出する他方
のインナーリード５Ａの表面とを、一方のインナーリー
ド４Ａの上方からレーザにより溶融接合することができ
るので、リード配列ピッチが微細化されても容易に接合
することができる。
【００４６】また、一方のインナーリード４Ａの他端側
を除去する際、一方のインナーリード４Ａの切断領域４
Ａ1 が他方のインナーリード５Ａの断面積に比べて小さ
く形成されているので、他方のインナーリード５Ａに損
傷を与えることなく一方のインナーリード４Ａの他端側
を容易に切断し除去することができる。
【００４７】また、前記接合領域４Ａ1 、切断領域４Ａ
2 の夫々は、樹脂封止体１Ａ内に形成される。これによ
り、樹脂封止体１Ａから引き出されたリードと樹脂封止
体１Ａとの界面領域を低減でき、水分パス経路の面積を
低減することができるので、樹脂封止型半導体装置の信
頼性を高めることができる。
【００４８】なお、前記インナーリード４Ａは、図６
(斜視図)に示すように、インナーリード４Ａの一方の側
面側に接合領域４Ａ1 を形成し、その他方の側面側に切
断領域４Ａ2 を形成してもよい。
【００４９】また、インナーリード４Ａとインナーリー
ド５Ａとの接合は、図７(斜視図)に示すように、接合領
域４Ａ1 及び切断領域４Ａ2 で行ってもよい。
【００５０】（実施例２）本発明の実施例２である樹脂
封止型半導体装置の概略構成を図１(断面図)に示す。図
１に示すように、樹脂封止型半導体装置は、前述の実施
例１と同様に、２個の半導体ペレット２の夫々の素子形
成面を互いに対向させて配置し、一方の半導体ペレット
２Ａ上に他方の半導体ペレット２Ｂを積み重ねて積層し
た積層構造で構成される。また、樹脂封止型半導体装置
は、半導体ペレット２Ａの素子形成面上にインナーリー
ド４Ａ及び共用インナーリード４Ｃを配置し、半導体ペ
レット２Ｂの素子形成面上にインナーリード５Ａ及び共
用インナーリード５Ｃを配置した所謂ＬＯＣ構造で構成
される。
【００５１】前記インナーリード５Ａの他端側はアウタ
ーリード５Ｂと一体に形成される。アウターリード５Ｂ
は、前述の実施例１と同様に、半導体ペレット２Ａ、２
Ｂ、インナーリード４Ａ、５Ａ、共用インナーリード４
Ｃ、５Ｃ及びボンディングワイヤ６等をトランスファモ
ールド法に基づいて樹脂封止体１Ａで封止した後、リー
ドフレームから切断され、Ｊ型の形状に成形される。
【００５２】前記インナーリード４Ａの他端側は樹脂封
止体１Ａ内において除去される。このインナーリード４
Ａの他端側は、樹脂封止体１Ａで封止する前、インナー
リード４Ａの中央部に形成された切断領域４Ａ2 から切
断され除去される。
【００５３】前記インナーリード４Ａはインナーリード
５Ａに重ね合わされて積層され、電気的及び機械的に接
続される。インナーリード４Ａは、その中央部に形成さ
れた接合領域４Ａ1 が樹脂封止体１Ａ内においてインナ
ーリード５Ａの一表面と接合される。つまり、インナー
リード４Ａは、樹脂封止体１Ａ内において、その接合領
域４Ａ1 とインナーリード５Ａの一表面とが接合され、
かつその切断領域４Ａ2 からその他端側が切断され除去
された構造で構成される。このインナーリード４Ａの接
合領域４Ａ1 、切断領域４Ａ2 は、ほぼ同一個所に形成
される。
【００５４】このように構成される樹脂封止型半導体装
置は、前述の実施例１と同様に、一方のインナーリード
４Ａの他端側が樹脂封止体１Ａ内において切断され除去
されているので、インナーリード４Ａが樹脂封止体１Ａ
の側面の面一若しくはアウターリードの位置において切
断され除去される場合に比べて、樹脂封止体１Ａから引
き出されたリードの表面と樹脂封止体１Ａとの界面領域
を低減でき、水分パス経路の面積を低減できる。
【００５５】前記インナーリード５Ａ、アウターリード
５Ｂ、共用インナーリード５Ｃの夫々は、切断工程前に
おいて、図２(平面図)に示すように、前述の実施例１と
同様に、リードフレーム５に構成される。リードフレー
ム５は、外枠５Ｅで周囲を規定された領域内において、
複数本のインナーリード５Ａ、複数本のアウターリード
５Ｂ、２本の共用インナーリード４Ｃ及び２本の吊りリ
ード４Ｆを配置している。
【００５６】前記インナーリード４Ａ、共用インナーリ
ード４Ｃの夫々は、切断工程前において、図８(平面図)
に示すように、リードフレーム７に構成される。リード
フレーム７は、外枠４Ｅで周囲を規定された領域内にお
いて、複数本のインナーリード４Ａ、２本の共用インナ
ーリード４Ｃ、２本の吊りリード４Ｆ及び２本の支持リ
ード７Ａを配置している。複数本のインナーリード４Ａ
の夫々の一端側は半導体ペレット２Ａの互いに対向する
長辺の夫々の辺に沿って配列され、その夫々の他端側は
２本の支持リード７Ａの夫々と一体に形成される。２本
の共用インナーリード４Ｃの夫々は、インナーリード４
Ａのリード配列の配列方向に沿って延在し、リード配列
の初段及び終段に配置されたインナーリード４Ａと一体
に形成される。２本の吊りリード４Ｆの夫々は、半導体
ペレット２Ａの互いに対向する短辺の夫々の辺側に配置
され、外枠４Ｅと一体に形成される。２本の支持リード
７Ａの夫々は、外枠４Ｅと一体に形成される。このリー
ドフレーム７は、インナーリード４Ａ、共用インナーリ
ード４Ｃ、吊りリード４Ｆの夫々のリードパターンが前
記リードフレーム５のリードパターンに対してミラー反
転パターンで構成され、実質的に同一形状で構成され
る。
【００５７】前記リードフレーム７において、インナー
リード４Ａの中央部分には、前述の実施例１と同様に、
インナーリード４Ａをインナーリード５Ａに重ね合わせ
たときにこのインナーリード５Ａの一表面が露出する接
合領域４Ａ1 が形成される。また、インナーリード４Ａ
の中央部分には、インナーリード４Ａをインナーリード
５Ａに重ね合わせたときに、同一の位置におけるインナ
ーリード５Ａの断面積に比べて小さい断面積を有する切
断領域４Ａ2 が形成され、この切断領域４Ａ2には溝４
Ａ3 が形成される。
【００５８】前記支持リード７Ａは、その両端部が外枠
４Ｅと一体に形成され、外枠４Ｅに支持される。この支
持リード７Ａの両端部と外枠４Ｅとの間には切断領域７
Ａ2が形成され、この切断領域７Ａ2 にはインナーリー
ド４Ａの切断領域４Ａ2 に形成される溝４Ａ3 と同様の
溝４Ａ3 が形成される。このように構成されるリードフ
レーム７は、支持リード７Ａを機械的に折り曲げ、切断
領域４Ａ2 からインナーリード４Ａの他端側を切断し除
去すると共に、切断領域７Ａ2 から支持リードを切断し
除去することができる。
【００５９】次に、前記樹脂封止型半導体装置の形成方
法について、簡単に説明する。まず、前述の実施例１と
同様に、半導体ペレット２Ａにリードフレーム７を吊り
リード４Ｆで支持すると共に、半導体ペレット２Ｂにリ
ードフレーム５を吊りリード５Ｆで支持する。
【００６０】次に、前述の実施例１と同様に、インナー
リード４Ａ、共用インナーリード４Ｃの夫々と半導体ペ
レット２Ａの外部端子２Ａ1 とをボンディングワイヤ６
で電気的に接続すると共に、インナーリード５Ａ、共用
インナーリード５Ｃの夫々と半導体ペレット２Ｂの外部
端子２Ｂ1 とをボンディングワイヤ６で電気的に接続す
る。
【００６１】次に、一方のリードフレーム７を他方のリ
ードフレーム５に重ね合わせると共に、図９(要部斜視
図)に示すように、一方のインナーリード４Ａの一表面
を他方のインナーリード５Ａの一表面に重ね合わせる。
この時、インナーリード４Ａの中央部分には接合領域４
Ａ1 が形成されているので、この接合領域４Ａ1 からイ
ンナーリード５Ａの一表面が部分的に露出する。
【００６２】次に、一方のインナーリード４Ａの接合領
域４Ａ1 にこのインナーリード４Ａの上方からレーザを
照射し、図１０(要部斜視図)に示すように、インナーリ
ード４Ａの接合領域４Ａ1 とそれから露出するインナー
リード５Ａの一表面とを溶融接合する。
【００６３】次に、一方のインナーリード４Ａの切断領
域４Ａ2 にこのインナーリード４Ａの上方からレーザを
照射し、この切断領域４Ａ2 からインナーリード４Ａの
他端側を溶融切断して除去すると共に、支持リード７Ａ
及びリードフレーム７を除去する。この工程において、
インナーリード４Ａの他端側の除去は、支持リード７Ａ
を機械的に折り曲げ、切断領域４Ａ2 からインナーリー
ド４Ａの他端側を機械的に切断し除去すると共に、切断
領域７Ａ2 から支持リード７Ａを機械的に切断し除去し
てもよい。
【００６４】次に、前記半導体ペレット２Ａ、２Ｂ、イ
ンナーリード４Ａ、５Ａ、共用インナーリード４Ｃ、５
Ｃ及びボンディングワイヤ６等をトランスファモールド
法に基づいて樹脂封止体１Ａで封止する。
【００６５】次に、インナーリード５Ａと一体に形成さ
れるアウターリード５Ｂをリードフレーム５から切断す
る。この後、アウターリード５ＢをＪ型の形状に成形す
ることにより、本実施例の樹脂封止型半導体装置がほぼ
完成する。
【００６６】このように、本実施例の樹脂封止型半導体
装置によれば、以下の効果が得られる。一方のインナー
リード４Ａを他方のインナーリード５Ａに重ね合わせて
接合する際、一方のインナーリード４Ａの接合領域４Ａ
1 とそれから露出する他方のインナーリード５Ａの表面
とを、一方のインナーリード４Ａの上方からレーザによ
り溶融接合することができるので、リード配列ピッチが
微細化されても容易に接合することができる。
【００６７】また、一方のインナーリード４Ａの他端側
を除去する際、一方のインナーリード４Ａの切断領域４
Ａ1 が他方のリード５Ａの断面積に比べて小さく形成さ
れているので、他方のインナーリード５Ａに損傷を与え
ることなく一方のインナリード４Ａの他端側を容易に切
断し除去することができる。
【００６８】また、支持リード７Ａの両端部と外枠４Ｅ
との間には切断領域７Ａ1 が形成され、この切断領域７
Ａ1 にはインナーリード４Ａの切断領域４Ａ2 に形成さ
れる溝２Ａ3 と同様の溝２Ａ3 が形成されるので、イン
ナーリード４Ａの一端側を除去する際、支持リード７Ａ
を機械的に折り曲げて切断し除去することができる。
【００６９】また、接合領域４Ａ1 、切断領域４Ａ2 が
樹脂封止体１Ａ内に形成されているので、樹脂封止体１
Ａから引き出されたリードと樹脂封止体１Ａとの界面領
域を低減でき、水分パス経路の面積を低減できる。この
結果、樹脂封止型半導体装置の信頼性を高めることがで
きる。
【００７０】（実施例３）本発明の実施例２である樹脂
封止型半導体装置の概略構成を図１１(断面図)に示す。
図１１に示すように、樹脂封止型半導体装置は、前述の
実施例１と同様に、２個の半導体ペレット２の夫々の素
子形成面を互いに対向させて配置し、一方の半導体ペレ
ット２Ａ上に他方の半導体ペレット２Ｂを積み重ねて積
層した積層構造で構成される。また、樹脂封止型半導体
装置は、半導体ペレット２Ａの素子形成面上にインナー
リード４Ａ及び共用インナーリード４Ｃを配置し、半導
体ペレット２Ｂの素子形成面上にインナーリード５Ａ及
び共用インナーリード５Ｃを配置した所謂ＬＯＣ構造で
構成される。
【００７１】前記インナーリード５Ａの他端側はアウタ
ーリード５Ｂと一体に形成される。アウターリード５Ｂ
は、前述の実施例１と同様に、半導体ペレット２Ａ、２
Ｂ、インナーリード４Ａ、５Ａ、共用インナーリード４
Ｃ、５Ｃ及びボンディングワイヤ６等をトランスファモ
ールド法に基づいて樹脂封止体１Ａで封止した後、リー
ドフレームから切断され、Ｊ型の形状に成形される。
【００７２】前記インナーリード４Ａの他端側は樹脂封
止体１Ａ内において除去される。インナーリード４Ａの
長さは他方のインナーリード５Ａの長さに比べて短く構
成される。インナーリード４Ａはインナーリード５Ａに
重ね合わされて積層され、電気的及び機械的に接続され
る。インナーリード４Ａは、その他端側が除去された領
域４Ａ4 とその領域４Ａ4 から露出する他方のインナー
リード５Ａの一表面とが接合される。
【００７３】このように構成される樹脂封止型半導体装
置は、一方のインナーリード４Ａの他端側が樹脂封止体
１Ａ内において切断され除去されているので、インナー
リード４Ａが樹脂封止体１Ａの側面の面一若しくはアウ
ターリードの位置において切断され除去される場合に比
べて、樹脂封止体１Ａから引き出されたリードの表面と
樹脂封止体１Ａとの界面領域を低減でき、水分パス経路
の面積を低減できる。
【００７４】前記インナーリード５Ａ、アウターリード
５Ｂ、共用インナーリード５Ｃの夫々は、切断工程前に
おいて、図２(平面図)に示すように、前述の実施例１と
同様に、リードフレーム５に構成される。
【００７５】前記インナーリード４Ａ、共用インナーリ
ード４Ｃの夫々は、切断工程前において、図１２(平面
図)に示すように、リードフレーム８に構成される。リ
ードフレーム８は、外枠４Ｅで周囲を規定された領域内
において、複数本のインナーリード４Ａ、２本の共用イ
ンナーリード４Ｃ、２本の吊りリード４Ｆ及び２本の支
持リード８Ａを配置している。複数本のインナーリード
４Ａの一端側は半導体ペレット２Ａの互いに対向する長
辺の夫々の辺に沿って配列され、その夫々の他端側は２
本の支持リード７Ａの夫々と一体に形成される。このイ
ンナーリード４Ａの長さは、インナーリード５Ａの長さ
に比べて短く構成され、その他端側が除去されている。
２本の共用インナーリード４Ｃの夫々は、インナーリー
ド４Ａのリード配列の配列方向に沿って延在し、リード
配列の初段及び終段に配置されたインナーリード４Ａと
一体に形成される。２本の吊りリード４Ｆの夫々は、半
導体ペレット２Ａの互いに対向する短辺の夫々の辺側に
配置され、外枠４Ｅと一体に形成される。２本の支持リ
ード８Ａの夫々は外枠４Ｅと一体に形成される。リード
フレーム８は、インナーリード４Ａ、共用インナーリー
ド４Ｃ、吊りリード４Ｆの夫々のリードパターンが前記
リードフレーム５のリードパターンに対してミラー反転
パターンで構成され、実質的に同一形状で構成される。
【００７６】前記リードフレーム８において、インナー
リード４Ａの他端側は、支持リード８Ａと一体に形成さ
れ、夫々が互いに連結されている。この支持リード８Ａ
は、前述のリードフレーム５の内枠５Ｄの位置に比べて
半導体ペレット２Ａ側に配置され、その両端部が外枠４
Ｅと一体に形成され支持される。支持リード８Ａは、イ
ンナーリード４Ａと連結する連結部の断面積がその連結
部でのインナーリード４Ａの断面積に比べて小さく構成
される。
【００７７】次に、前記樹脂封止型半導体装置の形成方
法について、簡単に説明する。まず、前述の実施例１と
同様に、半導体ペレット２Ａにリードフレーム７を吊り
リード４Ｆで支持すると共に、半導体ペレット２Ｂにリ
ードフレーム５を吊りリード５Ｆで支持する。
【００７８】次に、前述の実施例１と同様に、インナー
リード４Ａ、共用インナーリード４Ｃの夫々と半導体ペ
レット２Ａの外部端子２Ａ1 とをボンディングワイヤ６
で電気的に接続すると共に、インナーリード５Ａ、共用
インナーリード５Ｃの夫々と半導体ペレット２Ｂの外部
端子２Ｂ1 とをボンディングワイヤ６で電気的に接続す
る。
【００７９】次に、一方のリードフレーム８を他方のリ
ードフレーム５に重ね合わせると共に、図１３(要部斜
視図)に示すように、一方のインナーリード４Ａの一表
面を他方のインナーリード５Ａの一表面に重ね合わせ
る。この時、インナーリード４Ａの長さはインナーリー
ド５Ａの長さに比べて短く構成され、その他端側が除去
されているので、その他端側が除去された領域４Ａ4 か
らインナーリード５Ａの一表面が部分的に露出する。
【００８０】次に、一方のインナーリード４Ａの他端側
が除去された領域４Ａ4 とそれから露出するインナーリ
ード５Ａの一表面にインナーリード４Ａの上方からレー
ザを照射し、図１４(要部斜視図)に示すように、インナ
ーリード４Ａの他端側が除去された領域４Ａ4 とその領
域４Ａ4 から露出するインナーリード５Ａの一表面とを
溶融接合する。
【００８１】次に、一方のインナーリード４Ａ間の支持
リード８Ａにインナーリード４Ａの上方からレーザを照
射し、このインナーリード４Ａ間の支持リード８Ａを溶
融切断して除去すると共にリードフレーム８を除去す
る。
【００８２】次に、前記半導体ペレット２Ａ、２Ｂ、イ
ンナーリード４Ａ、５Ａ、共用インナーリード４Ｃ、５
Ｃ及びボンディングワイヤ６等をトランスファモールド
法に基づいて樹脂封止体１Ａで封止する。
【００８３】次に、インナーリード５Ａと一体に形成さ
れるアウターリード５Ｂをリードフレーム５から切断す
る。この後、アウターリード５ＢをＪ型の形状に成形す
ることにより、本実施例の樹脂封止型半導体装置がほぼ
完成する。
【００８４】このように、本実施例の樹脂封止型半導体
装置によれば、以下の効果が得られる。一方のインナー
リード４Ａを他方のインナーリード５Ａに重ね合わせて
接合する際、一方のインナーリード４Ａの他端側が除去
された領域４Ａ4 とその領域４Ａ4 から露出する他方の
インナーリード５Ａの一表面とを、一方のインナーリー
ド４Ａの上方からレーザにより溶融接合することができ
るので、リード配列ピッチが微細化されても容易に接合
することができる。
【００８５】また、一方のインナーリード４Ａ間の支持
リード８Ａを除去する際、支持リード８Ａの下部にはイ
ンナーリード５Ａが配置されていないので、他方のリー
ド５Ａに損傷を与えることなくインナーリードリード４
Ａ間を容易に切断し除去することができる。
【００８６】また、インナーリード４Ａの他端側は樹脂
封止体１Ａ内において除去されているので、樹脂封止体
１Ａから引き出されたリードと樹脂封止体１Ａとの界面
領域を低減でき、水分パス経路の面積を低減できる。こ
の結果、樹脂封止型半導体装置の信頼性を高めることが
できる。
【００８７】なお、前記リードフレーム８は、インナー
リード４Ａの中央部分に、接合領域４Ａ1 及び切断領域
４Ａ2 を形成し、接合領域４Ａ1 において他方のインナ
ーリード５Ａと接合し、切断領域４Ａ2 においてインナ
ーリード４Ａの他端側及び支持リード８Ａを除去しても
よい。
【００８８】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００８９】例えば、本発明は、セラミック封止体で半
導体ペレットを封止するセラミック型半導体装置に適用
できる。
【００９０】また、半導体ペレットを複数個積層した半
導体装置に適用できる。
【００９１】また、複数個の半導体ペレットの夫々の素
子形成面を同一方向に向けて積層した半導体装置に適用
できる。
【００９２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００９３】少なくとも２個の半導体ペレットの夫々の
外部端子に夫々別々に一端側が電気的に接続された２本
のリードを互いに重ね合わせて接合し、この２本のリー
ドのうち、一方のリードの他端側を除去する半導体装置
において、２本のリードを容易に接合することができ
る。
【００９４】また、前記半導体装置において、一方のリ
ードの他端側を容易に切断し除去することができる。
【００９５】また、前記半導体装置の信頼性を高めるこ
とができる。
【図面の簡単な説明】
【図１】 本発明の実施例１である樹脂封止型半導体装
置の概略構成を示す断面図。
【図２】 前記樹脂封止型半導体装置の製造プロセスで
使用されるリードフレームの平面図。
【図３】 前記樹脂封止型半導体装置の製造プロセスで
使用されるリードフレームの平面図。
【図４】 前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図５】 前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図６】 前記樹脂封止型半導体装置の変形例を示す斜
視図。
【図７】 前記樹脂封止型半導体装置の変形例を示す斜
視図。
【図８】 本発明の実施例２である樹脂封止型半導体装
置の製造プロセスで使用されるリードフレームの平面
図。
【図９】 前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図１０】前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図１１】本発明の実施例３である樹脂封止型半導体装
置の概略構成を示す要部断面図。
【図１２】前記樹脂封止型半導体装置の製造プロセスで
使用されるリードフレームの平面図。
【図１３】前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図１４】前記樹脂封止型半導体装置の形成方法を説明
するための斜視図。
【図１５】従来の樹脂封止型半導体装置の概略構成を示
す断面図。
【符号の説明】
１…パッケージ、１Ａ…樹脂封止体、２Ａ，２Ｂ…半導
体ペレット、３…絶縁フィルム、４，５，７，８…リー
ドフレーム、４Ａ，５Ａ…インナーリード、４Ａ1…接
合領域、４Ａ2…切断領域、４Ａ3…溝、４Ｂ，５Ｂ…ア
ウターリード、４Ｃ，５Ｃ…共用インナーリード、４
Ｄ，５Ｄ…内枠、４Ｅ，５Ｅ…外枠、４Ｆ，５Ｆ…吊り
リード、６…ボンディングワイヤ、７Ａ，８Ａ…支持リ
ード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｗ Ｓ (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 羽田 光明 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 一谷 昌弘 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 角谷 彰朗 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ２個の半導体ペレットの夫々の外部端子
    に夫々別々に一端側が電気的に接続された２本のリード
    を互いに重ね合わせて接合し、この２本のリードのう
    ち、一方のリードの他端側を除去する半導体装置の形成
    方法において、下記の段階（イ）乃至（ロ）を備えたこ
    とを特徴とする半導体装置の形成方法。 （イ）前記２本のリードのうち、一方のリードの中央部
    に、他方のリードと重ね合わせたときにこの他方のリー
    ドの表面が露出するリード幅寸法を部分的に縮小した接
    合領域を形成すると共に、他方のリードと重ね合わせた
    ときにこの他方のリードの断面積に比べて小さい断面積
    を有する切断領域を形成する段階、 （ロ）前記一方のリードを他方のリードに重ね合わせ、
    この一方のリードの接合領域とそれから露出する他方の
    リードの表面とを接合し、この一方のリードの切断領域
    からこの一方のリードの他端側を切断して除去する段
    階。
  2. 【請求項２】 前記請求項１に記載の一方のリードの接
    合領域、切断領域はほぼ同一個所に形成されることを特
    徴とする半導体装置の形成方法。
  3. 【請求項３】 ２個の半導体ペレットの夫々の外部端子
    に夫々別々に一端側が電気的に接続された２本のリード
    を互いに重ね合わせて接合し、この２本のリードのう
    ち、一方のリードの他端側を除去する半導体装置の形成
    方法において、下記の段階（イ）乃至（ロ）を備えたこ
    とを特徴とする半導体装置の形成方法。 （イ）前記２本のリードのうち、一方のリードの他端側
    を除去し、かつこの一方のリードをその断面積に比べて
    連結部が小さい支持リードで支持する段階、 （ロ）前記一方のリードを他方のリードに重ね合わせ、
    この一方のリードの他端側が除去された領域とその領域
    から露出する他方のリードの表面とを接合し、この一方
    のリードを支持リードから切断し、この支持リードを除
    去する段階。
  4. 【請求項４】 ２個の半導体ペレットの夫々の外部端子
    に夫々別々に一端側が電気的に接続された２本のリード
    を互いに重ね合わせて接合し、この２本のリードのう
    ち、一方のリードの他端側を除去する半導体装置の形成
    方法において、下記の段階（イ）乃至（ロ）を備えたこ
    とを特徴とする半導体装置の形成方法。 （イ）前記２本のリードのうち、一方のリードの他端側
    を除去し、この一方のリードをその断面積に比べて連結
    部の断面積が小さい支持リードで支持し、かつ一方のリ
    ードの中央部に、他方のリードと重ね合わせたときにこ
    の他方のリードの表面が露出するリード幅寸法を部分的
    に縮小した接合領域を形成すると共に、他方のリードと
    重ね合わせたときにこの他方のリードの断面積に比べて
    小さい断面積を有する切断領域を形成する段階、 （ロ）前記一方のリードを他方のリードに重ね合わせ、
    この一方のリードの接合領域とそれから露出する他方の
    リードの表面とを接合し、この一方のリードの切断領域
    からこの一方のリードの支持リードを切断して除去する
    段階。
  5. 【請求項５】 前記請求項１乃至請求項４に記載の一方
    のリードの接合領域、切断領域の夫々は、封止体内に配
    置されることを特徴とする半導体装置の形成方法。
JP5200485A 1993-08-12 1993-08-12 半導体装置の形成方法 Pending JPH0758281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5200485A JPH0758281A (ja) 1993-08-12 1993-08-12 半導体装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5200485A JPH0758281A (ja) 1993-08-12 1993-08-12 半導体装置の形成方法

Publications (1)

Publication Number Publication Date
JPH0758281A true JPH0758281A (ja) 1995-03-03

Family

ID=16425103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5200485A Pending JPH0758281A (ja) 1993-08-12 1993-08-12 半導体装置の形成方法

Country Status (1)

Country Link
JP (1) JPH0758281A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726737A (en) * 1995-11-02 1998-03-10 Eastman Kodak Company System for controlling photofinishing of photosensitive material
US6252299B1 (en) 1997-09-29 2001-06-26 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6337521B1 (en) 1999-09-22 2002-01-08 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6410987B1 (en) 1998-12-02 2002-06-25 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same and an electronic device
US6410365B1 (en) 1998-06-01 2002-06-25 Hitachi, Ltd. Semiconductor device with two stacked chips in one resin body and method of producing
US6433421B2 (en) 2000-04-14 2002-08-13 Hitachi, Ltd. Semiconductor device
US6552437B1 (en) 1998-10-14 2003-04-22 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6677181B2 (en) * 1998-05-15 2004-01-13 Hyundai Electronics Industries Co., Ltd. Method for fabricating stacked chip package device
US6885092B1 (en) 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
JP2007243227A (ja) * 2007-06-25 2007-09-20 Renesas Technology Corp 半導体装置の製造方法
US7450308B2 (en) 2004-04-27 2008-11-11 Panasonic Corporation Beam shaping lens, lens part, mounting plate, optical head, optical information recording and reproducing apparatus, computer, image recording and reproducing apparatus, image reproducing apparatus, server and car navigation system
JP2011014818A (ja) * 2009-07-06 2011-01-20 Mitsubishi Electric Corp 半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726737A (en) * 1995-11-02 1998-03-10 Eastman Kodak Company System for controlling photofinishing of photosensitive material
US7122883B2 (en) 1997-09-29 2006-10-17 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6555918B2 (en) 1997-09-29 2003-04-29 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6383845B2 (en) 1997-09-29 2002-05-07 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US7012321B2 (en) 1997-09-29 2006-03-14 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
US6252299B1 (en) 1997-09-29 2001-06-26 Hitachi, Ltd. Stacked semiconductor device including improved lead frame arrangement
SG104307A1 (en) * 1997-09-29 2004-06-21 Hitachi Ulsi Sys Co Ltd Semiconductor device and method of producing the same
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package
US6885092B1 (en) 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
US6677181B2 (en) * 1998-05-15 2004-01-13 Hyundai Electronics Industries Co., Ltd. Method for fabricating stacked chip package device
US6551858B2 (en) 1998-06-01 2003-04-22 Hitachi, Ltd. Method of producing a semiconductor device having two semiconductor chips sealed by a resin
US6479322B2 (en) 1998-06-01 2002-11-12 Hitachi, Ltd. Semiconductor device with two stacked chips in one resin body and method of producing
US6410365B1 (en) 1998-06-01 2002-06-25 Hitachi, Ltd. Semiconductor device with two stacked chips in one resin body and method of producing
US6552437B1 (en) 1998-10-14 2003-04-22 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6750080B2 (en) 1998-10-14 2004-06-15 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US6410987B1 (en) 1998-12-02 2002-06-25 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same and an electronic device
US6501183B2 (en) 1998-12-02 2002-12-31 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same and an electronic device
US6576498B2 (en) 1999-09-22 2003-06-10 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6337521B1 (en) 1999-09-22 2002-01-08 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6433421B2 (en) 2000-04-14 2002-08-13 Hitachi, Ltd. Semiconductor device
US7450308B2 (en) 2004-04-27 2008-11-11 Panasonic Corporation Beam shaping lens, lens part, mounting plate, optical head, optical information recording and reproducing apparatus, computer, image recording and reproducing apparatus, image reproducing apparatus, server and car navigation system
JP2007243227A (ja) * 2007-06-25 2007-09-20 Renesas Technology Corp 半導体装置の製造方法
JP4554644B2 (ja) * 2007-06-25 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011014818A (ja) * 2009-07-06 2011-01-20 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100445502B1 (ko) 반도체 장치
JP2816239B2 (ja) 樹脂封止型半導体装置
JPH08330508A (ja) 半導体集積回路およびその製造方法
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JPH05109975A (ja) 樹脂封止型半導体装置
JPH11163255A (ja) 半導体装置及びその製造方法並びに電子装置
JP2002222889A (ja) 半導体装置及びその製造方法
JPH06209069A (ja) 半導体パッケージおよびその製造方法
JPH0245969A (ja) 半導体装置の製造方法
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
JPH0758281A (ja) 半導体装置の形成方法
JPH08111491A (ja) 半導体装置
JPH0722454A (ja) 半導体集積回路装置
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH07221255A (ja) 半導体装置の形成方法
JPH0582720A (ja) 樹脂封止型半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JP4162758B2 (ja) 半導体装置の製造方法
JP3406147B2 (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JPH08279575A (ja) 半導体パッケージ
JP3084919B2 (ja) 半導体装置
JP3957722B2 (ja) 半導体装置の製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0831561B2 (ja) 半導体装置