JPH06209069A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JPH06209069A JPH06209069A JP27660493A JP27660493A JPH06209069A JP H06209069 A JPH06209069 A JP H06209069A JP 27660493 A JP27660493 A JP 27660493A JP 27660493 A JP27660493 A JP 27660493A JP H06209069 A JPH06209069 A JP H06209069A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead
- semiconductor chip
- semiconductor
- bars
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000002390 adhesive tape Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 238000000465 moulding Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
露出させて、該半導体パッケージを積層し得るように
し、メモリの拡張を図り得る半導体パッケージを提供す
る。 【構成】 段20a,20bを有した複数個のリードバ
ー20が所定間隙をおいて接着テープ10上両方側に対
向して接着され、それらリードバー20の段20a上に
半導体チップ1が接着され、該半導体チップ1と各リー
ドバー20が金属ワイヤ5によりワイヤボンディングさ
れ、それらリードバー20の上下方面が露出されるよう
にリードバー20の内方側がモールド樹脂6により成形
される。
Description
びその製造方法に関するものであり、特に、半導体パッ
ケージ製造工程の簡素化および製品の小型化を図り、簡
便にメモリの拡張を行ない得るようにした、半導体パッ
ケージおよびその製造方法に関するものである。
5および図6に示したように、リードフレーム11のパ
ドル2上面に半導体チップ1が接着され、該リードフレ
ーム11のインナーリード3と、前記半導体チップ1と
がアルミニウムまたは金の金属ワイヤ5によりワイヤボ
ンディングされ、それらリードフレーム11のパドル
2、半導体チップ1、インナーリード3および金属ワイ
ヤ5の周辺部位が金型を利用してモールド樹脂により成
形され、その後、外方側に突成されたリードフレーム1
1のアウトリード4がトリミング、フォーミングまたは
プレーティングされて、半導体パッケージが製造されて
いた。
程は、前記半導体チップ1を各個別に切断して分離する
ソーイング(sawing) 工程と、それら分離された半導体
チップ1をリードフレーム11のパドル2上に接着剤に
より接着させるダイボンディング工程と、該半導体チッ
プ1およびリードフレーム11のインナーリード3を金
属ワイヤ5により連結させるワイヤボンディング工程
と、を順次施した後、それら半導体チップ1、リードフ
レーム11のインナーリード3および金属ワイヤ5の周
辺部位を金型を利用してモールド樹脂により密閉して成
形させるモールディング工程を行ない、前記のトリミン
グ、フォーミングまたはプレーティング工程を施すよう
になっていた。
導体パッケージを印刷回路基板上に実装する形態に従
い、それぞれ前記フォーミング工程を多様に施して、ス
モールアウトラインJ−リードパッケージ(Small Outl
ine J-lead Package)またはデュアルインラインパッケ
ージ(Dual In-line Package)等を製造し、印刷回路基
板2上に導電性バンプ7により接続させて、電気的に連
結していた。
うに製造される従来の半導体パッケージにおいては、該
半導体パッケージの製造工程がかなり煩雑であり、製造
原価が上昇されるという不都合な点があった。
のパドルが内蔵されているので、リフローソルダー(RE
FLOW SOLDER)時に半導体チップとパドル間に熱膨張係数
の差異によるパッケージ割れが生じ、パッケージの不良
品が発生されるという不都合な点があった。
気的特性が低下する場合が生じるという不都合な点があ
った。
側にアウトリードが突成しているので、印刷回路基板上
の占有面積が大きくなり、実装率が低下されるという不
都合な点があった。
のみアウトリードが突成されているので、半導体パッケ
ージを積層しメモリの拡張を図り得ないという不都合な
点があった。
リードフレームの代わりにリードバーを使用し、印刷回
路基板上の取付占有面積を減らし実装率を向上し得る、
半導体パッケージおよびその製造方法を提供することに
ある。
ージの製造工程をできるだけ省いて簡略化し、製造投資
費と生産原価とを減少し得る、半導体パッケージおよび
その製造方法を提供することにある。
ージの上下両方側面にリードバーを露出させて該半導体
パッケージを積層し得るようにし、メモリの拡張を図り
得る、半導体パッケージおよびその製造方法を提供する
ことにある。
導体パッケージは、第1段および第2段が階段式に切刻
された複数個のリードバーがそれぞれ所定間隙をおいて
接着テープ上両方側に相互対向して接着配置され、それ
らリードバーの第1段上面に半導体チップが絶縁性接着
剤により接着され、該半導体チップのボンディングパッ
ドと各リードバーとが金属ワイヤによりワイヤボンディ
ングされ、それらリードバーの上下方面が露出されるよ
うにそれらリードバーの内方側部位がモールド樹脂によ
り成形された後、接着テープが除去されて製造されてい
る。
は、半導体チップ連結段を下部に有した複数個のリード
バーがそれぞれ所定間隙をおいて接着テープ上両方側に
相互対向して接着配置され、それらリードバーの半導体
チップ連結段上面に半導体チップが導電性バンプにより
ソルダーリングされ、それらリードバーの上下方面が露
出されるようにそれらリードバーの内方側部位がモール
ド樹脂により成形された後、接着テープが除去されて製
造されている。
は、請求項1の発明において、複数個の半導体パッケー
ジを導電性バンプによりソルダーリングして積層し、基
板上に実装し得るように構成されている。
は、請求項2の発明において、導電性バンプは、Pbま
たはPbSnの材質からなっている。
製造方法は、第1段および第2段が形成された複数個の
リードバーをそれぞれ所定間隙をおいて接着テープ上両
方側に相互対向して接着配置させる工程と、それらリー
ドバーの第1段上面に半導体チップを絶縁性接着剤によ
り接着させる工程と、半導体チップのボンディングパッ
ドと各リードバーの第2段とを金属ワイヤによりワイヤ
ボンディングする工程と、それらリードバーの上下両方
側面が露出されるようにそれらリードバーの内方側部位
をモールド樹脂により成形する工程と、を順次行なう。
製造方法は、請求項4の発明において、半導体パッケー
ジの製造工程中、成形工程後に、各リードバーから接着
テープを除去する工程を追加して行なう。
製造方法は、下部に半導体チップ連結段が形成された複
数個のリードバーを、それぞれ所定間隙をおいてポリイ
ミド系接着テープ上両方側に相互対向して接着配置させ
る工程と、それら半導体チップ連結段上面に、半導体チ
ップのボンディングパッドを導電性バンプによりそれぞ
れ電気的に連結させる工程と、それらリードバーの上下
両方側面が露出されるようにそれらリードバーの内方側
部位をモールド樹脂により形成する工程と、を順次行な
う。
製造方法は、請求項7の発明において、半導体パッケー
ジの製造工程中、成形工程後に、各リードバーから接着
テープを除去する工程を追加して行なう。
ッケージが導電性バンプによりソルダーリングされて実
装されると、半導体チップに内蔵された記録情報が金属
ワイヤおよびリードバーを通って印刷回路基板上に伝達
され、所定の動作が行なわれる。
詳細に説明する。
構成を示した概略縦断面図である。また、図2は、本発
明による半導体パッケージが接着テープ上に接着された
状態を示した概略斜視図である。
半導体パッケージにおいては、第1段20aおよび第2
段20bが階段式に切刻された複数個のリードバー20
がそれぞれ所定間隙をおいて接着テープ10上両方側に
相互して接着配置され、それらリードバー20の第1段
20a上面には半導体チップ1が絶縁性接着剤30によ
り接着され、該半導体チップ1のボンディングパッドと
前記各第2段20bとはそれぞれ金属ワイヤ5によりワ
イヤボンディングされ、それらリードバー20の上下方
面が露出されるようにそれらリードバー20の内方側部
位がモールド樹脂6により成形された後、前記接着テー
プ10が除去されて、半導体パッケージが製造されてい
る。かつ、このように製造された本発明による半導体パ
ッケージを印刷回路基板上に実装する場合は、Pbまた
はSnの導電性バンプ7を使用して、ソルダーリングす
る。
ケージの製造工程においては、第1段20aおよび第2
段20bを有した複数個のリードバー20を、それぞれ
対向させポリイミド系接着テープ10上に所定間隙をお
いて接着する工程と、それらリードバー20の第1段2
0a上面に半導体チップ1を絶縁性接着剤または絶縁性
テープ30を利用して接着させる工程と、該半導体チッ
プ1のボンディングパッドと各リードバー20の第2段
20bとを金属ワイヤ5によりワイヤボンディングする
工程と、を順次行なった後、それらリードバー20の上
下方面が露出されるようにそれらリードバー20aの内
方側部位をモールド樹脂6により成形させるモールディ
ング工程を行ない、それらリードバー20の底面に接着
されたポリイミド系接着テープ10を除去する工程を行
なうようになっている。
ケージが印刷回路基板上に積層接着された状態を示した
縦断面図である。
ケージの容量を拡大する場合は、半導体パッケージのリ
ードバー20の下面を導電性バンプ7を用いてソルダー
リングし、それら半導体パッケージを積層すればよい
が、この場合、各リードバー20の底面は各リードバー
20の上方面よりも広いため、半導体パッケージの容量
拡張作業が極めて簡単に行なわれ、接触不良品の発生す
る恐れがなくなる。
ように半導体パッケージを製造することもできる。
他の実施例を示した概略縦断面図である。
プ連結段20cを有した複数個のリードバー20が所定
間隙をおいてそれぞれ接着テープ10上に対向して接着
配置され、それらリードバー20の半導体チップ連結段
20c上面に半導体チップ1が導電性バンプ7によりソ
ルダーリングされ、それらリードバー20の上下方面が
露出されるようにそれらリードバー20の内方側部位が
モールド樹脂により成形されて、半導体パッケージが製
造される。
は、内方側下部に半導体チップ連結段20cを有した複
数個のリードバー20を、それぞれ対向させポリイミド
系接着テープ10上に所定間隙をおいて接着する工程
と、それらリードバー20の半導体チップ連結段20c
上面に半導体チップ1のボンディングパッドを導電性バ
ンプ7により電気的に連結させる工程と、それらリード
バー20の上下方面が露出されるようにそれらリードバ
ー20の内方側部位をモールド樹脂6により形成させる
工程と、その後、各リードバー20下面のポリイミド系
接着テープ10を除去する工程と、を順次行なうように
なっている。このような他の実施例においては、半導体
チップ1と各リードバー20とを電気的に連結するワイ
ヤボンディング工程が省かれるので、半導体パッケージ
の製造工程が一層簡略化される。
体パッケージおよびその製造方法においては、アウトリ
ードのないリードバーを用いて半導体パッケージを製造
するようになっているため、基板上の半導体パッケージ
占有面積を減らし、実装率を向上し得る効果がある。か
つ、金属製のパドルが省かれているので、半導体チップ
とパドル間の熱膨張係数差によるパッケージ割れの発生
がなくなるという効果がある。
とリード間の距離が短く形成されるので、電気的特性を
向上し得るという効果がある。
ングの工程が省かれるので、半導体パッケージのマイク
ロギャップが除去され、耐湿性が向上される効果があ
る。かつ、半導体パッケージを導電性バンプによりソル
ダーリングして積層し基板上に実装し得るようになって
いるので、半導体パッケージの容量を拡大し高密度の実
装を施行し得る効果がある。
省かれるので、半導体パッケージの製造工程が極めて簡
略化され、パッケージの製造投資費と生産原価とが減少
される効果がある。
概略縦断面図である。
に接着された状態を示した概略斜視図である。
上に積層接着された状態を示した縦断面図である。
た概略縦断面図である。
図である。
着された状態を示す図である。
Claims (8)
- 【請求項1】 半導体パッケージであって、 第1段(20a)および第2段(20b)が階段式に切
刻された複数個のリードバー(20)がそれぞれ所定間
隙をおいて接着テープ(10)上両方側に相互対向して
接着配置され、 それらリードバー(20)の第1段(20a)上面に半
導体チップ(1)が絶縁性接着剤(30)により接着さ
れ、 該半導体チップ(1)のボンディングパッドと前記各リ
ードバー(20b)とが金属ワイヤ(5)によりワイヤ
ボンディングされ、 それらリードバー(20)の上下方面が露出されるよう
にそれらリードバー(20)の内方側部位がモールド樹
脂(6)により成形された後、前記接着テープ(10)
が除去されて製造される、半導体パッケージ。 - 【請求項2】 半導体チップ連結段(20c)を下部に
有した複数個のリードバー(20)がそれぞれ所定間隙
をおいて接着テープ(10)上両方側に相互対向して接
着配置され、 それらリードバー(20)の半導体チップ連結段(20
c)上面に半導体チップ(1)が導電性バンプ(7)に
よりソルダーリングされ、 それらリードバー(20)の上下方面が露出されるよう
にそれらリードバー(20)の内方側部位がモールド樹
脂(6)により成形された後、前記接着テープ(10)
が除去されて製造される、半導体パッケージ。 - 【請求項3】 前記半導体パッケージは、複数個の半導
体パッケージを導電性バンプ(7)によりソルダーリン
グして積層し基板上に実装し得る、請求項1記載の半導
体パッケージ。 - 【請求項4】 前記導電性バンプは、PbまたはPbS
nの材質である、請求項2記載の半導体パッケージ。 - 【請求項5】 半導体パッケージを製造する方法であっ
て、 第1段(20a)および第2段(20b)が形成された
複数個のリードバー(20)をそれぞれ所定間隙をおい
て接着テープ(10)上両方側に相互対向して接着配置
させる工程と、 それらリードバー(20)の第1段(20a)上面に半
導体チップ(1)を絶縁性接着剤(30)により接着さ
せる工程と、 前記半導体チップ(1)のボンディングパッドと各リー
ドバー(20)の第2段(20b)とを金属ワイヤ
(5)によりワイヤボンディングする工程と、 それらリードバー(20)の上下両方側面が露出される
ようにそれらリードバー(20)の内方側部位をモール
ド樹脂(6)により成形する工程と、を順次行なう半導
体パッケージの製造方法。 - 【請求項6】 前記半導体パッケージの製造工程中、前
記成形工程後に、各リードバー(20)から前記接着テ
ープ(10)を除去する工程を追加して行なう、請求項
4記載の半導体パッケージの製造方法。 - 【請求項7】 下部に半導体チップ連結段(20c)が
形成された複数個のリードバー(20)を、それぞれ所
定間隙をおいてポリイミド系接着テープ(10)上両方
側に相互対向して接着配置させる工程と、 それら半導体チップ連結段(20c)上面に、半導体チ
ップ(1)のボンディングパッドを導電性バンプ(7)
によりそれぞれ電気的に連結させる工程と、 それらリードバー(20)の上下両方側面が露出される
ようにそれらリードバー(20)の両方側部位をモール
ド樹脂(6)により成形する工程と、を順次行なう半導
体パッケージの製造方法。 - 【請求項8】 前記半導体パッケージの製造工程中、前
記成形工程後に、各リードバー(20)から前記接着テ
ープ(10)を除去する工程を追加して行なう、請求項
7記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92P20847 | 1992-11-07 | ||
KR1019920020847A KR960005042B1 (ko) | 1992-11-07 | 1992-11-07 | 반도체 펙케지 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06209069A true JPH06209069A (ja) | 1994-07-26 |
JP3388609B2 JP3388609B2 (ja) | 2003-03-24 |
Family
ID=19342670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27660493A Expired - Lifetime JP3388609B2 (ja) | 1992-11-07 | 1993-11-05 | 半導体パッケージおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5471088A (ja) |
JP (1) | JP3388609B2 (ja) |
KR (1) | KR960005042B1 (ja) |
DE (1) | DE4337675B4 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08125066A (ja) * | 1994-10-26 | 1996-05-17 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 |
JP2003023133A (ja) * | 2001-07-06 | 2003-01-24 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 |
US6531769B2 (en) | 1998-11-20 | 2003-03-11 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit |
US7495319B2 (en) * | 2004-03-04 | 2009-02-24 | Panasonic Corporation | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same |
JP2009135406A (ja) * | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214463B1 (ko) * | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
KR0179803B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 리드노출형 반도체 패키지 |
KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
US5817530A (en) * | 1996-05-20 | 1998-10-06 | Micron Technology, Inc. | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects |
US5847458A (en) * | 1996-05-21 | 1998-12-08 | Shinko Electric Industries Co., Ltd. | Semiconductor package and device having heads coupled with insulating material |
KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
KR0179925B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 |
KR100206910B1 (ko) * | 1996-06-14 | 1999-07-01 | 구본준 | 반도체 패키지의 디플래쉬 방법 |
KR100232221B1 (ko) * | 1996-12-31 | 1999-12-01 | 김영환 | 반도체 패키지 및 그 제조 방법 |
US5940687A (en) * | 1997-06-06 | 1999-08-17 | International Business Machines Corporation | Wire mesh insert for thermal adhesives |
KR100431315B1 (ko) * | 1997-06-26 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체패키지및그제조방법 |
US6157074A (en) * | 1997-07-16 | 2000-12-05 | Hyundai Electronics Industries Co., Ltd. | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same |
KR100271657B1 (ko) * | 1998-05-30 | 2000-11-15 | 김영환 | 칼럼 리드형 반도체 패키지 및 그 제조방법 |
US6831352B1 (en) * | 1998-10-22 | 2004-12-14 | Azimuth Industrial Company, Inc. | Semiconductor package for high frequency performance |
US6265761B1 (en) * | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
KR100344927B1 (ko) * | 1999-09-27 | 2002-07-19 | 삼성전자 주식회사 | 적층 패키지 및 그의 제조 방법 |
KR100426494B1 (ko) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
JP4637380B2 (ja) | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3801121B2 (ja) * | 2002-08-30 | 2006-07-26 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3736516B2 (ja) * | 2002-11-01 | 2006-01-18 | 松下電器産業株式会社 | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
FR2851374B1 (fr) * | 2003-02-18 | 2005-12-16 | St Microelectronics Sa | Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique |
WO2004093135A2 (en) * | 2003-04-07 | 2004-10-28 | Protek Devices, Lp | Low profile small outline leadless semiconductor device package |
US7161232B1 (en) * | 2004-09-14 | 2007-01-09 | National Semiconductor Corporation | Apparatus and method for miniature semiconductor packages |
FR2917236B1 (fr) * | 2007-06-07 | 2009-10-23 | Commissariat Energie Atomique | Procede de realisation de via dans un substrat reconstitue. |
JP2009094118A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | リードフレーム、それを備える電子部品及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649415A (en) * | 1985-01-15 | 1987-03-10 | National Semiconductor Corporation | Semiconductor package with tape mounted die |
US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
US5233221A (en) * | 1990-10-24 | 1993-08-03 | International Business Machines Corporation | Electronic substrate multiple location conductor attachment technology |
US5227232A (en) * | 1991-01-23 | 1993-07-13 | Lim Thiam B | Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution |
US5166772A (en) * | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
KR940006164B1 (ko) * | 1991-05-11 | 1994-07-08 | 금성일렉트론 주식회사 | 반도체 패키지 및 그 제조방법 |
-
1992
- 1992-11-07 KR KR1019920020847A patent/KR960005042B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 DE DE19934337675 patent/DE4337675B4/de not_active Expired - Fee Related
- 1993-11-05 JP JP27660493A patent/JP3388609B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-23 US US08/409,911 patent/US5471088A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08125066A (ja) * | 1994-10-26 | 1996-05-17 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 |
US6531769B2 (en) | 1998-11-20 | 2003-03-11 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit |
US6939740B2 (en) | 1998-11-20 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Method of fabricating an encapsulated semiconductor device with partly exposed leads |
JP2003023133A (ja) * | 2001-07-06 | 2003-01-24 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 |
JP4598316B2 (ja) * | 2001-07-06 | 2010-12-15 | パナソニック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US7495319B2 (en) * | 2004-03-04 | 2009-02-24 | Panasonic Corporation | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same |
JP2009135406A (ja) * | 2007-11-02 | 2009-06-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられるエッチング部材、樹脂封止型半導体装置の製造方法、および積層型樹脂封止型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US5471088A (en) | 1995-11-28 |
KR940012549A (ko) | 1994-06-23 |
DE4337675A1 (de) | 1994-05-11 |
JP3388609B2 (ja) | 2003-03-24 |
KR960005042B1 (ko) | 1996-04-18 |
DE4337675B4 (de) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3388609B2 (ja) | 半導体パッケージおよびその製造方法 | |
US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
KR0179803B1 (ko) | 리드노출형 반도체 패키지 | |
US6723585B1 (en) | Leadless package | |
JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
US6812063B2 (en) | Semiconductor package and fabricating method thereof | |
US6403398B2 (en) | Semiconductor device, manufacturing method thereof and aggregate type semiconductor device | |
US6069025A (en) | Method for packaging a semiconductor device | |
US5444301A (en) | Semiconductor package and method for manufacturing the same | |
JP3680092B2 (ja) | スタックパッケージ | |
US5483024A (en) | High density semiconductor package | |
JPH1093001A (ja) | 半導体パッケージおよびその製造方法 | |
US8174120B2 (en) | Integrated circuit package system with leadframe substrate | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
US7247933B2 (en) | Thin multiple semiconductor die package | |
US5929513A (en) | Semiconductor device and heat sink used therein | |
US20040238923A1 (en) | Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same | |
US5296737A (en) | Semiconductor device with a plurality of face to face chips | |
TW533566B (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
US6265761B1 (en) | Semiconductor devices with improved lead frame structures | |
US6214648B1 (en) | Semiconductor chip package and method for fabricating the same | |
EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100267220B1 (ko) | 반도체소자패키지및그의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |