JPH07221255A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法

Info

Publication number
JPH07221255A
JPH07221255A JP6011520A JP1152094A JPH07221255A JP H07221255 A JPH07221255 A JP H07221255A JP 6011520 A JP6011520 A JP 6011520A JP 1152094 A JP1152094 A JP 1152094A JP H07221255 A JPH07221255 A JP H07221255A
Authority
JP
Japan
Prior art keywords
lead
semiconductor
leads
semiconductor device
laser irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6011520A
Other languages
English (en)
Inventor
Akihiko Iwatani
昭彦 岩谷
Akiro Sumiya
彰朗 角谷
Masakuni Shibamoto
正訓 柴本
Junichi Arita
順一 有田
Noboru Saito
昇 斎藤
Mitsuaki Haneda
光明 羽田
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6011520A priority Critical patent/JPH07221255A/ja
Publication of JPH07221255A publication Critical patent/JPH07221255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 複数の半導体ペレットのリードを互いに重ね
合わせてレーザ照射によって接合して構成する積層構造
の半導体装置において、レーザ照射によって飛散する異
物の付着を防止する。 【構成】 複数個の半導体ペレット１の夫々の外部端子
１ａに夫々別々に一端側が電気的に接続された複数本の
リード３ｂを互いに重ね合わせてレーザ照射によって接
合する半導体装置の形成方法において、リードの接合部
３ｄと半導体ペレットとの間に遮蔽物を設けてレーザ照
射を行なう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、複数の半導体ペレットのリードを互いに重ね合わせ
て接合する構成となっている半導体装置に適用して有効
な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＤＲＡＭ(Ｄy
namic Ｒandom Ａccess Ｍemory)、ＳＲＡＭ(Ｓtatic
Ｒandom Ａccess Ｍemory)等の記憶回路システムが塔載
された半導体ペレットを樹脂封止体で封止する樹脂封止
型半導体装置がある。この種の樹脂封止型半導体装置に
おいては、実装密度を高めることを目的として、例えば
同一容量の半導体ペレットを複数個積み重ね、この複数
個の半導体ペレットを単一の樹脂封止体で封止する積層
構造の樹脂封止型半導体装置の開発が行われている。
【０００３】本発明者が開発中の樹脂封止型半導体装置
を例にすると、前記各半導体ペレットの素子形成面上に
は、絶縁フィルムを介してリードの内部端子の一端側が
接着固定される。このリードの内部端子はボンディング
ワイヤを介して半導体ペレットの外部端子に電気的に接
続される。つまり、樹脂封止型半導体装置は、一方の半
導体ペレットの素子形成面上にリードの内部端子を配置
した所謂ＬＯＣ（Ｌead Ｏn Ｃhip)構造で構成される。
【０００４】リードを取付けた複数個の半導体ペレット
は、夫々の素子形成面を互いに対向させて配置し、一方
の半導体ペレット上に他方の半導体ペレットを積み重
ね、リードを例えば半田による固着若しくはレーザによ
る溶融接合により接合される。
【０００５】前記半導体ペレット、リードの内部端子、
ボンディングワイヤ等は単一の樹脂封止体で封止され
る。
【０００６】前記リードの内部端子はリードの外部端子
と一体になっており、各外部端子は連結されて一体とな
ったリードフレームを形成している。このリードの外部
端子は、前述のように半導体ペレット、リードの内部端
子、ボンディングワイヤ等をトランスファモールド法に
よって樹脂封止体で封止した後、リードフレームから切
断され、所定の形状に成形される。
【０００７】
【発明が解決しようとする課題】本発明者は、前述の樹
脂封止型半導体装置について検討した結果、以下の問題
点を見出した。
【０００８】前記樹脂封止型半導体装置において、前記
リードの内部端子の夫々を、互いに重ね合わせて積層
し、レーザによる溶融接合により接合する際に、レーザ
の照射による溶融によってリードの内部端子を形成する
金属の一部が溶融し異物となって周囲に飛散する。この
ような異物がペレットの裏面或いはリード等に付着した
場合には樹脂封止体であるレジンとの密着性が損なわ
れ、不良品となる或いは耐湿性が低下する等の問題が生
じる。
【０００９】本発明の目的は、複数の半導体ペレットの
リードを互いに重ね合わせてレーザ照射によって接合し
て構成する半導体装置において、レーザ照射によって飛
散する異物の付着を防止し、それによって半導体装置の
信頼性を高める技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】複数個の半導体ペレットの夫々の外部端子
に夫々別々に一端側が電気的に接続された複数本のリー
ドを互いに重ね合わせてレーザ照射によって接合する半
導体装置の形成方法において、リードの接合部と半導体
ペレットとの間に遮蔽物を設けてレーザ照射を行なう。
【００１３】
【作用】上述した手段によれば、一方のリードを他方の
リードに重ね合わせて接合する際、レーザ照射によって
飛散する異物が遮蔽物によって遮られ半導体ペレット或
いはリードの内部端子に付着することがない。
【００１４】この結果、前記異物に起因する封止樹脂体
の密着不良等が低減することとなり、歩留まりの向上或
いは耐湿性の向上等半導体装置の生産性或いは信頼性を
高めることができる。
【００１５】以下、本発明の構成について、樹脂封止型
半導体装置に本発明を適用した実施例とともに説明す
る。
【００１６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１７】
【実施例】
（実施例１）図１は本発明の一実施例である半導体装置
の形成方法の概略構成を示す要部断面図である。
【００１８】本実施例の半導体装置は、半導体ペレット
１の素子形成面に絶縁フィルム２を介してリード３の内
部端子３ａを接着固定した所謂ＬＯＣ（Ｌead Ｏn Ｃhi
p)構造を採用し、このリード３を取り付けた２個の半導
体ペレット１の素子形成面を対向させて積み重ね、重ね
合わせたリード３を溶融接合して一体化し、リード３の
外部端子３ｂを除く全体を単一の樹脂封止体（図示せ
ず）で封止する積層構造の樹脂封止型半導体装置となっ
ている。
【００１９】夫々の半導体ペレット１は例えば平面が長
方形状に形成された単結晶珪素基板を主体にして構成さ
れ、その素子形成面には例えばＤＲＡＭ、ＳＲＡＭ等の
記憶回路システムが塔載される。各半導体ペレット１の
素子形成面上の中央部には、長方形状の長辺に沿って配
列された複数個の外部端子１ａ(ボンディングパッド)が
配置される。半導体ペレット１の外部端子１ａとリード
３の内部端子３ａとをボンディングワイヤ４によって接
続する。
【００２０】半導体ペレット１の素子形成面には、絶縁
フィルム２を介してリード３の内部端子３ａ及び及び共
用リード（ペレット１の外部端子１ａと並行して設けら
れるリード）の内部端子３ｃが接着固定される。リード
３の内部端子３ａ，３ｃにはボンディングワイヤ４の一
端が接続され、このボンディングワイヤ４の他端は半導
体ペレット１の外部端子１ａに接続される。つまり、リ
ード３の内部端子３ａはボンディングワイヤ４を介して
半導体ペレット１の外部端子１ａに電気的に接続され
る。
【００２１】なお、双方の半導体ペレット１に塔載され
る記憶回路システムの回路パターンは、実質的に同一機
能で構成され、一方の半導体ペレット１に塔載される記
憶回路システムの回路パターンに対して他方の回路パタ
ーンをミラー反転パターンで構成する。
【００２２】リード３の内部端子３ａはリード３の外部
端子３ｂと一体になっており、各外部端子３ｂは連結さ
れて全体として一体となったリードフレーム（図示せ
ず）を形成している。このリード３の外部端子３ｂは、
前述のように半導体ペレット１、リード３の内部端子３
ａ、ボンディングワイヤ４等をトランスファモールド法
によって樹脂封止体で封止した後、リードフレームから
切断され、所定の形状に成形される。
【００２３】各リードフレームは、外枠で周囲を規定さ
れた領域内において、複数本のリード３の内部端子３
ａ、複数本のリード３の外部端子３ｂ、２本の共用リー
ドの内部端子３ｃ及び吊りリード（図示せず）を配置し
ている。複数本のリード３の内部端子３ａの夫々の一端
側は半導体ペレット１の互いに対向する長辺の夫々の辺
に沿って配列され、その夫々の他端側は内枠（図示せ
ず）を介して複数本のリード３の外部端子３ｂの夫々の
一端側と一体に形成される。複数本のリード３の外部端
子３ｂの夫々の他端側は外枠（図示せず）と一体に形成
される。２本の共用リードの内部端子３ｃの夫々は、リ
ード３の内部端子３ａのリード配列の配列方向に沿って
延在し、リード配列の初段及び終段に配置されたリード
の内部端子と一体に形成される。吊りリードの夫々は、
半導体ペレット１の互いに対向する短辺の夫々の辺側に
配置され、外枠と一体に形成される。リードフレーム
は、例えばＦｅ−Ｎｉ(例えばＮｉ含有率４０乃至５０
［％］)合金、Ｃｕ等で形成される。
【００２４】なお、一方の半導体ペレット１に取り付け
るリードフレームは、他方の半導体ペレット１に取り付
けるリードフレームに対してミラー反転パターンで構成
され、印加される信号等が実質的に同一に構成される。
【００２５】絶縁フィルム２は例えばポリイミド系樹脂
で形成される。ボンディングワイヤ４は、例えば金ワイ
ヤで形成され、熱圧着に超音波振動を併用したボンディ
ング法でボンディングされる。リード３の内部端子３ａ
の夫々には、例えばデータ入力信号、データ出力信号、
アドレス信号等の信号が印加される。前記共用リードの
内部端子３ｃの夫々には、例えば電源電圧Ｖcc、基準電
圧Ｖss等が印加される。
【００２６】前記半導体ペレット１、リード３の内部端
子３ａ、共用リードの内部端子３ｃ及びボンディングワ
イヤ４等は樹脂封止体で封止される。この樹脂封止体
は、例えば低応力化を図るためにフェノール系硬化剤、
シリコーンゴム及びフィラーが添加された絶縁性のエポ
キシ系樹脂で形成される。
【００２７】リード３を取付けた２個の半導体ペレット
１は、夫々の素子形成面を互いに対向させて配置し、一
方の半導体ペレット１上に他方の半導体ペレット１を積
み重ね、リード３をレーザによる溶融接合により接合
し、電気的及び機械的に接続する。
【００２８】レーザとしては、微小光径を得るためにＹ
ＡＧレーザを用い、接合部に垂直に照射する。その際に
レーザの照射によって飛散する異物の付着を防止するた
めに、半導体ペレット１を遮蔽物内に収容した状態でレ
ーザの照射を行なう。
【００２９】本実施例にて、遮蔽物は、銅，アルミニウ
ム等レーザの反射率が高い材料を用い、基台５及びカバ
ー６からなり、半導体ペレット１を収容する凹部を設
け、基台５及びカバー６を重ね合わて、その間にリード
３を挟持する。すなわち、下側の半導体ペレット１を基
台５の凹部に収容した状態にリードフレームを基台に乗
せて、上側の半導体ペレット１を覆うようにカバー６を
基台５上のリードフレームに乗せる。基台５とカバー６
とによって形成される内部空間には、基台５に設けた流
路７から窒素ガスを供給する。該内部空間に充満した窒
素ガスはリード３とリード３との間に形成される隙間
（図示せず）から流出しリード３の接合部３ｄ周辺を窒
素ガスで覆う。この状態で図中矢印で示すようにレーザ
を照射しリード３相互間の接合を行なう。
【００３０】接合部３ｄにてリード３を接合した後に、
接合部３ｄに隣接した位置にて、一方のリード３の一端
側を切断除去し、他方のリード３の外部端子３ｂのみが
封止樹脂体から張出する構造となっている。
【００３１】この後、半導体ペレット１、リード３の内
部端子３ａ及び接合部３ｄ、ボンディングワイヤ４等は
単一の樹脂封止体で封止する。樹脂封止後に、リードフ
レームの外枠から各外部端子３ｂを切離し、所定の形状
に成形する。
【００３２】なお、本実施例では、基体５及びカバー６
によって遮蔽物を構成したが、レーザの照射方向に位置
するカバーのみを遮蔽物として本発明を実施することも
可能である。
【００３３】（実施例２）図２は本発明の他の実施例で
ある半導体装置の形成方法の概略構成を示す要部断面図
である。
【００３４】本実施例の半導体装置は、ＬＯＣ（Ｌead
Ｏn Ｃhip)構造を採用し、このリード３を取り付けた２
個の半導体ペレット１の素子形成面を対向させて積み重
ね、重ね合わせたリード３を溶融接合して一体化し、リ
ード３の外部端子３ｂを除く全体を単一の樹脂封止体
（図示せず）で封止する積層構造の樹脂封止型半導体装
置となっている。
【００３５】夫々の半導体ペレット１の素子形成面上の
中央部には、長方形状の長辺に沿って配列された複数個
の外部端子１ａ(ボンディングパッド)が配置される。半
導体ペレット１の外部端子１ａとリード３の内部端子３
ａとをボンディングワイヤ４によって接続する。
【００３６】半導体ペレット１の素子形成面には、絶縁
フィルム２を介してリード３の内部端子３ａ及び及び共
用リード（ペレット１の外部端子１ａと並行して設けら
れるリード）の内部端子３ｃが接着固定される。リード
３の内部端子３ａ，３ｃにはボンディングワイヤ４の一
端が接続され、このボンディングワイヤ４の他端は半導
体ペレット１の外部端子１ａに接続される。つまり、リ
ード３の内部端子３ａはボンディングワイヤ４を介して
半導体ペレット１の外部端子１ａに電気的に接続され
る。
【００３７】なお、双方の半導体ペレット１に塔載され
る記憶回路システムの回路パターンは、実質的に同一機
能で構成され、一方の半導体ペレット１に塔載される記
憶回路システムの回路パターンに対して他方の回路パタ
ーンをミラー反転パターンで構成する。
【００３８】リード３の内部端子３ａはリード３の外部
端子３ｂと一体になっており、各外部端子３ｂは連結さ
れて全体として一体となったリードフレーム（図示せ
ず）を形成している。このリード３の外部端子３ｂは、
前述のように半導体ペレット１、リード３の内部端子３
ａ、ボンディングワイヤ４等をトランスファモールド法
によって樹脂封止体で封止した後、リードフレームから
切断され、所定の形状に成形される。
【００３９】各リードフレームは、外枠で周囲を規定さ
れた領域内において、複数本のリード３の内部端子３
ａ、複数本のリード３の外部端子３ｂ、２本の共用リー
ドの内部端子３ｃ及び吊りリード（図示せず）を配置し
ている。複数本のリード３の内部端子３ａの夫々の一端
側は半導体ペレット１の互いに対向する長辺の夫々の辺
に沿って配列され、その夫々の他端側は内枠（図示せ
ず）を介して複数本のリード３の外部端子３ｂの夫々の
一端側と一体に形成される。複数本のリード３の外部端
子３ｂの夫々の他端側は外枠（図示せず）と一体に形成
される。２本の共用リードの内部端子３ｃの夫々は、リ
ード３の内部端子３ａのリード配列の配列方向に沿って
延在し、リード配列の初段及び終段に配置されたリード
の内部端子と一体に形成される。吊りリードの夫々は、
半導体ペレット１の互いに対向する短辺の夫々の辺側に
配置され、外枠と一体に形成される。リードフレーム
は、例えばＦｅ−Ｎｉ(例えばＮｉ含有率４０乃至５０
［％］)合金、Ｃｕ等で形成される。
【００４０】なお、一方の半導体ペレット１に取り付け
るリードフレームは、他方の半導体ペレット１に取り付
けるリードフレームに対してミラー反転パターンで構成
され、印加される信号等が実質的に同一に構成される。
【００４１】絶縁フィルム２は例えばポリイミド系樹脂
で形成される。ボンディングワイヤ４は、例えば金ワイ
ヤで形成され、熱圧着に超音波振動を併用したボンディ
ング法でボンディングされる。リード３の内部端子３ａ
の夫々には、例えばデータ入力信号、データ出力信号、
アドレス信号等の信号が印加される。前記共用リードの
内部端子３ｃの夫々には、例えば電源電圧Ｖcc、基準電
圧Ｖss等が印加される。
【００４２】前記半導体ペレット１、リード３の内部端
子３ａ、共用リードの内部端子３ｃ及びボンディングワ
イヤ４等は樹脂封止体で封止される。この樹脂封止体
は、例えば低応力化を図るためにフェノール系硬化剤、
シリコーンゴム及びフィラーが添加された絶縁性のエポ
キシ系樹脂で形成される。
【００４３】リード３を取付けた２個の半導体ペレット
１は、夫々の素子形成面を互いに対向させて配置し、一
方の半導体ペレット１上に他方の半導体ペレット１を積
み重ね、リード３をレーザによる溶融接合により接合
し、電気的及び機械的に接続する。
【００４４】レーザとしては、微小光径を得るためにＹ
ＡＧレーザを用い、接合部に垂直に照射する。その際に
レーザの照射によって飛散する異物の付着を防止するた
めに、半導体ペレット１を遮蔽物内に収容した状態でレ
ーザの照射を行なう。
【００４５】本実施例にて、遮蔽物は、銅，アルミニウ
ム等レーザの反射率が高い材料を用いた基台８と隔壁９
とからなり、半導体ペレット１とリード３の接合部３ｄ
との間に隔壁９を設け、基台８及び隔壁９の間にリード
フレームを挟持する。すなわち、下側の半導体ペレット
１を基台８の凹部に収容した状態にリードフレームを基
台８に乗せて、基台８上のリードフレームの、半導体ペ
レット１と接合部３ｄとの間に隔壁９を乗せる。隔壁９
の内部には流路１０を設け、流路１０から窒素ガスを供
給する。流路１０を通った窒素ガスはリード３とリード
３との間に形成される隙間（図示せず）から流出しリー
ド３の接合部３ｄ周辺を窒素ガスで覆う。この状態で図
中矢印で示すようにレーザを照射しリード３相互間の接
合を行なう。
【００４６】接合部３ｄにてリード３を接合した後に、
接合部３ｄに隣接した位置にて、一方のリード３の一端
側を切断除去し、他方のリード３の外部端子３ｂのみが
封止樹脂体から張出する構造となっている。
【００４７】この後、半導体ペレット１、リード３の内
部端子３ａ及び接合部３ｄ、ボンディングワイヤ４等は
単一の樹脂封止体で封止する。樹脂封止後に、リードフ
レームの外枠から各外部端子３ｂを切離し、所定の形状
に成形する。
【００４８】本実施例において隔壁は、レーザ照射の態
用によって適宜の変更を加えることが可能である。例え
ばレーザ照射が一方のみにて行なわれる場合には、隔壁
は該方向に１面のみ設けてもよいが４面にて周囲を囲む
構成としてもよい。
【００４９】なお、本実施例では、基体８及び隔壁９に
よって遮蔽物を構成したが、レーザの照射方向に位置す
る隔壁のみを遮蔽物として本発明を実施することも可能
である。
【００５０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００５１】また、レーザ照射後によって接合が完了し
た半導体装置を純水中にて洗浄することによって、付着
した異物を除去することも可能である。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５３】（１）本発明によれば、レーザ照射によっ
て飛散する異物の半導体ペレットへの付着を、遮蔽物を
設けることによって防止することができるという効果が
ある。
【００５４】（２）本発明の窒素ガスを供給するものに
あっては、レーザ照射によって飛散する異物をリード３
間の隙間から流出する窒素ガスによって半導体ペレット
とは反対側に吹き飛ばすので、該異物の半導体ペレット
１への付着を防止することができるという効果がある。
【００５５】（３）本発明の窒素ガスを供給するものに
あっては、レーザが照射される接合部を、リード３間の
隙間から流出する窒素ガスによって覆うので、溶融接合
時にリード３が酸化するのを防止することができるとい
う効果がある。
【００５６】（４）本発明のレーザを垂直に照射するも
のにあっては、該照射によって、レーザ光・反射光の拡
散及び異物飛散の拡散を最小限とすることによって、該
レーザ光・反射光或いは該異物による影響を低減するこ
とができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施例である半導体装置の形成方
法を示す要部断面図、
【図２】 本発明の他の実施例である半導体装置の形成
方法を示す要部断面図。
【符号の説明】
１…半導体ペレット、１ａ…外部端子（ボンディングパ
ッド）、２…絶縁フィルム、…リード、３ａ，３ｃ…内
部端子、３ｂ…外部端子、３ｄ…接合部、４…ボンディ
ングワイヤ、５，８…基台、６…カバー、７，１０…流
路、９…隔壁。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 順一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 斎藤 昇 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 羽田 光明 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数個の半導体ペレットの夫々の外部端
    子に夫々別々に一端側が電気的に接続された複数本のリ
    ードの接合部を互いに重ね合わせレーザ照射によって接
    合する半導体装置の形成方法において、前記半導体ペレ
    ットとリードの接合部との間に遮蔽物を設けてレーザ照
    射を行なうことを特徴とする半導体装置の形成方法。
  2. 【請求項２】 前記遮蔽物にレーザ反射率が高い材料を
    用いたことを特徴とする請求項１に記載の半導体装置の
    形成方法。
  3. 【請求項３】 前記遮蔽物が半導体ペレットを覆うカバ
    ーであることを特徴とする請求項１又は請求項２に記載
    の半導体装置の形成方法。
  4. 【請求項４】 前記遮蔽物の内部に窒素ガスを供給する
    ことを特徴とする請求項３に記載の半導体装置の形成方
    法。
  5. 【請求項５】 前記遮蔽物が半導体ペレットと接合部と
    を隔てる隔壁であることを特徴とする請求項１又は請求
    項２に記載の半導体装置の形成方法。
  6. 【請求項６】 前記隔壁内部に窒素ガスを供給する流路
    を設け前記接合部周辺を窒素ガスで覆うことを特徴とす
    る請求項５に記載の半導体装置の形成方法。
JP6011520A 1994-02-03 1994-02-03 半導体装置の形成方法 Pending JPH07221255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6011520A JPH07221255A (ja) 1994-02-03 1994-02-03 半導体装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6011520A JPH07221255A (ja) 1994-02-03 1994-02-03 半導体装置の形成方法

Publications (1)

Publication Number Publication Date
JPH07221255A true JPH07221255A (ja) 1995-08-18

Family

ID=11780266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6011520A Pending JPH07221255A (ja) 1994-02-03 1994-02-03 半導体装置の形成方法

Country Status (1)

Country Link
JP (1) JPH07221255A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
KR100331841B1 (ko) * 1998-05-06 2002-05-09 박종섭 초고집적회로비·엘·피스택및그제조방법
JP2009295770A (ja) * 2008-06-05 2009-12-17 Sanyo Electric Co Ltd 固体電解コンデンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331841B1 (ko) * 1998-05-06 2002-05-09 박종섭 초고집적회로비·엘·피스택및그제조방법
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6316825B1 (en) 1998-05-15 2001-11-13 Hyundai Electronics Industries Co., Ltd. Chip stack package utilizing a connecting hole to improve electrical connection between leadframes
JP2009295770A (ja) * 2008-06-05 2009-12-17 Sanyo Electric Co Ltd 固体電解コンデンサ

Similar Documents

Publication Publication Date Title
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
US4951122A (en) Resin-encapsulated semiconductor device
JPH11163255A (ja) 半導体装置及びその製造方法並びに電子装置
KR100234824B1 (ko) 반도체 장치
WO1998052217A3 (en) Method of forming a chip scale package, and a tool used in forming the chip scale package
JPH08111491A (ja) 半導体装置
JPH0758281A (ja) 半導体装置の形成方法
JP2983620B2 (ja) 半導体装置及びその製造方法
JPH07221255A (ja) 半導体装置の形成方法
JPH0590486A (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JP3468206B2 (ja) 半導体装置
JPH0837256A (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JP2001185567A (ja) 半導体装置およびその製造方法
KR100214857B1 (ko) 멀티 칩 패키지
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JP2567998B2 (ja) 半導体装置
JPH01270257A (ja) レジン封止型半導体装置
JPH08279575A (ja) 半導体パッケージ
JPH0831561B2 (ja) 半導体装置
CN116960010A (zh) 内埋式射频模组及其芯片封装方法
JP2556628B2 (ja) 半導体装置
JPH09153589A (ja) 半導体装置
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール