CN116960010A - 内埋式射频模组及其芯片封装方法 - Google Patents

内埋式射频模组及其芯片封装方法 Download PDF

Info

Publication number
CN116960010A
CN116960010A CN202310904072.8A CN202310904072A CN116960010A CN 116960010 A CN116960010 A CN 116960010A CN 202310904072 A CN202310904072 A CN 202310904072A CN 116960010 A CN116960010 A CN 116960010A
Authority
CN
China
Prior art keywords
substrate
filter chip
chip
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310904072.8A
Other languages
English (en)
Inventor
徐文华
倪文海
程正果
辛政岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canaantek Co ltd
Original Assignee
Canaantek Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canaantek Co ltd filed Critical Canaantek Co ltd
Priority to CN202310904072.8A priority Critical patent/CN116960010A/zh
Publication of CN116960010A publication Critical patent/CN116960010A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请涉及一种内埋式射频模组及其芯片封装方法，该方法包括：在衬底上生成金属柱，并将非滤波器芯片贴装到衬底上；继续生成衬底和金属层，将非滤波器芯片内埋，并通过金属层将非滤波器芯片的引脚引出；将滤波器芯片焊接在衬底上，并使滤波器芯片的凸点与金属层上设置的焊点连接；在衬底设置滤波器芯片的一侧生成密封层。通过将非滤波器芯片内埋，节省整个模组芯片的二维面积，大大缩小了模组芯片的尺寸，降低了制作成本。

Description

内埋式射频模组及其芯片封装方法
技术领域
本申请涉及射频模组封装工艺技术领域，特别是涉及一种内埋式射频模组及其芯片封装方法。
背景技术
随着科技的发展和社会的不断进步，市场上对于射频芯片发展提出的集成度要求越来越高，对于模组芯片的尺寸要求也越来越高。将更多功能的芯片集成在一个更小的模组封装里可以带来较大的市场竞争力。滤波器芯片由于其叉指换能器需要净空才能工作的特殊要求，传统基于滤波器的射频模组封装方案为整体贴膜形成空腔或者是晶圆级封装形成空腔，均为二维封装方案，整体面积较大，制作成本较高。
发明内容
基于此，有必要针对上述问题，提供一种可降低制作成本的内埋式射频模组及其芯片封装方法。
一种内埋式射频模组芯片封装方法，包括：
在衬底上生成金属柱，并将非滤波器芯片贴装到所述衬底上；
继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出；
将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接；
在所述衬底设置所述滤波器芯片的一侧生成密封层。
在其中一个实施例中，所述衬底包括相对的第一侧和第二侧，所述衬底的第一侧和第二侧均设置有金属层；所述在衬底上生成金属柱，并将非滤波器芯片贴装到所述衬底上，包括：在所述衬底的第一侧生成金属柱，以及贴装所述非滤波器芯片；其中，所述金属柱与所述衬底的第一侧设置的金属层连接。
在其中一个实施例中，所述继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出，包括：在所述衬底的第一侧继续交替生成衬底和金属层将所述非滤波器芯片内埋，且生成的金属层中，位于中间的金属层与所述金属柱连接，位于表面的金属层通过位于中间的金属层连接到所述非滤波器芯片的引脚，以将所述非滤波器芯片的引脚引出。
在其中一个实施例中，所述将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接，包括：将滤波器芯片倒装焊在所述衬底的第二侧，使所述滤波器芯片的凸点与位于所述衬底的第二侧的金属层上设置的焊点连接。
在其中一个实施例中，所述在所述衬底设置所述滤波器芯片的一侧生成密封层，包括：对所述衬底和所述滤波器芯片贴干膜，形成包封层，并对所述包封层进行塑封，形成塑封层；所述密封层包括所述包封层和所述塑封层。
在其中一个实施例中，所述在所述衬底设置所述滤波器芯片的一侧生成密封层，包括：对所述衬底和所述滤波器芯片贴黑膜，生成密封层。
在其中一个实施例中，所述继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出之后，所述将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接之前，该方法还包括：在所述衬底的两侧生成阻焊层，并露出所述金属层上设置的焊点。
在其中一个实施例中，所述衬底为聚丙烯衬底，和/或所述金属柱为铜柱。
在其中一个实施例中，所述非滤波器芯片包括天线芯片、开关芯片、低噪放大器芯片和功率放大器芯片中的至少一种。
一种内埋式射频模组，包括衬底、金属柱、金属层、非滤波器芯片、滤波器芯片和密封层，所述内埋式射频模组通过上述的方法进行芯片封装。
上述内埋式射频模组及其芯片封装方法，在衬底上生成金属柱，并将非滤波器芯片贴装到衬底上，然后继续生成衬底和金属层，将非滤波器芯片内埋，并通过金属层将非滤波器芯片的引脚引出。将滤波器芯片焊接在衬底上，并使滤波器芯片的凸点与金属层上设置的焊点连接，在衬底设置滤波器芯片的一侧生成密封层。通过将非滤波器芯片内埋，节省整个模组芯片的二维面积，大大缩小了模组芯片的尺寸，降低了制作成本。
附图说明
图1为一个实施例中内埋式射频模组芯片封装方法的流程图；
图2至9为一个实施例中内埋式射频模组芯片封装过程的结构示意图；
图10为一个实施例中内埋式射频模组芯片封装流程示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
目前基于滤波器的射频模组封装方案，是通过整体贴膜形成空腔或者是晶圆级封装形成空腔，均为二维封装方案，整体面积较大，成本较高。基于此，本申请提供了一种内埋式射频模组芯片封装方法，在衬底上生成金属柱，并将非滤波器芯片贴装到衬底上，然后继续生成衬底和金属层，将非滤波器芯片内埋，并通过金属层将非滤波器芯片的引脚引出。将滤波器芯片焊接在衬底上，并使滤波器芯片的凸点与金属层上设置的焊点连接，在衬底设置滤波器芯片的一侧生成密封层。通过将非滤波器芯片内埋，节省整个模组芯片的二维面积，大大缩小了模组芯片的尺寸，降低了制作成本。
在一个实施例中，如图1所示，提供了一种内埋式射频模组芯片封装方法，包括：
步骤S110：在衬底上生成金属柱，并将非滤波器芯片贴装到衬底上。其中，如图2所示，衬底110可以是PP(Polypropylene，聚丙烯)衬底，也可以是其他材质的衬底。金属柱120可以是铜、镍或其他金属材质制成。本实施例中，衬底110为PP衬底，金属柱120为铜柱。非滤波器芯片的类型也并不唯一，可以包括内埋式射频模组的天线芯片、开关芯片、低噪放大器芯片和功率放大器芯片中的至少一种。
具体地，衬底110包括相对的第一侧和第二侧，衬底110的第一侧和第二侧均设置有金属层；步骤S110包括：在衬底的第一侧生成金属柱，以及贴装非滤波器芯片；其中，金属柱与衬底的第一侧设置的金属层连接。其中，如图2和图3所示，衬底110的第一侧设置有金属层132，衬底110的第二侧设置有金属层131，在衬底110的第一侧上面做金属柱120，并与金属层132连接。将非滤波器芯片贴装到衬底110的第一侧。
步骤S120：继续生成衬底和金属层，将非滤波器芯片内埋，并通过金属层将非滤波器芯片的引脚引出。如图4所示，在贴装非滤波器芯片之后，可继续压合PP材料使衬底110增厚，并且露出金属柱120和非滤波器芯片的引脚。每压合一层PP材料，再制作一层金属层，将非滤波器芯片的引脚引出，完成电性连接。继续做剩余PP材料层和金属层，生成一层金属层之后压一层PP材料，完成内埋基板的制作。
在一个实施例中，步骤S120包括：在衬底的第一侧继续交替生成衬底和金属层将非滤波器芯片内埋，且生成的金属层中，位于中间的金属层与金属柱连接，位于表面的金属层通过位于中间的金属层连接到非滤波器芯片的引脚，以将非滤波器芯片的引脚引出。
具体地，金属层是通过溅镀加电镀工艺，在衬底上形成的线路层。金属层的具体数量并不唯一，可根据实际需要进行选择。如图5和图6所示，本实施例中，在制作得到的基板中一共有五层金属层，包括位于衬底110底部(即衬底110的第二侧)的一层金属层131、位于衬底110生长后最表面的一层金属层133以及位于衬底110中间的三层金属层132，位于中间的金属层132与金属柱120连接，位于表面的金属层133通过位于中间的金属层132连接到非滤波器芯片的引脚。其中，非滤波器芯片的引脚以及相关金属层之间的金属连接结构，可以是在制作金属层的同时一起制作，从而实现将非滤波器芯片的引脚引出。
步骤S130：将滤波器芯片焊接在衬底上，并使滤波器芯片的凸点与金属层上设置的焊点连接。在完成内埋基板的制作之后，把带有凸点的滤波器芯片焊接在基板上，并使滤波器芯片的凸点与金属层上设置的焊点连接。滤波器芯片的类型并不唯一，可以是SAW(Surface Acoustic Wave，声表面波滤波器)滤波器芯片、BAW(Bulk Acoustic Wave，体声波)滤波器芯片等。滤波器芯片的数量也不是唯一的，可以是一个，也可以是两个以上。
在一个实施例中，步骤S130包括：将滤波器芯片倒装焊在衬底的第二侧，使滤波器芯片的凸点与位于衬底的第二侧的金属层上设置的焊点连接。具体地，如图7所示，可将滤波器芯片通过SMT(Surface Mount Technology，表面组装技术)的方式倒装焊在基板上(衬底110的第二侧)，滤波器芯片的凸点与金属层131上的焊点连接。
步骤S140：在衬底设置滤波器芯片的一侧生成密封层。具体地，在组装完滤波器芯片之后，可在衬底设置了滤波器芯片的第二侧生成密封层，然后进行激光打标及切割制程，完成模组芯片的封装。可以理解，密封层的具体材料和层数都不是唯一的，例如密封层可以是采用单层结构，也可以是采用多层结构。
在一个实施例中，密封层包括包封层和塑封层。步骤S140包括：对衬底和滤波器芯片贴干膜，形成包封层，并对包封层进行塑封，形成塑封层。具体地，如图8所示，先在衬底110设置了滤波器芯片的表面贴上一层干膜，形成包封层141，此时包封层141、滤波器芯片与基板形成了空腔。然后进行塑封制程，如图9所示，采用较低的模压将塑封料塑封至包封层141的表面，得到塑封层142。其中，干膜作为比较薄的保护层和绝缘层，可采用环氧树脂材质。塑封层142可采用环氧树脂和黑化剂，再加二氧化硅、陶瓷等无机绝缘填充物制作得到，起保护作用。
在另一个实施例中，步骤S140包括：对衬底和滤波器芯片贴黑膜，生成密封层。其中，黑膜可采用环氧树脂，并增加添加剂、填充物制作，提高硬度可作为外壳，同时起到密封和保护作用。
此外，在一个实施例中，步骤S120之后，步骤S130之前，该方法还包括：在衬底的两侧生成阻焊层，并露出金属层上设置的焊点。具体地，可以是在完成内埋基板的制作之后，还对基板两侧都增加阻焊层150，只需露出金属层131的线路上的焊点，基板的其余部分通过阻焊层150包裹住。
在一个实施例中，如图9所示，还提供了一种内埋式射频模组，包括衬底110、金属柱120、金属层、非滤波器芯片、滤波器芯片和密封层，进一步地，内埋式射频模组还可包括阻焊层150。内埋式射频模组通过上述的方法进行芯片封装。
上述内埋式射频模组，通过将非滤波器芯片内埋，节省整个模组芯片的二维面积，大大缩小了模组芯片的尺寸，降低了制作成本。
具体地，如图10所示，本申请提供的内埋式射频模组，是结合内埋式基板进行的三维模组封装结构，具体实现方式如下：
基板部分：1、提供一PP衬底，上面做好铜柱；2、将非滤波器芯片贴装到PP衬底上；3、继续压合PP，露出铜柱和非滤波器芯片的引脚；4、进行溅镀加电镀工艺，完成非滤波器芯片引脚的引出，完成电性连接，继续做剩余基板金属层，完成内埋基板的制作。做完线金属层，对基板两侧都增加阻焊层，只需露出线路上的焊点，其余部分包裹。
封装部分：1、提供一基板,并提供至少一颗带凸点的滤波器芯片；2、将滤波器芯片通过SMT的方式倒装焊在基板上；3、在滤波器芯片表面贴上一层干膜，形成包封层，此时包封层、滤波器芯片与基板形成了空腔；4、进行塑封制程，采用较低的模压，将塑封料塑封至包封层表面；5、进行激光打标及切割制程，完成模组芯片的封装。
上述内埋式射频模组及其芯片封装方法，具有以下优点：
1、将非滤波器芯片内埋在基板里，节省整个模组芯片的二维面积，大大缩小了模组芯片的尺寸。
2、将非滤波器芯片内埋在基板里，非滤波器芯片引脚被基板包裹支撑，避免了干膜阻挡塑封料造成的不填充的状况，提升了非滤波器芯片的可靠性。
3、非滤波器芯片直接在基板工艺中做完电性连接，在不增加基板成本的情况下减少了做凸点封装的工艺成本，大大降低了整体成本。
4、将非滤波器芯片内埋在基板里，外层封装只有滤波器芯片，对于贴膜控制工艺窗口提升较大，可以统一降低模压，减少滤波器芯片的凸点承受应力，提升了整体的可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种内埋式射频模组芯片封装方法，其特征在于，包括：
在衬底上生成金属柱，并将非滤波器芯片贴装到所述衬底上；
继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出；
将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接；
在所述衬底设置所述滤波器芯片的一侧生成密封层。
2.根据权利要求1所述的方法，其特征在于，所述衬底包括相对的第一侧和第二侧，所述衬底的第一侧和第二侧均设置有金属层；所述在衬底上生成金属柱，并将非滤波器芯片贴装到所述衬底上，包括：在所述衬底的第一侧生成金属柱，以及贴装所述非滤波器芯片；其中，所述金属柱与所述衬底的第一侧设置的金属层连接。
3.根据权利要求2所述的方法，其特征在于，所述继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出，包括：在所述衬底的第一侧继续交替生成衬底和金属层将所述非滤波器芯片内埋，且生成的金属层中，位于中间的金属层与所述金属柱连接，位于表面的金属层通过位于中间的金属层连接到所述非滤波器芯片的引脚，以将所述非滤波器芯片的引脚引出。
4.根据权利要求2所述的方法，其特征在于，所述将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接，包括：将滤波器芯片倒装焊在所述衬底的第二侧，使所述滤波器芯片的凸点与位于所述衬底的第二侧的金属层上设置的焊点连接。
5.根据权利要求4所述的方法，其特征在于，所述在所述衬底设置所述滤波器芯片的一侧生成密封层，包括：对所述衬底和所述滤波器芯片贴干膜，形成包封层，并对所述包封层进行塑封，形成塑封层；所述密封层包括所述包封层和所述塑封层。
6.根据权利要求4所述的方法，其特征在于，所述在所述衬底设置所述滤波器芯片的一侧生成密封层，包括：对所述衬底和所述滤波器芯片贴黑膜，生成密封层。
7.根据权利要求1-6任意一项所述的方法，其特征在于，所述继续生成衬底和金属层，将所述非滤波器芯片内埋，并通过所述金属层将所述非滤波器芯片的引脚引出之后，所述将滤波器芯片焊接在所述衬底上，并使所述滤波器芯片的凸点与所述金属层上设置的焊点连接之前，还包括：在所述衬底的两侧生成阻焊层，并露出所述金属层上设置的焊点。
8.根据权利要求1-6任意一项所述的方法，其特征在于，所述衬底为聚丙烯衬底，和/或所述金属柱为铜柱。
9.根据权利要求1-6任意一项所述的方法，其特征在于，所述非滤波器芯片包括天线芯片、开关芯片、低噪放大器芯片和功率放大器芯片中的至少一种。
10.一种内埋式射频模组，其特征在于，包括衬底、金属柱、金属层、非滤波器芯片、滤波器芯片和密封层，所述内埋式射频模组通过权利要求1-9任意一项所述的方法进行芯片封装。
CN202310904072.8A 2023-07-21 2023-07-21 内埋式射频模组及其芯片封装方法 Pending CN116960010A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310904072.8A CN116960010A (zh) 2023-07-21 2023-07-21 内埋式射频模组及其芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310904072.8A CN116960010A (zh) 2023-07-21 2023-07-21 内埋式射频模组及其芯片封装方法

Publications (1)

Publication Number Publication Date
CN116960010A true CN116960010A (zh) 2023-10-27

Family

ID=88443995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310904072.8A Pending CN116960010A (zh) 2023-07-21 2023-07-21 内埋式射频模组及其芯片封装方法

Country Status (1)

Country Link
CN (1) CN116960010A (zh)

Similar Documents

Publication Publication Date Title
US7109067B2 (en) Semiconductor device and method for fabricating same
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
CN100568498C (zh) 半导体器件及其制造方法
JP2004523902A (ja) 樹脂封止された超小型回路から形成されたスタック可能な超小型回路層およびこれを作成する方法
US8981575B2 (en) Semiconductor package structure
US20080160678A1 (en) Method for fabricating semiconductor package
JP2000349203A (ja) 回路装置、その製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001077232A (ja) 半導体装置およびその製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
CN218769494U (zh) 芯片模组封装结构及电路板
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2001345411A (ja) リードフレームとそれを用いた半導体装置及びその生産方法
CN116960010A (zh) 内埋式射频模组及其芯片封装方法
CN116072620A (zh) 芯片模组封装结构、封装方法及电路板
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
US7635642B2 (en) Integrated circuit package and method for producing it
JPH10189792A (ja) 半導体パッケージ
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JP2000200862A (ja) 半導体装置およびその製造方法
JP2004153208A (ja) フリップチップ型電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination