JP2000200862A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000200862A JP2000200862A JP11001804A JP180499A JP2000200862A JP 2000200862 A JP2000200862 A JP 2000200862A JP 11001804 A JP11001804 A JP 11001804A JP 180499 A JP180499 A JP 180499A JP 2000200862 A JP2000200862 A JP 2000200862A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- resin
- chip
- space
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 ワイヤ群が露出したり透けて見えるのを防止
する。 【解決手段】 ＢＧＡ・ＬＳＩ１は配線基板３とヒート
シンク１２とで構成されたキャビティー１３を備えてお
り、キャビティー１３の底にはチップ１５がボンディン
グされ、チップ１５の周囲には充填部１８がキャビティ
ー１３とチップ１５との間の空間を埋めるように形成さ
れ、充填部１８の上にはチップ１５、電気配線５、ワイ
ヤ１６を樹脂封止する樹脂封止体２０が成形されてい
る。 【効果】 キャビティーとチップとの間の空間を充填部
で埋め立てておくことにより、樹脂封止体を成形するレ
ジンのキャビティーとチップとの間の空間の体積の収縮
量を低減できるため、レジンの体積の収縮で樹脂封止体
のキャビティーとチップとの間の空間に対向する位置に
凹みが形成されるのを防止でき、凹みの部分においてワ
イヤが露出したり透けて見えたりするのを防止できる。
する。 【解決手段】 ＢＧＡ・ＬＳＩ１は配線基板３とヒート
シンク１２とで構成されたキャビティー１３を備えてお
り、キャビティー１３の底にはチップ１５がボンディン
グされ、チップ１５の周囲には充填部１８がキャビティ
ー１３とチップ１５との間の空間を埋めるように形成さ
れ、充填部１８の上にはチップ１５、電気配線５、ワイ
ヤ１６を樹脂封止する樹脂封止体２０が成形されてい
る。 【効果】 キャビティーとチップとの間の空間を充填部
で埋め立てておくことにより、樹脂封止体を成形するレ
ジンのキャビティーとチップとの間の空間の体積の収縮
量を低減できるため、レジンの体積の収縮で樹脂封止体
のキャビティーとチップとの間の空間に対向する位置に
凹みが形成されるのを防止でき、凹みの部分においてワ
イヤが露出したり透けて見えたりするのを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、キャビティーの底に半導体チップがボンディングさ
れ、半導体チップと電気配線とがワイヤによって電気的
に接続されている半導体装置に関し、例えば、ボール・
グリッド・アレイパッケージ（以下、ＢＧＡという）を
備えている大規模半導体集積回路装置（以下、ＬＳＩと
いう。）に利用して有効な技術に関する。
に、キャビティーの底に半導体チップがボンディングさ
れ、半導体チップと電気配線とがワイヤによって電気的
に接続されている半導体装置に関し、例えば、ボール・
グリッド・アレイパッケージ（以下、ＢＧＡという）を
備えている大規模半導体集積回路装置（以下、ＬＳＩと
いう。）に利用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装が可能なパッケージとして、
ＢＧＡが広く使用されて来ている。ＢＧＡとして、配線
基板にヒートシンクが貼着されて形成されたキャビティ
ーの底に半導体チップがボンディングされ、半導体チッ
プの電極パッドと配線基板の電気配線とがワイヤによっ
て電気的に接続され、半導体チップ、電気配線群および
ワイヤ群がポッティングによって成形された樹脂封止体
によって樹脂封止されているものがある。
ＢＧＡが広く使用されて来ている。ＢＧＡとして、配線
基板にヒートシンクが貼着されて形成されたキャビティ
ーの底に半導体チップがボンディングされ、半導体チッ
プの電極パッドと配線基板の電気配線とがワイヤによっ
て電気的に接続され、半導体チップ、電気配線群および
ワイヤ群がポッティングによって成形された樹脂封止体
によって樹脂封止されているものがある。
【０００３】このＢＧＡにおいては、キャビティーの側
壁を形成する配線基板と半導体チップとの間の電気的絶
縁を確保するため、また、半導体チップがキャビティー
の内部に挿入されて底にボンディングされるため、キャ
ビティーの内周と半導体チップの外周との間に空間が形
成されることになる。そして、この空間を跨いだ状態
で、ワイヤは半導体ペレットと配線基板の電気配線とに
橋絡されている。
壁を形成する配線基板と半導体チップとの間の電気的絶
縁を確保するため、また、半導体チップがキャビティー
の内部に挿入されて底にボンディングされるため、キャ
ビティーの内周と半導体チップの外周との間に空間が形
成されることになる。そして、この空間を跨いだ状態
で、ワイヤは半導体ペレットと配線基板の電気配線とに
橋絡されている。
【０００４】なお、ＢＧＡを述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
たＢＧＡにおいては、樹脂封止体がキャビティーと半導
体チップとの間の空間の部分で凹んだ状態になってワイ
ヤ群が露出したり透けて見えてしまうという問題点があ
ることが本発明者によって明らかにされた。
たＢＧＡにおいては、樹脂封止体がキャビティーと半導
体チップとの間の空間の部分で凹んだ状態になってワイ
ヤ群が露出したり透けて見えてしまうという問題点があ
ることが本発明者によって明らかにされた。
【０００６】本発明の目的は、ワイヤ群が露出したり透
けて見えるのを防止することができる半導体装置を提供
することにある。
けて見えるのを防止することができる半導体装置を提供
することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、半導体装置は、キャビティーの
底にボンディングされた半導体チップの周囲にキャビテ
ィーと半導体チップとの間の空間を埋める充填部が形成
されており、充填部の上に樹脂封止体が成形されている
ことを特徴とする。
底にボンディングされた半導体チップの周囲にキャビテ
ィーと半導体チップとの間の空間を埋める充填部が形成
されており、充填部の上に樹脂封止体が成形されている
ことを特徴とする。
【００１０】前記した手段においては、キャビティーと
半導体チップとの間の空間が充填部によって埋められる
ことにより、当該空間における樹脂封止体の樹脂の収縮
が小さくなるため、樹脂封止体における当該空間に対応
する位置に凹みが形成されることは防止される。したが
って、その凹みにおいてワイヤが露出したり透けて見え
たりする不良が発生することは未然に防止されたことに
なる。
半導体チップとの間の空間が充填部によって埋められる
ことにより、当該空間における樹脂封止体の樹脂の収縮
が小さくなるため、樹脂封止体における当該空間に対応
する位置に凹みが形成されることは防止される。したが
って、その凹みにおいてワイヤが露出したり透けて見え
たりする不良が発生することは未然に防止されたことに
なる。
【００１１】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＬＳＩを示しており、（ａ）は正面断面図、
（ｂ）は一部切断平面図である。図２（ａ）はその拡大
部分断面図、（ｂ）は比較例を示す拡大部分断面図であ
る。図３以降は本発明の一実施形態であるＢＧＡ・ＬＳ
Ｉの製造方法を示す図である。
ＢＧＡ・ＬＳＩを示しており、（ａ）は正面断面図、
（ｂ）は一部切断平面図である。図２（ａ）はその拡大
部分断面図、（ｂ）は比較例を示す拡大部分断面図であ
る。図３以降は本発明の一実施形態であるＢＧＡ・ＬＳ
Ｉの製造方法を示す図である。
【００１２】本実施形態において、本発明に係る半導体
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
【００１３】以下、本発明の一実施形態であるＢＧＡ・
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
【００１４】図１および図２に示されているＢＧＡ・Ｌ
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４には複数本の電気配線５が放射状に敷設
されており、各電気配線５の内側端部（以下、ボンディ
ングパッドという。）は第一主面上の内側縁辺部に環状
に整列され、各電気配線５の外側端部はコア４の外側縁
辺部まで延長されている。
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４には複数本の電気配線５が放射状に敷設
されており、各電気配線５の内側端部（以下、ボンディ
ングパッドという。）は第一主面上の内側縁辺部に環状
に整列され、各電気配線５の外側端部はコア４の外側縁
辺部まで延長されている。
【００１５】コア４の第一主面上にはソルダレジスト膜
６が全体を被覆するように被着されており、ソルダレジ
スト膜６は電気配線５のボンディングパッドおよび外側
端部の局所を露出させるようにパターニングされてい
る。すなわち、各電気配線５の内側端部はソルダレジス
ト膜６の内側縁辺部においてそれぞれ露出されており、
各電気配線５の外側端部はソルダレジスト膜６に開設さ
れたスルーホール７によってそれぞれ露出されている。
そして、スルーホール７の底で露出した電気配線５によ
ってバンプ用パッド８が形成されている。
６が全体を被覆するように被着されており、ソルダレジ
スト膜６は電気配線５のボンディングパッドおよび外側
端部の局所を露出させるようにパターニングされてい
る。すなわち、各電気配線５の内側端部はソルダレジス
ト膜６の内側縁辺部においてそれぞれ露出されており、
各電気配線５の外側端部はソルダレジスト膜６に開設さ
れたスルーホール７によってそれぞれ露出されている。
そして、スルーホール７の底で露出した電気配線５によ
ってバンプ用パッド８が形成されている。
【００１６】ちなみに、後記する樹脂封止体が成形され
た後に、バンプ用パッド８には半田バンプ９が図１およ
び図２に示されているように形成される。半田バンプ９
は半田材料が球状に形成された半田ボールがバンプ用パ
ッド８に溶着されることによって形成される。
た後に、バンプ用パッド８には半田バンプ９が図１およ
び図２に示されているように形成される。半田バンプ９
は半田材料が球状に形成された半田ボールがバンプ用パ
ッド８に溶着されることによって形成される。
【００１７】ソルダレジスト膜６の上面におけるバンプ
用パッド８の内側にはダム１０が正方形枠形状に敷設さ
れている。ダム１０はエポキシ樹脂等の樹脂封止体の成
形に使用されるレジンと同一の材料が使用されて形成さ
れている。
用パッド８の内側にはダム１０が正方形枠形状に敷設さ
れている。ダム１０はエポキシ樹脂等の樹脂封止体の成
形に使用されるレジンと同一の材料が使用されて形成さ
れている。
【００１８】配線基板３はヒートシンク１２の上に接着
材層１１によって図３に示されているように接着されて
いる。ヒートシンク１２は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１２とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１２の上に
は深さの浅い正方形の穴形状のキャビティー１３が形成
されている。
材層１１によって図３に示されているように接着されて
いる。ヒートシンク１２は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１２とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１２の上に
は深さの浅い正方形の穴形状のキャビティー１３が形成
されている。
【００１９】以上のように構成された組立体２のキャビ
ティー１３の底であるヒートシンク１２の上にはＣＭＯ
Ｓ系の大規模集積回路が作り込まれた半導体チップ（以
下、チップという。）１５が、図４に示されているよう
にボンディング層１４によってボンディングされる。ボ
ンディング層１４はエポキシ樹脂系接着材が使用された
ボンディング材によって形成されている。
ティー１３の底であるヒートシンク１２の上にはＣＭＯ
Ｓ系の大規模集積回路が作り込まれた半導体チップ（以
下、チップという。）１５が、図４に示されているよう
にボンディング層１４によってボンディングされる。ボ
ンディング層１４はエポキシ樹脂系接着材が使用された
ボンディング材によって形成されている。
【００２０】図４に示されているように、チップ１５の
各電極パッドと各電気配線５の内側端部からなるボンデ
ィングパッドとの間には、ボンディングワイヤ１６がそ
れぞれ橋絡される。
各電極パッドと各電気配線５の内側端部からなるボンデ
ィングパッドとの間には、ボンディングワイヤ１６がそ
れぞれ橋絡される。
【００２１】次に、図５に示されているように、キャビ
ティー１３の底にボンディングされたチップ１５の周囲
には、エポキシ樹脂等のポッティング封止用のレジン１
７がキャビティー１３とチップ１５との間の空間を埋め
立てるように充填される。レジン１７が硬化または半硬
化されると、キャビティー１３とチップ１５との間の空
間を埋めた充填部１８が、図６や図１および図２に示さ
れているように形成される。
ティー１３の底にボンディングされたチップ１５の周囲
には、エポキシ樹脂等のポッティング封止用のレジン１
７がキャビティー１３とチップ１５との間の空間を埋め
立てるように充填される。レジン１７が硬化または半硬
化されると、キャビティー１３とチップ１５との間の空
間を埋めた充填部１８が、図６や図１および図２に示さ
れているように形成される。
【００２２】充填部１８が図６に示されているように形
成された後に、ダム１０の内側にはエポキシ樹脂等のポ
ッティング封止用のレジン１９が充填部１８の全体を被
覆するようにポッティングされる。レジン１９が硬化さ
れると、図１および図２に示されているように、チップ
１５や電気配線５およびワイヤ１６群を樹脂封止する樹
脂封止体２０が成形される。ここで、充填部１８と樹脂
封止体２０との接着性（一体性）を高めるために、充填
部１８を成形するレジン１７と樹脂封止体２０を成形す
るレジン１９とは同一のものを使用することが望まし
い。また、レジン１９が硬化時に収縮するのを考慮して
充填することが望ましい。
成された後に、ダム１０の内側にはエポキシ樹脂等のポ
ッティング封止用のレジン１９が充填部１８の全体を被
覆するようにポッティングされる。レジン１９が硬化さ
れると、図１および図２に示されているように、チップ
１５や電気配線５およびワイヤ１６群を樹脂封止する樹
脂封止体２０が成形される。ここで、充填部１８と樹脂
封止体２０との接着性（一体性）を高めるために、充填
部１８を成形するレジン１７と樹脂封止体２０を成形す
るレジン１９とは同一のものを使用することが望まし
い。また、レジン１９が硬化時に収縮するのを考慮して
充填することが望ましい。
【００２３】ところで、レジン１９が硬化する際には、
レジン１９の体積が収縮する。キャビティー１３とチッ
プ１５との間の空間が充填部１８によって予め埋め立て
られていない従来例の場合には、キャビティー１３とチ
ップ１５との間の空間部分におけるレジン１９の体積が
局部的に大きくなっていることにより当該部分における
レジン体積の収縮が大きくなるため、樹脂封止体２０Ａ
におけるキャビティー１３とチップ１５との間の空間に
対向する部分に凹み２１が図２（ｂ）に示されているよ
うに形成されてしまう。この凹み２１の真下位置にはワ
イヤ１６が橋絡されているため、ワイヤ１６が露出した
り透けて見えたりする場合がある。
レジン１９の体積が収縮する。キャビティー１３とチッ
プ１５との間の空間が充填部１８によって予め埋め立て
られていない従来例の場合には、キャビティー１３とチ
ップ１５との間の空間部分におけるレジン１９の体積が
局部的に大きくなっていることにより当該部分における
レジン体積の収縮が大きくなるため、樹脂封止体２０Ａ
におけるキャビティー１３とチップ１５との間の空間に
対向する部分に凹み２１が図２（ｂ）に示されているよ
うに形成されてしまう。この凹み２１の真下位置にはワ
イヤ１６が橋絡されているため、ワイヤ１６が露出した
り透けて見えたりする場合がある。
【００２４】しかし、本実施形態においては、キャビテ
ィー１３とチップ１５との間の空間が充填部１８によっ
て予め埋め立てられていることにより、レジン１９のキ
ャビティー１３とチップ１５との間の空間における体積
の収縮量はその分低減されることになるため、レジン１
９の体積の収縮によって樹脂封止体２０におけるキャビ
ティー１３とチップ１５との間の空間に対向する位置に
凹みが形成されることはない。したがって、凹みの部分
においてワイヤ１６が露出したり透けて見えたりするこ
とは未然に防止されたことになる。
ィー１３とチップ１５との間の空間が充填部１８によっ
て予め埋め立てられていることにより、レジン１９のキ
ャビティー１３とチップ１５との間の空間における体積
の収縮量はその分低減されることになるため、レジン１
９の体積の収縮によって樹脂封止体２０におけるキャビ
ティー１３とチップ１５との間の空間に対向する位置に
凹みが形成されることはない。したがって、凹みの部分
においてワイヤ１６が露出したり透けて見えたりするこ
とは未然に防止されたことになる。
【００２５】以上のようにして樹脂封止体２０が成形さ
れた後に、配線基板３のバンプ用パッド８には半田バン
プ９が図１および図２に示されているように形成され
る。半田バンプ９は半田材料が球状に形成された半田ボ
ールがバンプ用パッド８に溶着されることによって形成
される。
れた後に、配線基板３のバンプ用パッド８には半田バン
プ９が図１および図２に示されているように形成され
る。半田バンプ９は半田材料が球状に形成された半田ボ
ールがバンプ用パッド８に溶着されることによって形成
される。
【００２６】以上のように構成されたＢＧＡ・ＬＳＩ１
はプリント配線基板に半田バンプ９側を向けられた状態
で当接され、半田バンプ９群がリフロー半田付けされる
ことより表面実装される。ＢＧＡ・ＬＳＩ１の運転に際
しては、駆動電力や所定の信号はチップ１５に半田バン
プ９、バンプ用パッド８、電気配線５、ワイヤ１６を経
由して伝送される。
はプリント配線基板に半田バンプ９側を向けられた状態
で当接され、半田バンプ９群がリフロー半田付けされる
ことより表面実装される。ＢＧＡ・ＬＳＩ１の運転に際
しては、駆動電力や所定の信号はチップ１５に半田バン
プ９、バンプ用パッド８、電気配線５、ワイヤ１６を経
由して伝送される。
【００２７】前記実施の形態によれば、次の効果が得ら
れる。
れる。
【００２８】1) キャビティーとチップとの間の空間を
充填部によって予め埋め立てておくことにより、樹脂封
止体を成形するためのレジンのキャビティーとチップと
の間の空間における体積の収縮量を低減することができ
るため、レジンの体積の収縮によって樹脂封止体におけ
るキャビティーとチップとの間の空間に対向する位置に
凹みが形成されるのを防止することができる。
充填部によって予め埋め立てておくことにより、樹脂封
止体を成形するためのレジンのキャビティーとチップと
の間の空間における体積の収縮量を低減することができ
るため、レジンの体積の収縮によって樹脂封止体におけ
るキャビティーとチップとの間の空間に対向する位置に
凹みが形成されるのを防止することができる。
【００２９】2) 樹脂封止体における凹みの形成を防止
することにより、凹みの部分においてワイヤが露出した
り透けて見えたりすることを未然に防止することができ
る。
することにより、凹みの部分においてワイヤが露出した
り透けて見えたりすることを未然に防止することができ
る。
【００３０】3) 樹脂封止体を成形するためのレジンを
キャビティーとチップとの間の空間に充填することによ
って当該空間を埋め立てることにより、その充填部と樹
脂封止体との接着性を高めることができるため、充填部
と樹脂封止体とを一体化することができ、充填部と樹脂
封止体との界面における剥離や亀裂の発生を防止するこ
とができる。
キャビティーとチップとの間の空間に充填することによ
って当該空間を埋め立てることにより、その充填部と樹
脂封止体との接着性を高めることができるため、充填部
と樹脂封止体とを一体化することができ、充填部と樹脂
封止体との界面における剥離や亀裂の発生を防止するこ
とができる。
【００３１】図７は本発明の他の実施形態であるＢＧＡ
・ＬＳＩを示しており、（ａ）は正面断面図、（ｂ）は
一部切断平面図である。
・ＬＳＩを示しており、（ａ）は正面断面図、（ｂ）は
一部切断平面図である。
【００３２】本実施形態が前記実施形態と異なる点は、
リング部材２２がキャビティー１３とチップ１５との間
の空間に接着材層２３によって予め固定されることによ
り、充填部１８Ａが形成された点である。リング部材２
２は樹脂封止体２０との一体性を確保するために、エポ
キシ樹脂等の樹脂封止体２０の成形に使用されるレジン
によって形成することが望ましい。ワイヤボンディング
はリング部材２２が固定された後に実施される。
リング部材２２がキャビティー１３とチップ１５との間
の空間に接着材層２３によって予め固定されることによ
り、充填部１８Ａが形成された点である。リング部材２
２は樹脂封止体２０との一体性を確保するために、エポ
キシ樹脂等の樹脂封止体２０の成形に使用されるレジン
によって形成することが望ましい。ワイヤボンディング
はリング部材２２が固定された後に実施される。
【００３３】本実施形態によれば、充填部１８Ａが予め
固化したリング部材２２によって形成されているため、
キャビティー１３とチップ１５との間の空間を埋め立て
た後の充填部１８Ａの硬化の待ち時間を省略することが
できる。
固化したリング部材２２によって形成されているため、
キャビティー１３とチップ１５との間の空間を埋め立て
た後の充填部１８Ａの硬化の待ち時間を省略することが
できる。
【００３４】図８は本発明の他の実施形態であるＢＧＡ
・ＬＳＩを示しており、（ａ）は正面断面図、（ｂ）は
一部切断平面図である。
・ＬＳＩを示しており、（ａ）は正面断面図、（ｂ）は
一部切断平面図である。
【００３５】本実施形態が前記実施形態と異なる点は、
キャビティー１３の底であるヒートシンク１２の上面に
チップ１５をボンディングするためのボンディング材が
多めに塗布されてチップ１５の周囲に押し出されること
により、充填部１８Ｂが形成された点である。ボンディ
ング材は樹脂封止体２０との一体性を確保するために、
エポキシ樹脂等の樹脂封止体２０の成形に使用されるレ
ジンと同質の接着材によって形成することが望ましい。
ワイヤボンディングは充填部１８Ｂが形成された後に実
施される。
キャビティー１３の底であるヒートシンク１２の上面に
チップ１５をボンディングするためのボンディング材が
多めに塗布されてチップ１５の周囲に押し出されること
により、充填部１８Ｂが形成された点である。ボンディ
ング材は樹脂封止体２０との一体性を確保するために、
エポキシ樹脂等の樹脂封止体２０の成形に使用されるレ
ジンと同質の接着材によって形成することが望ましい。
ワイヤボンディングは充填部１８Ｂが形成された後に実
施される。
【００３６】本実施形態によれば、充填部１８Ｂがチッ
プ１５のボンディングと同時に形成されるため、作業性
を高めることができる。
プ１５のボンディングと同時に形成されるため、作業性
を高めることができる。
【００３７】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３８】例えば、キャビティーとチップとの間の空
間を予め埋め立てるレジンは、ワイヤボンディング後に
充填するに限らず、ワイヤボンディング以前に充填して
もよい。
間を予め埋め立てるレジンは、ワイヤボンディング後に
充填するに限らず、ワイヤボンディング以前に充填して
もよい。
【００３９】パッケージはＢＧＡに構成するに限らず、
ピン・グリッド・アレイパッケージ等の他のパッケージ
構造に構成してもよい。
ピン・グリッド・アレイパッケージ等の他のパッケージ
構造に構成してもよい。
【００４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
【００４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４２】キャビティーとチップとの間の空間を充填
部によって予め埋め立てておくことにより、樹脂封止体
を成形するためのレジンのキャビティーとチップとの間
の空間における体積の収縮量を低減することができるた
め、レジンの体積の収縮によって樹脂封止体におけるキ
ャビティーとチップとの間の空間に対向する位置に凹み
が形成されるのを防止することができる。樹脂封止体に
おける凹みの形成を防止することにより、凹みの部分に
おいてワイヤが露出したり透けて見えたりすることを未
然に防止することができる。
部によって予め埋め立てておくことにより、樹脂封止体
を成形するためのレジンのキャビティーとチップとの間
の空間における体積の収縮量を低減することができるた
め、レジンの体積の収縮によって樹脂封止体におけるキ
ャビティーとチップとの間の空間に対向する位置に凹み
が形成されるのを防止することができる。樹脂封止体に
おける凹みの形成を防止することにより、凹みの部分に
おいてワイヤが露出したり透けて見えたりすることを未
然に防止することができる。
【図１】本発明の一実施形態であるＢＧＡ・ＬＳＩを示
しており、（ａ）は正面断面図、（ｂ）は一部切断平面
図である。
しており、（ａ）は正面断面図、（ｂ）は一部切断平面
図である。
【図２】（ａ）はその拡大部分断面図、（ｂ）は充填部
の無い場合を示す拡大部分断面図である。
の無い場合を示す拡大部分断面図である。
【図３】本発明の一実施形態であるＢＧＡ・ＬＳＩの製
造方法の配線基板準備工程を示しており、（ａ）は正面
断面図、（ｂ）は一部切断平面図である。
造方法の配線基板準備工程を示しており、（ａ）は正面
断面図、（ｂ）は一部切断平面図である。
【図４】同じくチップおよびワイヤボンディング工程後
を示しており、（ａ）は正面断面図、（ｂ）は一部切断
平面図である。
を示しており、（ａ）は正面断面図、（ｂ）は一部切断
平面図である。
【図５】同じく充填部形成工程を示しており、（ａ）は
正面断面図、（ｂ）は一部切断平面図である。
正面断面図、（ｂ）は一部切断平面図である。
【図６】同じく樹脂封止体成形工程を示しており、
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
【図７】本発明の他の実施形態であるＢＧＡ・ＬＳＩを
示しており、（ａ）は正面断面図、（ｂ）は一部切断平
面図である。
示しており、（ａ）は正面断面図、（ｂ）は一部切断平
面図である。
【図８】本発明の別の他の実施形態であるＢＧＡ・ＬＳ
Ｉを示しており、（ａ）は正面断面図、（ｂ）は一部切
断平面図である。
Ｉを示しており、（ａ）は正面断面図、（ｂ）は一部切
断平面図である。
１…ＢＧＡ・ＬＳＩ（半導体装置）、２…組立体、３…
配線基板、４…コア、５…電気配線、６…ソルダレジス
ト膜、７…スルーホール、８…バンプ用パッド、９…半
田バンプ、１０…ダム、１１…接着材層、１２…ヒート
シンク、１３…キャビティー、１４…ボンディング層、
１５…チップ（半導体チップ）、１６…ワイヤ、１７…
レジン、１８、１８Ａ、１８Ｂ…充填部、１９…レジ
ン、２０、２０Ａ…樹脂封止体、２１…凹み、２２…リ
ング部材、２３…接着材層。
配線基板、４…コア、５…電気配線、６…ソルダレジス
ト膜、７…スルーホール、８…バンプ用パッド、９…半
田バンプ、１０…ダム、１１…接着材層、１２…ヒート
シンク、１３…キャビティー、１４…ボンディング層、
１５…チップ（半導体チップ）、１６…ワイヤ、１７…
レジン、１８、１８Ａ、１８Ｂ…充填部、１９…レジ
ン、２０、２０Ａ…樹脂封止体、２１…凹み、２２…リ
ング部材、２３…接着材層。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/31 (72)発明者 窪薗 実 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4M109 AA01 BA04 CA06 DA08 DB02 DB07 DB16 EA02 5F044 KK02 KK07 LL04 RR18 5F061 AA01 BA04 CA06
Claims (10)
- 【請求項１】 キャビティーの底にボンディングされた
半導体チップの周囲にキャビティーと半導体チップとの
間の空間を埋める充填部が形成されており、充填部の上
に樹脂封止体が成形されていることを特徴とする半導体
装置。 - 【請求項２】 前記充填部は前記キャビティーと前記半
導体チップとの間の空間に封止樹脂が充填されて形成さ
れたことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記充填部は前記キャビティーと前記半
導体チップとの間の空間にリング部材が配置されて形成
されたことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記充填部は前記半導体チップを前記キ
ャビティーの底にボンディングするためのボンディング
材によって形成されたことを特徴とする請求項１に記載
の半導体装置。 - 【請求項５】 前記キャビティーと前記半導体チップと
の間の空間を跨いでワイヤが橋絡されていることを特徴
とする請求項１、２、３または４に記載の半導体装置。 - 【請求項６】 キャビティーの底にボンディングされた
半導体チップの周囲にキャビティーと半導体チップとの
間の空間を埋める充填部が封止用の樹脂が充填されて形
成され、この充填部の上に樹脂封止体が成形されること
を特徴とする半導体装置の製造方法。 - 【請求項７】 前記キャビティーと前記半導体チップと
の間の空間を跨いでワイヤが橋絡された後に、前記封止
用の樹脂が充填されることを特徴とする請求項６に記載
の半導体装置の製造方法。 - 【請求項８】 前記キャビティーと前記半導体チップと
の間の空間に前記充填部が形成された後に、この充填部
を跨いでワイヤが橋絡されることを特徴とする請求項６
に記載の半導体装置の製造方法。 - 【請求項９】 キャビティーの底にボンディングされた
半導体チップの周囲にキャビティーと半導体チップとの
間の空間を埋めるリング部材が配置され、このリング部
材の上に樹脂封止体が成形されることを特徴とする半導
体装置の製造方法。 - 【請求項１０】 キャビティーの底に半導体チップをボ
ンディングするボンディング材が半導体チップの周囲に
押し出されてキャビティーと半導体チップとの間の空間
を埋める充填部を形成され、この充填部上に樹脂封止体
が成形されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001804A JP2000200862A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001804A JP2000200862A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200862A true JP2000200862A (ja) | 2000-07-18 |
Family
ID=11511773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001804A Pending JP2000200862A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200862A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393098B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 부자재의 패턴층 형성 방법 |
| KR100406499B1 (ko) * | 2001-09-21 | 2003-11-19 | 주식회사 칩팩코리아 | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 |
-
1999
- 1999-01-07 JP JP11001804A patent/JP2000200862A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393098B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 부자재의 패턴층 형성 방법 |
| KR100406499B1 (ko) * | 2001-09-21 | 2003-11-19 | 주식회사 칩팩코리아 | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6515361B2 (en) | Cavity down ball grid array (CD BGA) package | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| JP3578770B2 (ja) | 半導体装置 | |
| JP2008277570A (ja) | 半導体装置及びその製造方法 | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH1197573A (ja) | 半導体パッケージ | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP2000200862A (ja) | 半導体装置およびその製造方法 | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| JP2001077133A (ja) | 半導体装置およびその製造方法 | |
| JP2002231856A (ja) | 半導体装置及びその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100459820B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 |