JP2001077133A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001077133A JP2001077133A JP25146399A JP25146399A JP2001077133A JP 2001077133 A JP2001077133 A JP 2001077133A JP 25146399 A JP25146399 A JP 25146399A JP 25146399 A JP25146399 A JP 25146399A JP 2001077133 A JP2001077133 A JP 2001077133A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- viscosity resin
- viscosity
- low
- potting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 作業能率の低下、ボイドの発生、ワイヤ群の
露出を防止する。 【解決手段】 ヒートシンク１２にボンディングされた
チップ１５、配線基板３に敷設された電気配線５、チッ
プ１５と電気配線５とを電気的に接続するボンディング
ワイヤ１６を樹脂封止した樹脂封止体２１は、低粘度の
レジンのポッティングで成形された内側封止部１８と、
高粘度のレジンのポッティングで成形された外側封止部
２０とにより構成されている。 【効果】 低粘度のレジンで内側封止部を成形すること
でレジンをボイドの発生なく効率よくポッティングでき
る。高粘度のレジンで外側封止部を成形することで外側
封止部を盛り上げることができるため、ワイヤ群が樹脂
封止体の表面に露出するのを防止できる。
露出を防止する。 【解決手段】 ヒートシンク１２にボンディングされた
チップ１５、配線基板３に敷設された電気配線５、チッ
プ１５と電気配線５とを電気的に接続するボンディング
ワイヤ１６を樹脂封止した樹脂封止体２１は、低粘度の
レジンのポッティングで成形された内側封止部１８と、
高粘度のレジンのポッティングで成形された外側封止部
２０とにより構成されている。 【効果】 低粘度のレジンで内側封止部を成形すること
でレジンをボイドの発生なく効率よくポッティングでき
る。高粘度のレジンで外側封止部を成形することで外側
封止部を盛り上げることができるため、ワイヤ群が樹脂
封止体の表面に露出するのを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の制御
装置、特に、キャビティーの底に半導体チップがボンデ
ィングされ半導体チップと電気配線とが電気的に接続さ
れた半導体装置に関し、例えば、ボール・グリッド・ア
レイパッケージ（以下、ＢＧＡという）を備えている大
規模半導体集積回路装置（以下、ＬＳＩという。）に利
用して有効な技術に関する。
装置、特に、キャビティーの底に半導体チップがボンデ
ィングされ半導体チップと電気配線とが電気的に接続さ
れた半導体装置に関し、例えば、ボール・グリッド・ア
レイパッケージ（以下、ＢＧＡという）を備えている大
規模半導体集積回路装置（以下、ＬＳＩという。）に利
用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装が可能なパッケージとして、
ＢＧＡが広く使用されて来ている。ＢＧＡとして、配線
基板にヒートシンクが貼着されて形成されたキャビティ
ーの底に半導体チップがボンディングされ、半導体チッ
プの電極パッドと配線基板の電気配線とがワイヤによっ
て電気的に接続され、半導体チップ、電気配線群および
ワイヤ群がポッティングによって成形された樹脂封止体
によって樹脂封止されているものがある。
ＢＧＡが広く使用されて来ている。ＢＧＡとして、配線
基板にヒートシンクが貼着されて形成されたキャビティ
ーの底に半導体チップがボンディングされ、半導体チッ
プの電極パッドと配線基板の電気配線とがワイヤによっ
て電気的に接続され、半導体チップ、電気配線群および
ワイヤ群がポッティングによって成形された樹脂封止体
によって樹脂封止されているものがある。
【０００３】このＢＧＡにおいて樹脂封止体をポッティ
ングするに際しては、液状の樹脂（以下、レジンとい
う。）が半導体チップやワイヤ群の上に供給され、レジ
ンの粘度を利用して全体に拡散させて行くことが実施さ
れている。
ングするに際しては、液状の樹脂（以下、レジンとい
う。）が半導体チップやワイヤ群の上に供給され、レジ
ンの粘度を利用して全体に拡散させて行くことが実施さ
れている。
【０００４】なお、ＢＧＡを述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
たＢＧＡの樹脂封止体のポッティング方法においては、
ワイヤの本数が増加し隣合うワイヤ同士の間隔が狭くな
ると、レジンがワイヤ群の下方空間に入り難くなるた
め、ボイドが発生する可能性がある。そこで、レジンを
ワイヤ群の下方空間に確実に充填させるために、粘度の
低いレジンを使用することが考えられる。しかし、粘度
の低いレジンは横に広がり易いため、樹脂封止体の高さ
について充分な高さを確保することができなくなってし
まう。
たＢＧＡの樹脂封止体のポッティング方法においては、
ワイヤの本数が増加し隣合うワイヤ同士の間隔が狭くな
ると、レジンがワイヤ群の下方空間に入り難くなるた
め、ボイドが発生する可能性がある。そこで、レジンを
ワイヤ群の下方空間に確実に充填させるために、粘度の
低いレジンを使用することが考えられる。しかし、粘度
の低いレジンは横に広がり易いため、樹脂封止体の高さ
について充分な高さを確保することができなくなってし
まう。
【０００６】その結果、レジンのワイヤ群の下方空間へ
の充填および樹脂封止体の高さ確保の両方を満足させる
ために、粘度が中程度のレジンが使用されることにな
り、次のような問題点が発生してしまう。レジンのポッ
ティング速度やポッティングの場所によってはレジンの
中にボイドが発生する。ボイドの発生を防止する必要
上、レジンの注入速度を早くすることができないため、
作業効率が悪い。また、硬化時に収縮の大きいレジンに
おいては収縮量が大きくなるため、樹脂封止体の表面か
らワイヤが露出したり透けて見えたりしてしまう。
の充填および樹脂封止体の高さ確保の両方を満足させる
ために、粘度が中程度のレジンが使用されることにな
り、次のような問題点が発生してしまう。レジンのポッ
ティング速度やポッティングの場所によってはレジンの
中にボイドが発生する。ボイドの発生を防止する必要
上、レジンの注入速度を早くすることができないため、
作業効率が悪い。また、硬化時に収縮の大きいレジンに
おいては収縮量が大きくなるため、樹脂封止体の表面か
らワイヤが露出したり透けて見えたりしてしまう。
【０００７】本発明の目的は、作業能率の低下およびボ
イドの発生並びにワイヤ群の露出を防止することができ
る半導体装置およびその製造方法を提供することにあ
る。
イドの発生並びにワイヤ群の露出を防止することができ
る半導体装置およびその製造方法を提供することにあ
る。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、半導体チップ、複数本の電気配
線および半導体チップと各電気配線とを電気的に接続す
る接続部材群を樹脂封止した樹脂封止体は、低粘度のレ
ジンのポッティングによって成形された内側封止部と、
高粘度のレジンのポッティングによって成形された外側
封止部とにより構成されていることを特徴とする。
線および半導体チップと各電気配線とを電気的に接続す
る接続部材群を樹脂封止した樹脂封止体は、低粘度のレ
ジンのポッティングによって成形された内側封止部と、
高粘度のレジンのポッティングによって成形された外側
封止部とにより構成されていることを特徴とする。
【００１１】前記した手段によれば、低粘度のレジンの
ポッティングによって内側封止部を成形することによ
り、レジンをボイドの発生なく効率よくポッティングす
ることができる。また、高粘度のレジンのポッティング
によって外側封止部を成形することにより、外側封止部
を盛り上げることができるため、接続部材群が樹脂封止
体の表面に露出したり透けて見えるのを防止することが
できる。
ポッティングによって内側封止部を成形することによ
り、レジンをボイドの発生なく効率よくポッティングす
ることができる。また、高粘度のレジンのポッティング
によって外側封止部を成形することにより、外側封止部
を盛り上げることができるため、接続部材群が樹脂封止
体の表面に露出したり透けて見えるのを防止することが
できる。
【００１２】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＬＳＩを示しており、（ａ）は正面断面図、
（ｂ）は一部切断平面図である。図２（ａ）はその拡大
部分断面図、（ｂ）は比較例を示す拡大部分断面図であ
る。図３以降は本発明の一実施形態であるＢＧＡ・ＬＳ
Ｉの製造方法を示す図である。
ＢＧＡ・ＬＳＩを示しており、（ａ）は正面断面図、
（ｂ）は一部切断平面図である。図２（ａ）はその拡大
部分断面図、（ｂ）は比較例を示す拡大部分断面図であ
る。図３以降は本発明の一実施形態であるＢＧＡ・ＬＳ
Ｉの製造方法を示す図である。
【００１３】本実施形態において、本発明に係る半導体
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
【００１４】以下、本発明の一実施形態であるＢＧＡ・
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
【００１５】図１および図２に示されているＢＧＡ・Ｌ
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４には多数本の電気配線５が放射状に敷設
されており、各電気配線５の内側端部（以下、ボンディ
ングパッドという。）は第一主面上の内側縁辺部に環状
に整列され、各電気配線５の外側端部はコア４の外側縁
辺部まで延長されている。
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４には多数本の電気配線５が放射状に敷設
されており、各電気配線５の内側端部（以下、ボンディ
ングパッドという。）は第一主面上の内側縁辺部に環状
に整列され、各電気配線５の外側端部はコア４の外側縁
辺部まで延長されている。
【００１６】コア４の第一主面上にはソルダレジスト膜
６が全体を被覆するように被着されており、ソルダレジ
スト膜６は電気配線５のボンディングパッドおよび外側
端部の局所を露出させるようにパターニングされてい
る。すなわち、各電気配線５の内側端部はソルダレジス
ト膜６の内側縁辺部においてそれぞれ露出されており、
各電気配線５の外側端部はソルダレジスト膜６に開設さ
れたスルーホール７によってそれぞれ露出されている。
そして、スルーホール７の底で露出した電気配線５によ
ってバンプ用パッド８が形成されている。ちなみに、後
記する樹脂封止体が成形された後に、バンプ用パッド８
には半田バンプ９が図１および図２に示されているよう
に形成される。半田バンプ９は半田材料が球状に形成さ
れた半田ボールがバンプ用パッド８に溶着されることに
よって形成される。
６が全体を被覆するように被着されており、ソルダレジ
スト膜６は電気配線５のボンディングパッドおよび外側
端部の局所を露出させるようにパターニングされてい
る。すなわち、各電気配線５の内側端部はソルダレジス
ト膜６の内側縁辺部においてそれぞれ露出されており、
各電気配線５の外側端部はソルダレジスト膜６に開設さ
れたスルーホール７によってそれぞれ露出されている。
そして、スルーホール７の底で露出した電気配線５によ
ってバンプ用パッド８が形成されている。ちなみに、後
記する樹脂封止体が成形された後に、バンプ用パッド８
には半田バンプ９が図１および図２に示されているよう
に形成される。半田バンプ９は半田材料が球状に形成さ
れた半田ボールがバンプ用パッド８に溶着されることに
よって形成される。
【００１７】ソルダレジスト膜６の上面におけるバンプ
用パッド８の内側にはダム１０が正方形枠形状に敷設さ
れている。ダム１０はエポキシ樹脂等の樹脂封止体の成
形に使用されるレジンと同一の材料が使用されて形成さ
れている。
用パッド８の内側にはダム１０が正方形枠形状に敷設さ
れている。ダム１０はエポキシ樹脂等の樹脂封止体の成
形に使用されるレジンと同一の材料が使用されて形成さ
れている。
【００１８】配線基板３はヒートシンク１２の上に接着
材層１１によって図３に示されているように接着されて
いる。ヒートシンク１２は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１２とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１２の上に
は深さの浅い正方形の穴形状のキャビティー１３が形成
されている。
材層１１によって図３に示されているように接着されて
いる。ヒートシンク１２は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１２とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１２の上に
は深さの浅い正方形の穴形状のキャビティー１３が形成
されている。
【００１９】以上のように構成された組立体２のキャビ
ティー１３の底であるヒートシンク１２の上にはＣＭＯ
Ｓ系の大規模集積回路が作り込まれた半導体チップ（以
下、チップという。）１５が、図４に示されているよう
にボンディング層１４によってボンディングされる。ボ
ンディング層１４はエポキシ樹脂系接着材が使用された
ボンディング材によって形成されている。
ティー１３の底であるヒートシンク１２の上にはＣＭＯ
Ｓ系の大規模集積回路が作り込まれた半導体チップ（以
下、チップという。）１５が、図４に示されているよう
にボンディング層１４によってボンディングされる。ボ
ンディング層１４はエポキシ樹脂系接着材が使用された
ボンディング材によって形成されている。
【００２０】図４に示されているように、チップ１５の
各電極パッドと各電気配線５の内側端部からなるボンデ
ィングパッドとの間には、ボンディングワイヤ１６がそ
れぞれ橋絡される。
各電極パッドと各電気配線５の内側端部からなるボンデ
ィングパッドとの間には、ボンディングワイヤ１６がそ
れぞれ橋絡される。
【００２１】次に、図５に示されているように、キャビ
ティー１３の底にボンディングされたチップ１５の周囲
には、エポキシ樹脂等のポッティング封止用のレジンで
あって粘度が低いレジン（以下、低粘度レジンとい
う。）１７がキャビティー１３とチップ１５との間の空
間を埋め立てるようにポッティングされる。本実施形態
において、低粘度レジン１７はエポキシ樹脂等の主成分
に対するフィラの添加量を少なく設定することにより、
低粘度に調製されている。低粘度レジン１７は低粘度で
あるため、チップ１５の上面に供給する方法によって
も、隣合うボンディングワイヤ１６、１６の狭い隙間を
流れてボンディングワイヤ１６群の下方空間にまで円滑
かつボイドを発生することなく広がって充填して行く。
ティー１３の底にボンディングされたチップ１５の周囲
には、エポキシ樹脂等のポッティング封止用のレジンで
あって粘度が低いレジン（以下、低粘度レジンとい
う。）１７がキャビティー１３とチップ１５との間の空
間を埋め立てるようにポッティングされる。本実施形態
において、低粘度レジン１７はエポキシ樹脂等の主成分
に対するフィラの添加量を少なく設定することにより、
低粘度に調製されている。低粘度レジン１７は低粘度で
あるため、チップ１５の上面に供給する方法によって
も、隣合うボンディングワイヤ１６、１６の狭い隙間を
流れてボンディングワイヤ１６群の下方空間にまで円滑
かつボイドを発生することなく広がって充填して行く。
【００２２】低粘度レジン１７が硬化または半硬化され
ると、ボンディングワイヤ１６の下方空間であるキャビ
ティー１３とチップ１５との間の空間を樹脂封止した内
側封止部１８が、図６や図１および図２に示されている
ように成形される。
ると、ボンディングワイヤ１６の下方空間であるキャビ
ティー１３とチップ１５との間の空間を樹脂封止した内
側封止部１８が、図６や図１および図２に示されている
ように成形される。
【００２３】内側封止部１８が図６に示されているよう
に形成された後に、ダム１０の内側にはエポキシ樹脂等
のポッティング封止用のレジンであって粘度の高いレジ
ン（以下、高粘度レジンという。）１９がダム１０の内
部全体を被覆するようにポッティングされる。本実施形
態において、高粘度レジン１９はエポキシ樹脂等の主成
分に対するフィラの添加量を多く設定することにより、
高粘度に調製されている。高粘度レジン１９は表面張力
によって適度に盛り上がるため、ボンディングワイヤ１
６群が露出するのを防止することができる。また、フィ
ラの添加量の多い高粘度レジン１９は収縮量が少ないた
め、ボンディングワイヤ１６群の露出をより一層確実に
防止することができる。
に形成された後に、ダム１０の内側にはエポキシ樹脂等
のポッティング封止用のレジンであって粘度の高いレジ
ン（以下、高粘度レジンという。）１９がダム１０の内
部全体を被覆するようにポッティングされる。本実施形
態において、高粘度レジン１９はエポキシ樹脂等の主成
分に対するフィラの添加量を多く設定することにより、
高粘度に調製されている。高粘度レジン１９は表面張力
によって適度に盛り上がるため、ボンディングワイヤ１
６群が露出するのを防止することができる。また、フィ
ラの添加量の多い高粘度レジン１９は収縮量が少ないた
め、ボンディングワイヤ１６群の露出をより一層確実に
防止することができる。
【００２４】高粘度レジン１９が硬化されると、図１お
よび図２に示されているように、チップ１５や電気配線
５およびボンディングワイヤ１６群を樹脂封止した外側
封止部２０が成形される。この外側封止部２０と内側封
止部１８とよって樹脂封止体２１が構成された状態にな
る。ここで、内側封止部１８と外側封止部２０との接着
性（一体性）を高めるために、内側封止部１８を成形す
る低粘度レジン１７と外側封止部２０とを成形する高粘
度レジン１９とは、同質のものを使用することが望まし
い。また、高粘度レジン１９が硬化時に収縮するのを考
慮してポッティング量を設定することが望ましい。
よび図２に示されているように、チップ１５や電気配線
５およびボンディングワイヤ１６群を樹脂封止した外側
封止部２０が成形される。この外側封止部２０と内側封
止部１８とよって樹脂封止体２１が構成された状態にな
る。ここで、内側封止部１８と外側封止部２０との接着
性（一体性）を高めるために、内側封止部１８を成形す
る低粘度レジン１７と外側封止部２０とを成形する高粘
度レジン１９とは、同質のものを使用することが望まし
い。また、高粘度レジン１９が硬化時に収縮するのを考
慮してポッティング量を設定することが望ましい。
【００２５】ところで、レジンが硬化する際にはレジン
の体積が収縮する。キャビティー１３とチップ１５との
間の空間が内側封止部１８によって予め埋め立てられて
いない従来例の場合には、キャビティー１３とチップ１
５との間の空間部分におけるレジンの体積が局部的に大
きくなっていることにより当該部分におけるレジン体積
の収縮が大きくなるため、図２（ｂ）に示されているよ
うに、樹脂封止体２１Ａにおけるキャビティー１３とチ
ップ１５との間の空間に対向する部分には凹み２２が形
成されてしまう。この凹み２２の真下位置にはボンディ
ングワイヤ１６が橋絡されているため、ボンディングワ
イヤ１６が露出したり透けて見えたりする場合がある。
の体積が収縮する。キャビティー１３とチップ１５との
間の空間が内側封止部１８によって予め埋め立てられて
いない従来例の場合には、キャビティー１３とチップ１
５との間の空間部分におけるレジンの体積が局部的に大
きくなっていることにより当該部分におけるレジン体積
の収縮が大きくなるため、図２（ｂ）に示されているよ
うに、樹脂封止体２１Ａにおけるキャビティー１３とチ
ップ１５との間の空間に対向する部分には凹み２２が形
成されてしまう。この凹み２２の真下位置にはボンディ
ングワイヤ１６が橋絡されているため、ボンディングワ
イヤ１６が露出したり透けて見えたりする場合がある。
【００２６】しかし、本実施形態においては、キャビテ
ィー１３とチップ１５との間の空間が内側封止部１８に
よって予め埋め立てられていることにより、高粘度レジ
ン１９のキャビティー１３とチップ１５との間の空間に
おける体積の収縮量はその分だけ低減されることになる
ため、高粘度レジン１９の体積の収縮によって樹脂封止
体２１におけるキャビティー１３とチップ１５との間の
空間に対向する位置に凹みが形成されることはない。ま
た、フィラの添加量の多い高粘度レジン１９はその収縮
量自体が小さいため、凹みの形成はより一層効果的に防
止されることになる。したがって、凹みの部分において
ボンディングワイヤ１６が露出したり透けて見えたりす
ることは未然に防止されたことになる。
ィー１３とチップ１５との間の空間が内側封止部１８に
よって予め埋め立てられていることにより、高粘度レジ
ン１９のキャビティー１３とチップ１５との間の空間に
おける体積の収縮量はその分だけ低減されることになる
ため、高粘度レジン１９の体積の収縮によって樹脂封止
体２１におけるキャビティー１３とチップ１５との間の
空間に対向する位置に凹みが形成されることはない。ま
た、フィラの添加量の多い高粘度レジン１９はその収縮
量自体が小さいため、凹みの形成はより一層効果的に防
止されることになる。したがって、凹みの部分において
ボンディングワイヤ１６が露出したり透けて見えたりす
ることは未然に防止されたことになる。
【００２７】以上のようにして樹脂封止体２１が成形さ
れた後に、配線基板３のバンプ用パッド８には半田バン
プ９が図１および図２に示されているように形成され
る。半田バンプ９は半田材料が球状に形成された半田ボ
ールがバンプ用パッド８に溶着されることによって形成
される。
れた後に、配線基板３のバンプ用パッド８には半田バン
プ９が図１および図２に示されているように形成され
る。半田バンプ９は半田材料が球状に形成された半田ボ
ールがバンプ用パッド８に溶着されることによって形成
される。
【００２８】以上のように構成されたＢＧＡ・ＬＳＩ１
はプリント配線基板に半田バンプ９側を向けられた状態
で当接され、半田バンプ９群がリフロー半田付けされる
ことより表面実装される。ＢＧＡ・ＬＳＩ１の運転に際
しては、駆動電力や所定の信号はチップ１５に半田バン
プ９、バンプ用パッド８、電気配線５、ボンディングワ
イヤ１６を経由して伝送される。
はプリント配線基板に半田バンプ９側を向けられた状態
で当接され、半田バンプ９群がリフロー半田付けされる
ことより表面実装される。ＢＧＡ・ＬＳＩ１の運転に際
しては、駆動電力や所定の信号はチップ１５に半田バン
プ９、バンプ用パッド８、電気配線５、ボンディングワ
イヤ１６を経由して伝送される。
【００２９】前記実施の形態によれば、次の効果が得ら
れる。
れる。
【００３０】1) 低粘度のレジンによって内側封止部を
ポッティングすることにより、レジンをボンディングワ
イヤ群の下方空間にボイドの発生なく流し広げることが
できるため、ボイドの発生のない樹脂封止体を成形する
ことができ、また、ポッティング速度を早めることがで
きるため、作業性を高めることができる。
ポッティングすることにより、レジンをボンディングワ
イヤ群の下方空間にボイドの発生なく流し広げることが
できるため、ボイドの発生のない樹脂封止体を成形する
ことができ、また、ポッティング速度を早めることがで
きるため、作業性を高めることができる。
【００３１】2) 高粘度のレジンによって外側封止部を
ポッティングすることにより、ボンディングワイヤ群の
上方空間において外側封止部を表面張力によって厚く盛
り上げることができるため、ボンディングワイヤ群が樹
脂封止体の表面に露出するのを防止することができる。
ポッティングすることにより、ボンディングワイヤ群の
上方空間において外側封止部を表面張力によって厚く盛
り上げることができるため、ボンディングワイヤ群が樹
脂封止体の表面に露出するのを防止することができる。
【００３２】3) 低粘度のレジンによって内側封止部を
成形してキャビティーとチップとの間の空間を予め埋め
立てておくことにより、高粘度のレジンによって外側封
止部を成形するに際して高粘度のレジンのキャビティー
とチップとの間の空間における体積の収縮量を低減する
ことができるため、レジンの体積の収縮によって樹脂封
止体におけるキャビティーとチップとの間の空間に対向
する位置に凹みが形成されるのを防止することができ
る。
成形してキャビティーとチップとの間の空間を予め埋め
立てておくことにより、高粘度のレジンによって外側封
止部を成形するに際して高粘度のレジンのキャビティー
とチップとの間の空間における体積の収縮量を低減する
ことができるため、レジンの体積の収縮によって樹脂封
止体におけるキャビティーとチップとの間の空間に対向
する位置に凹みが形成されるのを防止することができ
る。
【００３３】4) フィラの添加量によって低粘度のレジ
ンおよび高粘度のレジンをそれぞれ調製することによ
り、低粘度のレジンおよび高粘度のレジンを簡単に組成
することができるとともに、主成分が同質であることに
より内側封止部と外側封止部との界面における接着力を
高めることができる。
ンおよび高粘度のレジンをそれぞれ調製することによ
り、低粘度のレジンおよび高粘度のレジンを簡単に組成
することができるとともに、主成分が同質であることに
より内側封止部と外側封止部との界面における接着力を
高めることができる。
【００３４】5) フィラの添加量を多くして高粘度のレ
ジンを組成することにより、高粘度のレジン自体の収縮
量を小さく設定することができるため、レジンの体積の
収縮によるボンディングワイヤの露出をより一層効果的
に防止することができる。
ジンを組成することにより、高粘度のレジン自体の収縮
量を小さく設定することができるため、レジンの体積の
収縮によるボンディングワイヤの露出をより一層効果的
に防止することができる。
【００３５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３６】例えば、先にポッティングした低粘度のレ
ジンは高粘度のレジンのポッティング前に硬化または半
硬化させるに限らず、高粘度のレジンの充填後に、高粘
度のレジンと一緒に硬化させてもよい。この場合には低
粘度のレジンと高粘度のレジンとが界面において混合す
るため、内側封止部と外側封止部とを強固に結合させる
ことができる。
ジンは高粘度のレジンのポッティング前に硬化または半
硬化させるに限らず、高粘度のレジンの充填後に、高粘
度のレジンと一緒に硬化させてもよい。この場合には低
粘度のレジンと高粘度のレジンとが界面において混合す
るため、内側封止部と外側封止部とを強固に結合させる
ことができる。
【００３７】低粘度のレジンと高粘度のレジンとはフィ
ラの添加量の調製によって組成するに限らず、互いに異
なる成分のレジンによって組成してもよい。
ラの添加量の調製によって組成するに限らず、互いに異
なる成分のレジンによって組成してもよい。
【００３８】半導体チップと各インナリードとを電気的
接続する接続部材はワイヤボンディングによって形成す
るに限らず、ＴＡＢ（テープ・オート・メイテッド）技
術のインナリードボンディング等によって形成してもよ
い。
接続する接続部材はワイヤボンディングによって形成す
るに限らず、ＴＡＢ（テープ・オート・メイテッド）技
術のインナリードボンディング等によって形成してもよ
い。
【００３９】パッケージはＢＧＡに構成するに限らず、
ピン・グリッド・アレイパッケージ等の他のパッケージ
構造に構成してもよい。
ピン・グリッド・アレイパッケージ等の他のパッケージ
構造に構成してもよい。
【００４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
【００４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４２】樹脂封止体を低粘度のレジンによって成形
する内側封止部と高粘度のレジンによって成形する外側
封止部とによって構成することにより、ボイドの発生を
防止しつつボンディングワイヤの露出を防止することが
できるため、樹脂封止体の耐湿性を向上させることがで
き、半導体装置の品質および信頼性を向上させることが
できる。
する内側封止部と高粘度のレジンによって成形する外側
封止部とによって構成することにより、ボイドの発生を
防止しつつボンディングワイヤの露出を防止することが
できるため、樹脂封止体の耐湿性を向上させることがで
き、半導体装置の品質および信頼性を向上させることが
できる。
【図１】本発明の一実施形態であるＢＧＡ・ＬＳＩを示
しており、（ａ）は正面断面図、（ｂ）は一部切断平面
図である。
しており、（ａ）は正面断面図、（ｂ）は一部切断平面
図である。
【図２】（ａ）はその拡大部分断面図、（ｂ）は比較例
の拡大部分断面図である。
の拡大部分断面図である。
【図３】本発明の一実施形態であるＢＧＡ・ＬＳＩの製
造方法の配線基板準備工程を示しており、（ａ）は正面
断面図、（ｂ）は一部切断平面図である。
造方法の配線基板準備工程を示しており、（ａ）は正面
断面図、（ｂ）は一部切断平面図である。
【図４】同じくチップおよびワイヤボンディング工程後
を示しており、（ａ）は正面断面図、（ｂ）は一部切断
平面図である。
を示しており、（ａ）は正面断面図、（ｂ）は一部切断
平面図である。
【図５】同じく内側封止部成形工程を示しており、
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
【図６】同じく外側封止部成形工程を示しており、
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
（ａ）は正面断面図、（ｂ）は一部切断平面図である。
１…ＢＧＡ・ＬＳＩ（半導体装置）、２…組立体、３…
配線基板、４…コア、５…電気配線、６…ソルダレジス
ト膜、７…スルーホール、８…バンプ用パッド、９…半
田バンプ、１０…ダム、１１…接着材層、１２…ヒート
シンク、１３…キャビティー、１４…ボンディング層、
１５…チップ（半導体チップ）、１６…ボンディングワ
イヤ、１７…低粘度のレジン、１８…内側封止部、１９
…高粘度のレジン、２０…外側封止部、２１…樹脂封止
体、２２…凹み。
配線基板、４…コア、５…電気配線、６…ソルダレジス
ト膜、７…スルーホール、８…バンプ用パッド、９…半
田バンプ、１０…ダム、１１…接着材層、１２…ヒート
シンク、１３…キャビティー、１４…ボンディング層、
１５…チップ（半導体チップ）、１６…ボンディングワ
イヤ、１７…低粘度のレジン、１８…内側封止部、１９
…高粘度のレジン、２０…外側封止部、２１…樹脂封止
体、２２…凹み。
Claims (10)
- 【請求項１】 半導体チップ、複数本の電気配線および
半導体チップと各電気配線とを電気的に接続する接続部
材群を樹脂封止した樹脂封止体が、低粘度のレジンのポ
ッティングによって成形された内側封止部と、高粘度の
レジンのポッティングによって成形された外側封止部と
により構成されていることを特徴とする半導体装置。 - 【請求項２】 前記低粘度のレジンはフィラの添加量が
少なく設定されて組成されていることを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】 前記高粘度のレジンはフィラの添加量が
多く設定されて組成されていることを特徴とする請求項
１または２に記載の半導体装置。 - 【請求項４】 前記低粘度のレジンと前記高粘度のレジ
ンとは互いに異なる樹脂成分によってそれぞれ組成され
ていることを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 前記接続部材は半導体チップの電極パッ
ドとインナリードとの間に橋絡されたボンディングワイ
ヤであることを特徴とする請求項１、２、３または４に
記載の半導体装置。 - 【請求項６】 半導体チップ、複数本の電気配線および
半導体チップと各電気配線とを電気的に接続した接続部
材群を樹脂封止する樹脂封止体を、低粘度のレジンのポ
ッティングによって成形する内側封止部と、高粘度のレ
ジンのポッティングによって成形する外側封止部とによ
って構成することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記低粘度のレジンを前記接続部材群の
下方空間にポッティングした後に、前記高粘度のレジン
をポッティングすることを特徴とする請求項６に記載の
半導体装置の製造方法。 - 【請求項８】 前記低粘度のレジンを前記高粘度のレジ
ンのポッティング前に硬化または半硬化させることを特
徴とする請求項６または７に記載の半導体装置の製造方
法。 - 【請求項９】 前記高粘度のレジンを前記低粘度のレジ
ンの硬化または半硬化前にポッティングすることを特徴
とする請求項６または７に記載の半導体装置の製造方
法。 - 【請求項１０】 前記高粘度のレジンと前記低粘度のレ
ジンとを同時に硬化させることを特徴とする請求項９に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146399A JP2001077133A (ja) | 1999-09-06 | 1999-09-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146399A JP2001077133A (ja) | 1999-09-06 | 1999-09-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077133A true JP2001077133A (ja) | 2001-03-23 |
Family
ID=17223206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25146399A Pending JP2001077133A (ja) | 1999-09-06 | 1999-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289733A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置 |
| JP2017168485A (ja) * | 2016-03-14 | 2017-09-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-09-06 JP JP25146399A patent/JP2001077133A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289733A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置 |
| JP4626919B2 (ja) * | 2001-03-27 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017168485A (ja) * | 2016-03-14 | 2017-09-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
| US6521982B1 (en) | Packaging high power integrated circuit devices | |
| CN103219309B (zh) | 多芯片扇出型封装及其形成方法 | |
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| CN101266962B (zh) | 半导体器件及其制造方法 | |
| US20070166879A1 (en) | Multi-chip stack package and fabricating method thereof | |
| JPH08130273A (ja) | 半導体装置およびその製造方法 | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| US6867487B2 (en) | Flash-preventing semiconductor package | |
| US8692383B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN110581107A (zh) | 半导体封装及其制造方法 | |
| KR20100069007A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| JP2010263108A (ja) | 半導体装置及びその製造方法 | |
| US20050062152A1 (en) | Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same | |
| JP2001077133A (ja) | 半導体装置およびその製造方法 | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JPH05160296A (ja) | 半導体集積回路ベアチップの樹脂封止方法 | |
| JP2000200862A (ja) | 半導体装置およびその製造方法 | |
| US20080083994A1 (en) | Method for producing a semiconductor component and substrate for carrying out the method | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 |