JP2001135668A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001135668A
JP2001135668A JP31209699A JP31209699A JP2001135668A JP 2001135668 A JP2001135668 A JP 2001135668A JP 31209699 A JP31209699 A JP 31209699A JP 31209699 A JP31209699 A JP 31209699A JP 2001135668 A JP2001135668 A JP 2001135668A
Authority
JP
Japan
Prior art keywords
wire
inner lead
pad
bonded
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31209699A
Other languages
English (en)
Inventor
Tomohiro Shiraishi
智宏 白石
Yasuki Tsutsumi
安己 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31209699A priority Critical patent/JP2001135668A/ja
Publication of JP2001135668A publication Critical patent/JP2001135668A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップとインナリードとが離れた場合のワイ
ヤ曲がりを防止する。 【解決手段】 チップ１７の電極パッド１８と配線基板
３の信号用インナリード５との間にワイヤボンディング
される長いワイヤ２１の中間部３４を途中に配置した中
間パッド８に中間ボンディングすることにより、長いワ
イヤ２１を電極パッド側ループ部２１ａとインナリード
側ループ部２１ｂとに分割して長いワイヤ２１の全架橋
長を実質的に短く形成する。 【効果】 長いワイヤの全架橋長を実質的に短くするこ
とにより、長いワイヤのワイヤ曲がりやワイヤ倒れが発
生するのを防止できるため、ワイヤ曲がりやワイヤ倒れ
による長いワイヤ同士の短絡不良の発生を未然に防止で
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、ワイヤボンディング技術に関し、例えば、
ボール・グリッド・アレイパッケージ（以下、ＢＧＡと
いう）を備えている大規模半導体集積回路装置（以下、
ＬＳＩという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装が可能なパッケージとして、
ＢＧＡが広く使用されて来ている。ＢＧＡとして、イン
ナリードが敷設された配線基板に半導体チップがボンデ
ィングされ、配線基板のインナリードと半導体チップの
電極パッドとがワイヤによって電気的に接続され、半導
体チップ、インナリード群およびワイヤ群がポッティン
グによって成形された樹脂封止体によって樹脂封止され
ているものがある。
【０００３】なお、ＢＧＡを述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
【０００４】
【発明が解決しようとする課題】従来のこの種のＢＧＡ
においては、同一規格の配線基板に大きさの異なる半導
体チップを使用することにより、新製品の開発期間や納
品期間の短縮および製造コストの低減を図ることが、考
えられている。
【０００５】しかしながら、同一規格の配線基板に小さ
い半導体チップが搭載された場合には、半導体チップの
電極パッドとインナリードとの間が大きく離間するた
め、ワイヤの架橋長が大きくなってワイヤ曲がりが発生
するという問題点があることが本発明者によって明らか
にされた。
【０００６】そして、半導体チップの電極パッド間およ
びインナリード間のピッチが微細になる程、ワイヤ曲が
りによってワイヤ同士の短絡不良が発生し易くなるた
め、ＢＧＡの高密度化が進む程、ワイヤの架橋長は小さ
く抑制する必要がある。
【０００７】本発明の目的は、半導体チップの電極パッ
ドとインナリードとの間が大きく離間した場合であって
もワイヤ曲がりを防止することができる半導体装置の製
造技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、半導体チップの電極パッドとイ
ンナリードとを電気的に接続したワイヤの中間部が電気
的に独立した中間パッドにボンディングされていること
を特徴とする。
【００１１】前記した手段によれば、ワイヤの中間部が
中間パッドにボンディングされているため、半導体チッ
プの電極パッドとインナリードとの間が大きく離間した
場合であってもワイヤの実質的な架橋長は小さく抑制す
ることができ、その結果、ワイヤ曲がりを防止すること
ができる。
【００１２】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＬＳＩのワイヤボンディング部を示す一部省略
正面断面図である。図２はそのＢＧＡ・ＬＳＩを示して
おり、（ａ）は一部切断平面図、（ｂ）は一部切断正面
図である。図３以降は本発明の一実施形態であるＢＧＡ
・ＬＳＩの製造方法を示す図である。
【００１３】本実施形態において、本発明に係る半導体
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
【００１４】以下、本発明の一実施形態であるＢＧＡ・
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
【００１５】図１および図２に示されているＢＧＡ・Ｌ
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４の第一主面上の内側縁辺部には信号用イ
ンナリード５が複数本、放射状に敷設されており、信号
用インナリード５群の内側には電源用インナリード６お
よびグランド用インナリード７が相似する略正方形の枠
形状にそれぞれ敷設されている。信号用インナリード５
の外側端部はコア４の外側縁辺部まで延長されている。
電源用インナリード６およびグランド用インナリード７
からは延長部が放射状に突設されてコア４の外側縁辺部
まで延長されている。
【００１６】電源用インナリード６とグランド用インナ
リード７との間には電源用インナリード６およびグラン
ド用インナリード７から電気的に独立した中間パッド８
が複数個、各信号用インナリード５にそれぞれ対向する
ように配置されて浮島形状に形成されている。すなわ
ち、中間パッド８は各信号用インナリード５と後記する
半導体チップの電極パッドとを結ぶ線分の上であって、
その線分の略中央位置に配置されており、信号用インナ
リード５、電源用インナリード６およびグランド用イン
ナリード７に対して電気的に絶縁されている。
【００１７】コア４の第一主面上にはソルダレジスト膜
９が全体を被覆するように被着されており、ソルダレジ
スト膜９は信号用インナリード５、電源用インナリード
６、グランド用インナリード７および中間パッド８を露
出させるようにパターニングされている。また、各信号
用インナリード５の外側端部、電源用インナリード６の
延長部およびグランド用インナリード７の延長部はソル
ダレジスト膜９に開設されたスルーホール１０によって
それぞれ露出されている。そして、スルーホール１０の
底で露出した信号用インナリード５、電源用インナリー
ド６の延長部およびグランド用インナリード７によって
バンプ用パッド１１がそれぞれ形成されている。
【００１８】ソルダレジスト膜９の上面におけるバンプ
用パッド１１の内側にはダム１２が正方形枠形状に敷設
されている。ダム１２はエポキシ樹脂等の樹脂封止体の
成形に使用されるレジンと同一の材料が使用されて形成
されている。
【００１９】配線基板３はヒートシンク１４の上に接着
材層１３によって図３に示されているように接着されて
いる。ヒートシンク１４は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１４とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１４の上に
は深さの浅い正方形の穴形状のキャビティー１５が形成
されている。
【００２０】以上のように構成された組立体２における
キャビティー１５の底であるヒートシンク１４の上には
ＣＭＯＳ系の大規模集積回路が作り込まれた半導体チッ
プ（以下、チップという。）１７が、図４に示されてい
るようにボンディング層１６によってボンディングされ
る。ボンディング層１６はエポキシ樹脂系接着材が使用
されたボンディング材によって形成されている。チップ
１７のアクティブエリア側の主面（以下、上面とす
る。）における周辺部には電極パッド１８が複数個、周
方向に間隔を置いて環状に整列されている。
【００２１】その後、ワイヤボンディング工程におい
て、図４に示されているように、チップ１７の電極パッ
ド１８と各信号用インナリード５、電源用インナリード
６およびグランド用インナリード７との間にワイヤが橋
絡される。
【００２２】図４に示されているように、電源用インナ
リード６およびグランド用インナリード７とチップ１７
の各電極パッド１８との間には短いワイヤ２０がワイヤ
ボンディングされ、各信号用インナリード５とチップ１
７の各電極パッド１８との間には長いワイヤ２１がワイ
ヤボンディングされる。この際、ワイヤボンディングの
作業能率を高めるために、短いワイヤ２０がチップ１７
の全周にわたってワイヤボンディングされた後に、長い
ワイヤ２１がチップ１７の全周にわたってワイヤボンデ
ィングされる。なお、本実施形態においては、短いワイ
ヤ２０はチップ１７および配線基板３のコーナ部におい
て電極パッド１８と電源用インナリード６およびグラン
ド用インナリード７との間にワイヤボンディングされ
る。
【００２３】ここで、この配線基板３について予め設定
されたチップよりも小さいチップ１７がボンディングさ
れた場合には、その小さいチップ１７の電極パッド１８
と信号用インナリード５との間隔が設計値よりも大きく
なるため、長いワイヤ２１の架橋長が設計値よりも長く
なってワイヤ曲がりやワイヤ倒れが起こり易くなる。ワ
イヤ曲がりやワイヤ倒れが起こると、隣合う長いワイヤ
２１、２１同士が短絡する可能性がある。
【００２４】そこで、本実施形態においては、長いワイ
ヤ２１の中間部を中間パッド８に中間ボンディングする
ことにより、長いワイヤ２１の架橋長を実質的に短くし
てワイヤ曲がりやワイヤ倒れが発生するのを防止してい
る。以下、本実施形態に係るワイヤボンディング方法を
図５によって説明する。
【００２５】図５（ａ）に示されているように、超音波
熱圧着式ボールボンディング装置のキャピラリー３１に
挿通されたワイヤ素材３２の先端部にはボール３３が形
成されており、このボール３３がチップ１７の電極パッ
ド１８にキャピラリー３１によって第一ボンディングさ
れる。すなわち、ボール３３は電極パッド１８にキャピ
ラリー３１によって押し付けられた状態で加熱および超
音波を印加されると、電極パッド１８に圧着（金属共晶
結合）された状態になる。
【００２６】ワイヤ素材３２の先端部のボール３３を電
極パッド１８に第一ボンディングさせた後に、キャピラ
リー３１はワイヤ素材３２を繰り出しながらチップ１７
および配線基板３に対してＸＹテーブルおよびボンディ
ングヘッド（いずれも図示せず）によって三次元移動さ
れ、図５（ｂ）に示されているように、長いワイヤ２１
のうちの電極パッド側ループ部２１ａを形成してワイヤ
素材３２の中間部３４を中間パッド８に押し付ける。
【００２７】続いて、キャピラリー３１はワイヤ素材３
２の中間部３４を中間パッド８に中間ボンディングす
る。すなわち、ワイヤ素材３２の中間部３４は中間パッ
ド８にキャピラリー３１によって押し付けられた状態で
加熱および超音波を印加されると、中間パッド８に圧着
された状態になる。
【００２８】図５（ｂ）に示されているように、この中
間ボンディングにより電極パッド１８と中間パッド８と
の間には長いワイヤ２１のうち電極パッド側ループ部２
１ａが形成された状態になる。ここで、中間パッド８は
信号用インナリード５と電極パッド１８とを結ぶ線分の
上であって、その線分の略中央位置に配置されているた
め、この電極パッド側ループ部２１ａの架橋長Ｌａは長
いワイヤ２１の全架橋長Ｌの約二分の一になっている。
【００２９】ワイヤ素材３２の中間部３４を中間パッド
８に中間ボンディングさせた後に、キャピラリー３１は
ワイヤ素材３２を繰り出しながら配線基板３に対してＸ
Ｙテーブルおよびボンディングヘッドによって三次元移
動され、図５（ｃ）に示されているように、長いワイヤ
２１のうちのインナリード側ループ部２１ｂを形成して
ワイヤ素材３２の後端部３５を信号用インナリード５に
押し付ける。
【００３０】続いて、キャピラリー３１はワイヤ素材３
２の後端部３５を信号用インナリード５に第二ボンディ
ングする。すなわち、ワイヤ素材３２の中間部３４は信
号用インナリード５にキャピラリー３１によって押し付
けられた状態で加熱および超音波を印加されると、信号
用インナリード５に圧着された状態になる。
【００３１】図５（ｃ）に示されているように、この第
二ボンディングにより中間パッド８と信号用インナリー
ド５との間には長いワイヤ２１のうちインナリード側ル
ープ部２１ｂが形成された状態になる。ここで、中間パ
ッド８は信号用インナリード５と電極パッド１８とを結
ぶ線分の上であって、その線分の略中央位置に配置され
ているため、このインナリード側ループ部２１ｂの架橋
長Ｌｂは長いワイヤ２１の全架橋長Ｌの約二分の一にな
っている。
【００３２】第二ボンディングが完了した後に、キャピ
ラリー３１はワイヤ素材３２をクランピングした状態で
ボンディングヘッドによって信号用インナリード５から
上昇されることにより、ワイヤ素材３２を第二ボンディ
ング部から切断する。
【００３３】以上のワイヤボンディング方法により、図
１、図２、図４および図５に示されている中間部が中間
パッド８に中間ボンディングされた長いワイヤ２１が、
チップ１７の電極パッド１８と配線基板３の信号用イン
ナリード５との間にワイヤボンディングされたことにな
る。
【００３４】以上のようにしてチップ１７の電極パッド
１８と配線基板３の信号用インナリード５との間にワイ
ヤボンディングされた長いワイヤ２１は中間部が中間パ
ッド８に中間ボンディングされているが、一本の状態に
なっているため、その電気的特性は中間ボンディングが
無い長いワイヤのそれと殆ど変わらない。そして、この
長いワイヤ２１の略中央部が中間パッド８に中間ボンデ
ィングされることによって、電極パッド側ループ部２１
ａの架橋長Ｌａおよびインナリード側ループ部２１ｂの
架橋長Ｌｂは長いワイヤ２１の全架橋長Ｌの約二分の一
にそれぞれ形成された状態になっているため、長いワイ
ヤ２１の架橋長は実質的に短く形成された状態になって
いる。その結果、長いワイヤ２１のワイヤ曲がりやワイ
ヤ倒れが発生するのは防止されることになる。
【００３５】その後、配線基板３のダム１２の内部に樹
脂封止体２２がポッティングレジンの充填によって成形
される。充填されたポッティングレジンはダム１２によ
ってせき止められるため、樹脂封止体２２は適正に成形
される。樹脂封止体２２によってチップ１７、ワイヤ２
０、２１等は樹脂封止された状態になる。
【００３６】以上のようにして樹脂封止体２２が成形さ
れた後に、配線基板３のバンプ用パッド１１には半田バ
ンプ２３が図１および図２に示されているように形成さ
れる。半田バンプ２３は半田材料が球状に形成された半
田ボールがバンプ用パッド１１に溶着されることによっ
て形成される。
【００３７】以上のように構成されたＢＧＡ・ＬＳＩ１
はプリント配線基板に半田バンプ２３側を向けられた状
態で当接され、半田バンプ２３群がリフロー半田付けさ
れることにより表面実装される。
【００３８】前記実施の形態によれば、次の効果が得ら
れる。
【００３９】1) チップの電極パッドと配線基板の信号
用インナリードとの間にワイヤボンディングされる長い
ワイヤの中間部を中間パッドに中間ボンディングするこ
とにより、長いワイヤを電極パッド側ループ部とインナ
リード側ループ部とに分割することができるため、長い
ワイヤの全架橋長を実質的に短く形成することができ
る。
【００４０】2) 前記1)により、長いワイヤのワイヤ曲
がりやワイヤ倒れが発生するのを防止することができる
ため、ワイヤ曲がりやワイヤ倒れによる長いワイヤ同士
の短絡不良の発生を未然に防止することができる。
【００４１】3) 前記2)により、同一の配線基板に大き
さの異なるチップを使用することができるため、新製品
の開発期間や納品期間の短縮および製造コストの低減を
図ることができる。
【００４２】4) チップの電極パッドと配線基板の信号
用インナリードとの間にワイヤボンディングされた長い
ワイヤは一本の状態になっているため、その電気的特性
を中間ボンディングが無い長いワイヤのそれと殆ど同等
に設定することができる。
【００４３】5) 中間パッドをチップの電極パッドと配
線基板の信号用インナリードとを結ぶ線分の略中央部に
配置することにより、長いワイヤの電極パッド側ループ
部の架橋長およびインナリード側ループ部の架橋長を長
いワイヤの全架橋長の約二分の一にそれぞれ設定するこ
とができるため、電極パッド側ループ部およびインナリ
ード側ループ部のワイヤ曲がりやワイヤ倒れを均等に防
止することができる。
【００４４】6) 中間パッドを電源用インナリードとグ
ランド用インナリードとの間に浮島形状に形成すること
により、配線基板のスペースを有効利用することができ
るため、配線基板の平面積の増大を防止することができ
る。
【００４５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４６】例えば、中間パッドは電極パッドと信号用
インナリードとを結ぶ線分の略中央部に配置するに限ら
ず、電極パッド側および信号用インナリード側のいずれ
かにずらしてもよい。すなわち、電極パッドと中間パッ
ドとを結ぶ線分の長さＬａと中間パッドと信号用インナ
リードとを結ぶ線分の長さＬｂとの比「Ｌａ対Ｌｂ」
は、「１対１」に設定するに限らず、「１対２」や「２
対１」等に設定してもよい。
【００４７】中間ボンディングを実施して架橋長を実質
的に短くするワイヤは、電極パッドと信号用インナリー
ドとの間に橋絡されるワイヤに限らず、電極パッドと電
源用インナリードおよびグランド用インナリードとの間
にそれぞれ橋絡されるワイヤであってもよい。
【００４８】ワイヤボンディングは超音波熱圧着式ボー
ルボンディング装置によって実行するに限らず、熱圧着
式ボールボンディング装置や超音波圧着式ウエッジボン
ディング装置等によって実行してもよい。
【００４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
【００５０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５１】ワイヤの中間部を中間パッドに中間ボンデ
ィングすることにより、ワイヤの全架橋長を実質的に短
く形成することができるため、ワイヤ曲がりやワイヤ倒
れが発生するのを防止することができ、ワイヤ曲がりや
ワイヤ倒れによるワイヤ同士の短絡不良の発生を未然に
防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＢＧＡ・ＬＳＩのワ
イヤボンディング部を示す一部省略正面断面図である。
【図２】そのＢＧＡ・ＬＳＩを示しており、（ａ）は一
部切断平面図、（ｂ）は一部切断正面図である。
【図３】本発明の一実施形態であるＢＧＡ・ＬＳＩの製
造方法に使用される配線基板を示しており、（ａ）は一
部省略平面図、（ｂ）は一部省略正面断面図である。
【図４】同じくワイヤボンディング工程後を示してお
り、（ａ）は一部省略平面図、（ｂ）は一部省略正面断
面図である。
【図５】ワイヤボンディング方法を説明するための各一
部切断正面図である。
【符号の説明】
１…ＢＧＡ・ＬＳＩ（半導体装置）、２…組立体、３…
配線基板、４…コア、５…信号用インナリード、６…電
源用インナリード、７…グランド用インナリード、８…
中間パッド、９…ソルダレジスト膜、１０…スルーホー
ル、１１…バンプ用パッド、１２…ダム、１３…接着材
層、１４…ヒートシンク、１５…キャビティー、１６…
ボンディング層、１７…チップ（半導体チップ）、１８
…電極パッド、２０…短いワイヤ、２１…長いワイヤ、
２１ａ…電極パッド側ループ部、２１ｂ…インナリード
側ループ部、２２…樹脂封止体、２３…半田バンプ、３
１…キャピラリー、３２…ワイヤ素材、３３…ボール、
３４…中間部、３５…後端部。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの電極パッドとインナリー
    ドとを電気的に接続したワイヤの中間部が電気的に独立
    した中間パッドにボンディングされていることを特徴と
    する半導体装置。
  2. 【請求項２】 前記ワイヤの前記電極パッドから前記中
    間パッド迄の長さと、前記ワイヤの前記中間パッドから
    前記インナリード迄の長さとが実質的に等しく設定され
    ていることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記中間パッドが配線基板に配設されて
    いることを特徴とする請求項１または２に記載の半導体
    装置。
  4. 【請求項４】 前記中間パッドが電源用インナリードと
    グランド用インナリードとの間に浮島形状に形成されて
    いることを特徴とする請求項１、２または３に記載の半
    導体装置。
  5. 【請求項５】 半導体チップの電極パッドとインナリー
    ドとを電気的に接続するワイヤの中間部を電気的に独立
    した中間パッドにボンディングすることを特徴とする半
    導体装置の製造方法。
  6. 【請求項６】 前記ワイヤが前記電極パッドに第一ボン
    ディングされた後に、このワイヤの中間部が前記電極パ
    ッドに中間ボンディングされ、続いて、このワイヤの他
    端が前記インナリードに第二ボンディングされることを
    特徴とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記インナリードが敷設された配線基板
    に前記中間パッドを形成しておき、この配線基板に前記
    半導体チップをボンディングすることを特徴とする請求
    項５または６に記載の半導体装置の製造方法。
  8. 【請求項８】 前記ワイヤが超音波熱圧着式ボールボン
    ディング方法によってボンディングされることを特徴と
    する請求項５、６または７に記載の半導体装置の製造方
    法。
JP31209699A 1999-11-02 1999-11-02 半導体装置およびその製造方法 Pending JP2001135668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31209699A JP2001135668A (ja) 1999-11-02 1999-11-02 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31209699A JP2001135668A (ja) 1999-11-02 1999-11-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001135668A true JP2001135668A (ja) 2001-05-18

Family

ID=18025200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31209699A Pending JP2001135668A (ja) 1999-11-02 1999-11-02 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001135668A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026529A (ja) * 2003-07-04 2005-01-27 Cmk Corp 回路定数調整機能を備えた多層プリント配線板
JP2007248064A (ja) * 2006-03-13 2007-09-27 Japan Electronic Materials Corp 半導体素子検査装置
JP2014513870A (ja) * 2011-05-18 2014-06-05 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッド ウォータフォール・ワイヤボンディング

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026529A (ja) * 2003-07-04 2005-01-27 Cmk Corp 回路定数調整機能を備えた多層プリント配線板
JP2007248064A (ja) * 2006-03-13 2007-09-27 Japan Electronic Materials Corp 半導体素子検査装置
JP2014513870A (ja) * 2011-05-18 2014-06-05 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッド ウォータフォール・ワイヤボンディング
US9704797B2 (en) 2011-05-18 2017-07-11 Sandisk Information Technology (Shanghai) Co., Ltd. Waterfall wire bonding
CN108269792A (zh) * 2011-05-18 2018-07-10 晟碟半导体（上海）有限公司 瀑布引线键合

Similar Documents

Publication Publication Date Title
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
JP2882784B2 (ja) Ｂｇａ半導体パッケージの製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2005183923A (ja) 半導体装置およびその製造方法
JP2738568B2 (ja) 半導体チップモジュール
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6054772A (en) Chip sized package
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
JP2001156251A (ja) 半導体装置
US6849952B2 (en) Semiconductor device and its manufacturing method
JPH0855875A (ja) 半導体装置
JP2001135668A (ja) 半導体装置およびその製造方法
TW200845322A (en) Package structure and manufacturing method thereof
JPH0322544A (ja) 半導体装置
KR20040037561A (ko) 반도체패키지
JPH06349973A (ja) 樹脂封止型半導体装置
JP2002026239A (ja) 半導体装置およびその製造方法
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100473336B1 (ko) 반도체패키지
JPH02181956A (ja) 半導体装置
JPH0851180A (ja) 半導体装置
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_