JP2007248064A - 半導体素子検査装置 - Google Patents

半導体素子検査装置 Download PDF

Info

Publication number
JP2007248064A
JP2007248064A JP2006068050A JP2006068050A JP2007248064A JP 2007248064 A JP2007248064 A JP 2007248064A JP 2006068050 A JP2006068050 A JP 2006068050A JP 2006068050 A JP2006068050 A JP 2006068050A JP 2007248064 A JP2007248064 A JP 2007248064A
Authority
JP
Japan
Prior art keywords
pad
probe
bonding pad
pads
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006068050A
Other languages
English (en)
Inventor
Kazumichi Machida
一道 町田
Yasuhiro Tejima
康博 手嶋
Koji Okura
宏司 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SERUKO KK
Japan Electronic Materials Corp
Original Assignee
SERUKO KK
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SERUKO KK, Japan Electronic Materials Corp filed Critical SERUKO KK
Priority to JP2006068050A priority Critical patent/JP2007248064A/ja
Publication of JP2007248064A publication Critical patent/JP2007248064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】多層化配線をよりシンプルに且つ優れた電気性能を得ることができる半導体素子検査装置を提供する。
【解決手段】プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドを導電線により接続し、上記導電線によりボンディングパッド間を空中配線する。
【選択図】図１

Description

本発明は、半導体ウエハに設けられた半導体素子を検査する際に使用されるプローブカードあるいは電気部品として完成された半導体素子を検査する際に使用される電気部品用ソケットなどの半導体素子検査装置に関するもので、特に半導体素子に接触されるプローブから出力側への配線構造に関するものである。
近年、モバイル機器を中心として、小型化・軽量化が進んでおり、それに伴い、半導体素子の高集積化が急激に進んでいる。高集積化により電極パッドの狭ピッチ化が進み、半導体素子の測定に用いるプローブカードやソケットにも狭ピッチプローブや多ピンプローブが求められている。
このような狭ピッチ化に対応するために従来のプローブカードやソケットにおいては、基板の多層化と貫通電極の併用にて対応していた。
上述のように狭ピッチプローブや多ピンプローブからの配線引き回しにおいては、電源・グランド強化および抵抗低減といった課題が伴う。
また、従来のプローブカードにおける基板の多層化と貫通電極の併用では、配線引き回しが複雑になり、信頼性低下や歩留まりの悪化を招き、また汎用性の点でも不利になるという問題点がある。
本発明は、従来の半導体素子検査装置の有する問題点を解決するために、多層化配線をよりシンプルにし、且つ優れた電気性能を得ることができる半導体素子検査装置を提供する。
本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドを導電線により接続し、上記導電線によりボンディングパッド間を空中配線することを特徴とする。
また、本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記パッド間を各々導電線により接続し、上記導電線により上記パッド間を空中配線することを特徴とする。
あるいは、本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記プローブに接続された上記第１のボンディングパッドと入力側あるいは出力側の上記第２のボンディングパッドを１本の導電線により接続し、１本の導電線をその中間部で上記中間パッドに接続させ、上記１本の導電線により各パッド間を空中配線することを特徴とする。
また、上記導電線が互いに立体交差していることが好ましい。
さらに、上記導電線がウェッジボンド、リボンボンド、ボールボンドのいずれで各パッドに接続されていることが好ましい。
本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドを導電線により接続し、上記導電線によりボンディングパッド間を空中配線することにより、基板上の配線がシンプルになり、優れた電気性能を得ることができる。
また、本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記パッド間を各々導電線により接続し、上記導電線により上記パッド間を空中配線することにより、中間パッドを利用してパッド間の距離を自由に調節可能となる。
あるいは、本発明の半導体素子検査装置は、プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記プローブに接続された上記第１のボンディングパッドと入力側あるいは出力側の上記第２のボンディングパッドを１本の導電線により接続し、上記１本の導電線をその中間部で上記中間パッドに接続させ、上記１本の導電線により各パッド間を空中配線することにより、サブ基板上のパッド間の距離が離れている場合でも、確実な電気的接続を確保することができる。
上記導電線が互いに立体交差していることにより、自由な配線のレイアウトが可能となる。
上記導電線がウェッジボンド、リボンボンド、ボールボンドのいずれで各パッドに接続されていることにより、より簡単で確実な配線が可能となる。
本発明を実施するための最良の形態
以下に図を用いて本発明の半導体素子検査装置について詳しく説明する。
図１は導電線を用いてパッド間を接続した半導体素子検査装置の一例であるプローブカードＡを示す概略図である。本実施形態では導電線としてＡｕワイヤ７を用いているが、特にこれに限定するものではなく他の導電線を用いてもよい。
本実施形態におけるプローブカードＡの基板はサブ基板１とメイン基板２からなり、サブ基板１にプローブ６が装着されている。プローブ６はサブ基板１に設けられた第１のボンディングパッド３、第２のボンディングパッド４およびメイン基板２に設けられた第３のボンディングパッド５および各パッドを接続するＡｕワイヤ７によりメイン基板２と電気的に接続され、各パッド間をＡｕワイヤ７により空中配線する。
第１のボンディングパッド３はプローブ６の近くに配置され、プローブ６と電気的に接続されており、入力側あるいは出力側の第２のボンディングパッド４はメイン基板２に近い位置に配置されている。第１のボンディングパッド３と第２のボンディングパッド４をＡｕワイヤ７により電気的に接続し、空中配線を行う。第３のボンディングパッド５はメイン基板２上に設置され、上記第２のボンディングパッド４とＡｕワイヤ７により電気的に接続されて空中配線により外部へと引き出される。これにより、プローブ６がメイン基板２と電気的に接続される。
上記Ａｕワイヤ７は、図１の左側２列の配線のようにボールボンドによって各パッドに接続される。又は図１の右側２列の配線のようにウェッジボンドまたはリボンボンドによるＡｕワイヤ７を各パッドに接続してもよい。
このように、Ａｕワイヤ７を、ボールボンド、ウェッジボンド、リボンボンドにより各パッドに接続することにより確実な接続を行い、優れた電気的性能を確保することができる。
第２のボンディングパッド４は図１の左から２列目および一番右側の配線に示すように、分割されたパッドでもよく、その間は基板上にプリントした配線により接続する。
図２は１本のＡｕワイヤ８で複数のパッドを接続した場合のプローブカードＡを示す概略図である。図２のサブ基板１には第１のボンディングパッド３と第２のボンディングパッド４の間に中間パッド９が設けられている。
パッド３，４および中間パッド９を１本のＡｕワイヤ８により接続する。上記Ａｕワイヤ８の両端を上記パッド３および上記パッド４に接続し、上記Ａｕワイヤ８の中間部を上記中間パッド９に接続する。これにより、１本のＡｕワイヤにより３個のパッドが接続可能となる。そして、１本のワイヤで各パッド間は空中配線される。この際、上記Ａｕワイヤ８はウェッジボンドまたはリボンボンドにより各パッドに接続される。
サブ基板１上のパッド４とメイン基板２上のパッド５は図１の配線方法と同様にＡｕワイヤ７にて接続する。上記Ａｕワイヤ７は、図２の左側２列の配線のようにボールボンドによる接続、または図１の左側２列の配線のようにウェッジボンドまたはリボンボンドによる接続を行う。
このように、１本のＡｕワイヤ８で複数のパッドを接続することにより、部品点数が少なくなるので、中間パッド９を用いても確実な電気的接続が可能となり、パッド３とパッド４との距離がある場合でも対応可能となる。
図３に示す配線方法は、中間パッド９を利用して配線の方向を変え、Ａｕワイヤ同士を立体交差させた場合のプローブカードＡの概略図である。
図３の右から２列目の配線は、第１のボンディングパッド３、第２のボンディングパッド４および中間パッド９を２本のＡｕワイヤ７により接続している。この中間パッド９から横方向の配線を引き出すためにさらに第４のボンディングパッド１０を設けている。
上記パッド１０と上記中間パッド９を上記Ａｕワイヤ７により接続し、空中配線を行う。このとき、上記Ａｕワイヤ７は一番右側の配線と交差する。一番右側の配線はパッド３，４および中間パッド９を接続するＡｕワイヤ８であり、上記Ａｕワイヤ８と、中間パッド９とパッド１０を接続している上記Ａｕワイヤ７が立体交差する。
このように、導電線によって各パッド間を空中配線し、中間パッドを利用することにより、配線同士を立体交差させ、横方向へと配線の方向を変えることも可能となる。
以上に述べたように、本発明の半導体素子検査装置は、導電線による空中配線が可能となることにより、多層化配線をシンプルにすることができ、かつ優れた電気的性能を得ることができる。
また、空中配線された導電線と中間パッドを利用することにより、様々な配線のレイアウトにも柔軟に対応可能となる。
導電線を用いた半導体素子検査装置の一例であるプローブカードＡを示す概略図である。 １本の導電線で複数のパッドを接続した場合のプローブカードＡを示す概略図である。 中間パッドを利用して配線の方向を変え、立体交差させた場合のプローブカードＡを示す概略図である。
符号の説明
１ サブ基板
２ メイン基板
３ 第１のボンディングパッド
４ 第２のボンディングパッド
５ 第３のボンディングパッド
６ プローブ
７ Ａｕワイヤ
８ Ａｕワイヤ
９ 中間パッド
１０ 第４のボンディングパッド

Claims (5)

  1. プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドを導電線により接続し、上記導電線によりボンディングパッド間を空中配線することを特徴とする半導体素子検査装置。
  2. プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記パッド間を各々導電線により接続し、上記導電線により上記パッド間を空中配線することを特徴とする半導体素子検査装置。
  3. プローブが実装された基板上に設けられた、上記プローブに接続された第１のボンディングパッドと、入力側あるいは出力側の第２のボンディングパッドの間に中間パッドを設け、上記プローブに接続された上記第１のボンディングパッドと入力側あるいは出力側の上記第２のボンディングパッドを１本の導電線により接続し、１本の上記導電線をその中間部で上記中間パッドに接続させ、上記１本の導電線により各パッド間を空中配線することを特徴とする半導体素子検査装置。
  4. 上記導電線が互いに立体交差していることを特徴とする請求項１から３のいずれかに記載の半導体素子検査装置。
  5. 上記導電線がウェッジボンド、リボンボンド、ボールボンドのいずれで上記各パッドに接続されていることを特徴とする請求項１から４のいずれかに記載の半導体素子検査装置。

JP2006068050A 2006-03-13 2006-03-13 半導体素子検査装置 Pending JP2007248064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068050A JP2007248064A (ja) 2006-03-13 2006-03-13 半導体素子検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068050A JP2007248064A (ja) 2006-03-13 2006-03-13 半導体素子検査装置

Publications (1)

Publication Number Publication Date
JP2007248064A true JP2007248064A (ja) 2007-09-27

Family

ID=38592562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068050A Pending JP2007248064A (ja) 2006-03-13 2006-03-13 半導体素子検査装置

Country Status (1)

Country Link
JP (1) JP2007248064A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472626U (ja) * 1990-11-05 1992-06-26
JP2001135668A (ja) * 1999-11-02 2001-05-18 Hitachi Ltd 半導体装置およびその製造方法
JP2004309441A (ja) * 2003-02-18 2004-11-04 Yamaha Corp プローブヘッド及びその組立方法並びにプローブカード
JP2005518105A (ja) * 2002-02-19 2005-06-16 株式会社アドバンテスト シリコンフィンガーコンタクタを有するコンタクトストラクチャ
US20060040417A1 (en) * 2004-08-19 2006-02-23 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472626U (ja) * 1990-11-05 1992-06-26
JP2001135668A (ja) * 1999-11-02 2001-05-18 Hitachi Ltd 半導体装置およびその製造方法
JP2005518105A (ja) * 2002-02-19 2005-06-16 株式会社アドバンテスト シリコンフィンガーコンタクタを有するコンタクトストラクチャ
JP2004309441A (ja) * 2003-02-18 2004-11-04 Yamaha Corp プローブヘッド及びその組立方法並びにプローブカード
US20060040417A1 (en) * 2004-08-19 2006-02-23 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion

Similar Documents

Publication Publication Date Title
JP4452627B2 (ja) 集積回路アセンブリ
JP5497266B2 (ja) 半導体モジュール、基板および配線方法
TW201639113A (zh) 半導體裝置
US10426034B2 (en) Circuit substrate module and flexible display device
US8115321B2 (en) Separate probe and bond regions of an integrated circuit
CN104701282B (zh) 芯片、芯片封装和管芯
JP5041275B2 (ja) 電気信号接続用座標変換装置
TWI343107B (en) Flat display and chip bonding pad
TWI730489B (zh) 電路板及應用其的電子裝置
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
JP2010093018A (ja) 配線基板
US7282795B2 (en) Modifying a semiconductor device to provide electrical parameter monitoring
JP4343124B2 (ja) 半導体装置
JP2007248064A (ja) 半導体素子検査装置
US11069586B2 (en) Chip-on-film package
JP2010134078A5 (ja)
US9245828B2 (en) High speed signal conditioning package
US8217521B2 (en) Hardwired switch of die stack and operating method of hardwired switch
JP2007248322A (ja) プローブカード
KR20170135601A (ko) 칩이 실장된 인쇄 회로 필름 및 이를 포함하는 표시장치
US20060237226A1 (en) Multilayer printed wiring board
JP4876655B2 (ja) 実装構造体および電子機器
KR102262277B1 (ko) 인터페이스 필름 및 이를 구비하는 인터페이스 필름 조립체
JP4256605B2 (ja) モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法
KR101469114B1 (ko) 테스트 신호를 이용한 검사 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712