JP2005026529A - 回路定数調整機能を備えた多層プリント配線板 - Google Patents
回路定数調整機能を備えた多層プリント配線板 Download PDFInfo
- Publication number
- JP2005026529A JP2005026529A JP2003191593A JP2003191593A JP2005026529A JP 2005026529 A JP2005026529 A JP 2005026529A JP 2003191593 A JP2003191593 A JP 2003191593A JP 2003191593 A JP2003191593 A JP 2003191593A JP 2005026529 A JP2005026529 A JP 2005026529A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- printed wiring
- wiring board
- multilayer printed
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】精度の高い回路定数調整を容易に行うことができるコンデンサを内蔵した多層プリント配線板の提供。
【解決手段】内蔵コンデンサの電極を、一方の外層面に設けた第一パッドに引出した。
【選択図】 図1
【解決手段】内蔵コンデンサの電極を、一方の外層面に設けた第一パッドに引出した。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、内層にコンデンサを備えた多層プリント配線板に関し、特に回路定数調整を容易に行うことができる多層プリント配線板に関する。
【0002】
【従来の技術】
電子部品の高密度実装化(或いは、外層の部品実装点数削減等)や、外層に搭載されるICチップとの距離を最短にする等の目的で、内層にコンデンサを内蔵するようにした多層プリント配線板が知られている。
【0003】
コンデンサを内蔵する多層プリント配線板としては、チップコンデンサを内蔵するものと、誘電体層の表裏に配線パターンを形成した積層コンデンサを内蔵するものとがあるが、近年、コンデンサの配置自由度、製造容易性、薄型化等の観点から、後者の構成が見直されてきており、当該構成例としては、図9に示した如き構成の積層コンデンサが既に知られている(例えば、特許文献1参照)。
【0004】
すなわち、当該積層コンデンサは、誘電体フィラーと樹脂とを混合した誘電体層1と、当該誘電体層1の両面にエッチング形成された電極2と、当該電極2が対向する部分に形成された積層コンデンサ3とから概略構成されている。
【0005】
このような積層コンデンサを内蔵することにより、目的(数、位置、容量値等)とするコンデンサを内蔵した多層プリント配線板を容易に得ることができる。
【0006】
ところで、このような多層プリント配線板に、電子部品を実装して回路を形成した際に、所望の回路特性が得られない場合、或いは、製品に変更が入った場合などに、回路定数を調整する作業が必要となってくるが、このような、回路定数の調整手段を備えた多層プリント配線板の例としては、次の如き構成の多層プリント配線板が既に知られている(例えば、特許文献2参照)。
【0007】
すなわち、多層プリント配線板の内層に、コンデンサやインダクタ等の電子部品を予め形成しておき、当該多層プリント配線板の外層に、当該電子部品と接続された複数の外層パッドを設けておく。そして、これら複数の外層パッドの内、選択された当該外層パッド間をワイヤ等で接続することによって、最適な回路定数に調整するというものである。
【0008】
【特許文献1】
特開平5−7063号公報
【特許文献2】
特開2001−291958号公報
【0009】
【発明が解決しようとする課題】
しかし、上記構成の多層プリント配線板では、予め内層に形成されたコンデンサ等の電子部品を選択して、回路定数調整を行う構成となっているため、調整範囲が制限され、制度の高い調整が困難であるという不具合があった。
【0010】
本発明は、上記不具合に鑑みてなされたもので、その目的とするところは、内層にコンデンサを内蔵した多層プリント配線板において、回路定数調整を行う際に、その調整範囲が制限されることなく、精度の高い調整を容易に行うことができる回路定数調整手段を備えた多層プリント配線板を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成すべく請求項1に係る本発明は、コンデンサを内蔵した多層プリント配線板であって、当該コンデンサの電極が、一方の外層面に設けた第一パッドに引出されていることを特徴とする。
【0012】
これにより、内蔵コンデンサにチップ部品(R、L、C)を接続することによって、定数調整を行うことができ、また、内層に設けられたコンデンサの容量測定、良否判定が部品実装前に容易に行うことができるため、歩留まりを向上することができる。
【0013】
また、請求項2に係る本発明は、前記一方の外層面に浮島状の第二パッドを設けたことを特徴とする。
【0014】
これにより、内蔵されたコンデンサに対して、直列又は並列にチップ部品を接続することができ、定数調整の幅を広くすることができる。
【0015】
また、請求項3に係る本発明は、前記内蔵されたコンデンサに接続されないグランド層及び電源層が、当該一方の外層面に設けた第三パッドに引出されていることを特徴とする。
【0016】
これにより、ゼロΩ抵抗等を用いて、電源層やグランド層に、当該内蔵されたコンデンサを接続することができる。
【0017】
また、請求項4に係る本発明は、前記パッドが、実装されるチップ部品に対応した寸法、及び間隔で配置されていることを特徴とする。
【0018】
これにより、各パッド間を接続する余分な配線が不要になるため、外層の高密度実装化に対応することができる。
【0019】
また、請求項5に係る本発明は、前記コンデンサが、内層に誘電体層を積層した積層コンデンサであることを特徴とする。
【0020】
これにより、多層プリント配線板のより薄型化が可能となると共に、コンデンサの配置自由度や層間の密着性等をより優れたものとすることができる。
【0021】
【発明の実施の形態】
以下本発明多層プリント配線板の実施の形態を、図1から図3を用いて説明する。
【0022】
図1は本発明多層プリント配線板Pの概略断面説明図で、誘電体層1と、当該誘電体層1の両面にエッチング形成された電極2と、当該電極2が対向する部分に形成された積層コンデンサ3と、当該電極2を一方の外層面5に引出すビアホール4とを備えている。尚、符号12はソルダーレジストを示している。
【0023】
図2は、図1に示した多層プリント配線板Pの一方の外層面5側から見た概略平面説明図で、回路定数の調整用パッド群7を3個所配置した例を示しており、図3に、当該調整用パッド群7の1個所分の概略拡大平面説明図を例示した。
【0024】
ここで、各パッドについて、図3を用いて説明する。
【0025】
8A、8Bは積層コンデンサ3から一方の外層面5に引出された第一パッド、また9A、9B、10A、10Bはどこにも接続されていない浮島状の第二パッド、また11A、11Bは当該積層コンデンサ3とは接続されていない、グランド層と電源層に接続された第三パッドであり、それぞれソルダーレジスト12により、分割パッド8a、8b、9a、9b、10a、10b、11a、11bに分割されている。尚、図3においては、浮島状の第二パッド9A、9Bから配線が引出されている状態(IN、OUT)を図示しているが、これは、図示しない高周波信号の入出力パッド近傍に、第二パッド9A、9B等と同様のパッドが形成されていると仮定して図示したものであり、当該高周波信号の入出力パッドが調整用パッド群7内に、同様な寸法及び間隔で配置されている場合は不要なものである(すなわち、9A、9Bは、10A、10Bと同形状のパッドとなる)。
【0026】
当該分割パッドは、回路定数調整のために実装されるチップ部品の寸法、及び間隔で配置されている。例えば、8a−8b間、8a−9a間はちょうどチップ部品が実装できるように配置されている。
【0027】
続いて、回路定数の調整用パッド群7の使用例について、図4から図8を用いて簡単に説明する。尚、ここで説明する例としては、図示しない入出力パッドが、調整用パッド群7内に同様な寸法、及び間隔で配置されているものと仮定して説明する。
【0028】
<使用例1>
入出力パッド間に積層コンデンサ3のみを接続したい場合には、入力側パッド−9a間、8a−9a間、出力側パッド−9b間、8b−9b間に、ゼロΩ抵抗を接続する(図4の等価回路参照)。
【0029】
<使用例2>
積層コンデンサ3の容量値を増やしたい場合には、上記使用例1の接続の他に、例えば、8a−8b間にチップコンデンサを接続する(図5の等価回路参照)。また、この他に入出力パッド間、9a−9b間等にも接続することができる。
【0030】
<使用例3>
積層コンデンサ3でノイズをGNDに落としたい場合には、入力側パッド−9a間、8a−9a間、入出力パッド間、8b−10b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続する(図6の等価回路参照)。
【0031】
<使用例4>
上記使用例1の応用として、積層コンデンサ3とチップ抵抗で、1次積分型CRフィルタ(LPF(ローパスフィルタ)として動作)を形成した場合には、入力側パッド−9a間、8a−9a間、出力側パッド−9b間、8b−9b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続し、8b−10b間にチップ抵抗を接続する(図7の等価回路参照)。また、この他に8a−8b間にチップコンデンサを接続したり、入力側パッド−9a間、及び8a−9a間に設けられたゼロΩ抵抗の代わりにチップコンデンサを接続して、容量値の加減調整を行うことができ、更に、10a−10b間、10a−11a間に接続したゼロΩ抵抗の代わりにチップ抵抗を接続して、抵抗値調整を行うこともできる。
【0032】
<使用例5>
上記使用例3の応用として、積層コンデンサ3とチップ抵抗で、1次微分型RCフィルタ(HPF(ハイパスフィルタ)として動作)を形成したい場合には、入力側パッド−9a間にチップ抵抗を接続し、8a−9a間、9a−9b間、出力側パッド−9b間、8b−10b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続する(図8の等価回路参照)。また、使用例4で示したのと同様に、8a−8b間にチップコンデンサを接続したり、上記8b−10b間、10a−10b間、10a−11a間に設けたゼロΩ抵抗の代わりにチップコンデンサを接続したりして、容量値の加減調整を行うことも可能である。
【0033】
上記使用例1から5のように各パッド間にチップ部品を実装し、その組み合わせによって、所望とするフィルタ(例えば、BPF(バンドパスフィルタ)、BEF(バンドエリミネートフィルタ)等)を容易に形成できるため、回路定数調整を容易に行うことができる。
【0034】
本発明の実施の形態において、1個所の調整用パッド群7として、8個(4組)のパッドを設けるようにしたが、形成するパッドの数としてはこの限りでなく、状況によって、その都度調整することができ、また、形状としても今回の形態に限定されるものではなく、回路定数調整の際に、チップ部品が容易に実装できる形状であれば、どのような形状でも構わない。
【0035】
また、各調整用パッド群7を、チップ部品の寸法に合わせて複数隣接形成することにより、当該調整用パッド群7同士を組み合わせて、より幅の広い回路定数調整を行うことも可能である。
【0036】
本発明を説明するにあたって、2層の積層コンデンサを内蔵した4層のプリント配線板を例にして説明したが、層数はこの限りでなく、積層コンデンサ及び多層プリント配線板とも所望の層数とすることができる。また、積層コンデンサの電極を外層に引出す手段として、フィルドビアを用いて説明したが、貫通スルーホールや通常のブラインドバイアホールで引出すことも可能である。
【0037】
更に、本発明を説明するにあたって積層コンデンサを内蔵した例を用いて説明したが、チップコンデンサを内蔵した場合においても、本発明の回路定数調整手段は有効に作用する。
【0038】
【発明の効果】
内層にコンデンサを内蔵した多層プリント配線板を本発明の構成とすることにより、精度の高い回路定数調整を容易に行うことができる。また、内蔵コンデンサの電極を外層に引き回した構成としたため、容量測定、良否判定が部品実装前に容易に行うことができ、その結果、歩留まりを向上することができる。
【図面の簡単な説明】
【図1】本発明多層プリント配線板の概略断面説明図。
【図2】回路定数調整用パッド群の配置例を示す概略平面説明図。
【図3】回路定数の調整用パッド群内の1個所分のパッド群を示す概略拡大平面説明図。
【図4】使用例1の等価回路
【図5】使用例2の等価回路
【図6】使用例3の等価回路
【図7】使用例4の等価回路
【図8】使用例5の等価回路
【図9】従来の積層コンデンサの概略断面説明図。
【符号の説明】
1:誘電体層
2:電極
3:積層コンデンサ
4:ビアホール
5:一方の外層面
7:調整用パッド群
8A、8B:第一パッド
9A、9B、10A、10B:第二パッド
11A、11B:第三パッド
8a、8b、9a、9b、10a、10b、11a、11b:分割パッド
12:ソルダーレジスト
P:多層プリント配線板
【発明の属する技術分野】
本発明は、内層にコンデンサを備えた多層プリント配線板に関し、特に回路定数調整を容易に行うことができる多層プリント配線板に関する。
【0002】
【従来の技術】
電子部品の高密度実装化(或いは、外層の部品実装点数削減等)や、外層に搭載されるICチップとの距離を最短にする等の目的で、内層にコンデンサを内蔵するようにした多層プリント配線板が知られている。
【0003】
コンデンサを内蔵する多層プリント配線板としては、チップコンデンサを内蔵するものと、誘電体層の表裏に配線パターンを形成した積層コンデンサを内蔵するものとがあるが、近年、コンデンサの配置自由度、製造容易性、薄型化等の観点から、後者の構成が見直されてきており、当該構成例としては、図9に示した如き構成の積層コンデンサが既に知られている(例えば、特許文献1参照)。
【0004】
すなわち、当該積層コンデンサは、誘電体フィラーと樹脂とを混合した誘電体層1と、当該誘電体層1の両面にエッチング形成された電極2と、当該電極2が対向する部分に形成された積層コンデンサ3とから概略構成されている。
【0005】
このような積層コンデンサを内蔵することにより、目的(数、位置、容量値等)とするコンデンサを内蔵した多層プリント配線板を容易に得ることができる。
【0006】
ところで、このような多層プリント配線板に、電子部品を実装して回路を形成した際に、所望の回路特性が得られない場合、或いは、製品に変更が入った場合などに、回路定数を調整する作業が必要となってくるが、このような、回路定数の調整手段を備えた多層プリント配線板の例としては、次の如き構成の多層プリント配線板が既に知られている(例えば、特許文献2参照)。
【0007】
すなわち、多層プリント配線板の内層に、コンデンサやインダクタ等の電子部品を予め形成しておき、当該多層プリント配線板の外層に、当該電子部品と接続された複数の外層パッドを設けておく。そして、これら複数の外層パッドの内、選択された当該外層パッド間をワイヤ等で接続することによって、最適な回路定数に調整するというものである。
【0008】
【特許文献1】
特開平5−7063号公報
【特許文献2】
特開2001−291958号公報
【0009】
【発明が解決しようとする課題】
しかし、上記構成の多層プリント配線板では、予め内層に形成されたコンデンサ等の電子部品を選択して、回路定数調整を行う構成となっているため、調整範囲が制限され、制度の高い調整が困難であるという不具合があった。
【0010】
本発明は、上記不具合に鑑みてなされたもので、その目的とするところは、内層にコンデンサを内蔵した多層プリント配線板において、回路定数調整を行う際に、その調整範囲が制限されることなく、精度の高い調整を容易に行うことができる回路定数調整手段を備えた多層プリント配線板を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成すべく請求項1に係る本発明は、コンデンサを内蔵した多層プリント配線板であって、当該コンデンサの電極が、一方の外層面に設けた第一パッドに引出されていることを特徴とする。
【0012】
これにより、内蔵コンデンサにチップ部品(R、L、C)を接続することによって、定数調整を行うことができ、また、内層に設けられたコンデンサの容量測定、良否判定が部品実装前に容易に行うことができるため、歩留まりを向上することができる。
【0013】
また、請求項2に係る本発明は、前記一方の外層面に浮島状の第二パッドを設けたことを特徴とする。
【0014】
これにより、内蔵されたコンデンサに対して、直列又は並列にチップ部品を接続することができ、定数調整の幅を広くすることができる。
【0015】
また、請求項3に係る本発明は、前記内蔵されたコンデンサに接続されないグランド層及び電源層が、当該一方の外層面に設けた第三パッドに引出されていることを特徴とする。
【0016】
これにより、ゼロΩ抵抗等を用いて、電源層やグランド層に、当該内蔵されたコンデンサを接続することができる。
【0017】
また、請求項4に係る本発明は、前記パッドが、実装されるチップ部品に対応した寸法、及び間隔で配置されていることを特徴とする。
【0018】
これにより、各パッド間を接続する余分な配線が不要になるため、外層の高密度実装化に対応することができる。
【0019】
また、請求項5に係る本発明は、前記コンデンサが、内層に誘電体層を積層した積層コンデンサであることを特徴とする。
【0020】
これにより、多層プリント配線板のより薄型化が可能となると共に、コンデンサの配置自由度や層間の密着性等をより優れたものとすることができる。
【0021】
【発明の実施の形態】
以下本発明多層プリント配線板の実施の形態を、図1から図3を用いて説明する。
【0022】
図1は本発明多層プリント配線板Pの概略断面説明図で、誘電体層1と、当該誘電体層1の両面にエッチング形成された電極2と、当該電極2が対向する部分に形成された積層コンデンサ3と、当該電極2を一方の外層面5に引出すビアホール4とを備えている。尚、符号12はソルダーレジストを示している。
【0023】
図2は、図1に示した多層プリント配線板Pの一方の外層面5側から見た概略平面説明図で、回路定数の調整用パッド群7を3個所配置した例を示しており、図3に、当該調整用パッド群7の1個所分の概略拡大平面説明図を例示した。
【0024】
ここで、各パッドについて、図3を用いて説明する。
【0025】
8A、8Bは積層コンデンサ3から一方の外層面5に引出された第一パッド、また9A、9B、10A、10Bはどこにも接続されていない浮島状の第二パッド、また11A、11Bは当該積層コンデンサ3とは接続されていない、グランド層と電源層に接続された第三パッドであり、それぞれソルダーレジスト12により、分割パッド8a、8b、9a、9b、10a、10b、11a、11bに分割されている。尚、図3においては、浮島状の第二パッド9A、9Bから配線が引出されている状態(IN、OUT)を図示しているが、これは、図示しない高周波信号の入出力パッド近傍に、第二パッド9A、9B等と同様のパッドが形成されていると仮定して図示したものであり、当該高周波信号の入出力パッドが調整用パッド群7内に、同様な寸法及び間隔で配置されている場合は不要なものである(すなわち、9A、9Bは、10A、10Bと同形状のパッドとなる)。
【0026】
当該分割パッドは、回路定数調整のために実装されるチップ部品の寸法、及び間隔で配置されている。例えば、8a−8b間、8a−9a間はちょうどチップ部品が実装できるように配置されている。
【0027】
続いて、回路定数の調整用パッド群7の使用例について、図4から図8を用いて簡単に説明する。尚、ここで説明する例としては、図示しない入出力パッドが、調整用パッド群7内に同様な寸法、及び間隔で配置されているものと仮定して説明する。
【0028】
<使用例1>
入出力パッド間に積層コンデンサ3のみを接続したい場合には、入力側パッド−9a間、8a−9a間、出力側パッド−9b間、8b−9b間に、ゼロΩ抵抗を接続する(図4の等価回路参照)。
【0029】
<使用例2>
積層コンデンサ3の容量値を増やしたい場合には、上記使用例1の接続の他に、例えば、8a−8b間にチップコンデンサを接続する(図5の等価回路参照)。また、この他に入出力パッド間、9a−9b間等にも接続することができる。
【0030】
<使用例3>
積層コンデンサ3でノイズをGNDに落としたい場合には、入力側パッド−9a間、8a−9a間、入出力パッド間、8b−10b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続する(図6の等価回路参照)。
【0031】
<使用例4>
上記使用例1の応用として、積層コンデンサ3とチップ抵抗で、1次積分型CRフィルタ(LPF(ローパスフィルタ)として動作)を形成した場合には、入力側パッド−9a間、8a−9a間、出力側パッド−9b間、8b−9b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続し、8b−10b間にチップ抵抗を接続する(図7の等価回路参照)。また、この他に8a−8b間にチップコンデンサを接続したり、入力側パッド−9a間、及び8a−9a間に設けられたゼロΩ抵抗の代わりにチップコンデンサを接続して、容量値の加減調整を行うことができ、更に、10a−10b間、10a−11a間に接続したゼロΩ抵抗の代わりにチップ抵抗を接続して、抵抗値調整を行うこともできる。
【0032】
<使用例5>
上記使用例3の応用として、積層コンデンサ3とチップ抵抗で、1次微分型RCフィルタ(HPF(ハイパスフィルタ)として動作)を形成したい場合には、入力側パッド−9a間にチップ抵抗を接続し、8a−9a間、9a−9b間、出力側パッド−9b間、8b−10b間、10a−10b間、10a−11a間にゼロΩ抵抗を接続する(図8の等価回路参照)。また、使用例4で示したのと同様に、8a−8b間にチップコンデンサを接続したり、上記8b−10b間、10a−10b間、10a−11a間に設けたゼロΩ抵抗の代わりにチップコンデンサを接続したりして、容量値の加減調整を行うことも可能である。
【0033】
上記使用例1から5のように各パッド間にチップ部品を実装し、その組み合わせによって、所望とするフィルタ(例えば、BPF(バンドパスフィルタ)、BEF(バンドエリミネートフィルタ)等)を容易に形成できるため、回路定数調整を容易に行うことができる。
【0034】
本発明の実施の形態において、1個所の調整用パッド群7として、8個(4組)のパッドを設けるようにしたが、形成するパッドの数としてはこの限りでなく、状況によって、その都度調整することができ、また、形状としても今回の形態に限定されるものではなく、回路定数調整の際に、チップ部品が容易に実装できる形状であれば、どのような形状でも構わない。
【0035】
また、各調整用パッド群7を、チップ部品の寸法に合わせて複数隣接形成することにより、当該調整用パッド群7同士を組み合わせて、より幅の広い回路定数調整を行うことも可能である。
【0036】
本発明を説明するにあたって、2層の積層コンデンサを内蔵した4層のプリント配線板を例にして説明したが、層数はこの限りでなく、積層コンデンサ及び多層プリント配線板とも所望の層数とすることができる。また、積層コンデンサの電極を外層に引出す手段として、フィルドビアを用いて説明したが、貫通スルーホールや通常のブラインドバイアホールで引出すことも可能である。
【0037】
更に、本発明を説明するにあたって積層コンデンサを内蔵した例を用いて説明したが、チップコンデンサを内蔵した場合においても、本発明の回路定数調整手段は有効に作用する。
【0038】
【発明の効果】
内層にコンデンサを内蔵した多層プリント配線板を本発明の構成とすることにより、精度の高い回路定数調整を容易に行うことができる。また、内蔵コンデンサの電極を外層に引き回した構成としたため、容量測定、良否判定が部品実装前に容易に行うことができ、その結果、歩留まりを向上することができる。
【図面の簡単な説明】
【図1】本発明多層プリント配線板の概略断面説明図。
【図2】回路定数調整用パッド群の配置例を示す概略平面説明図。
【図3】回路定数の調整用パッド群内の1個所分のパッド群を示す概略拡大平面説明図。
【図4】使用例1の等価回路
【図5】使用例2の等価回路
【図6】使用例3の等価回路
【図7】使用例4の等価回路
【図8】使用例5の等価回路
【図9】従来の積層コンデンサの概略断面説明図。
【符号の説明】
1:誘電体層
2:電極
3:積層コンデンサ
4:ビアホール
5:一方の外層面
7:調整用パッド群
8A、8B:第一パッド
9A、9B、10A、10B:第二パッド
11A、11B:第三パッド
8a、8b、9a、9b、10a、10b、11a、11b:分割パッド
12:ソルダーレジスト
P:多層プリント配線板
Claims (5)
- コンデンサを内蔵した多層プリント配線板であって、当該コンデンサの電極が、一方の外層面に設けた第一パッドに引出されていることを特徴とする多層プリント配線板。
- 一方の外層面に浮島状の第二パッドを設けたことを特徴とする請求項1に記載の多層プリント配線板。
- 内蔵されたコンデンサに接続されないグランド層及び電源層が、当該一方の外層面に設けた第三パッドに引出されていることを特徴とする請求項1又は2に記載の多層プリント配線板。
- パッドが、実装されるチップ部品に対応した寸法、及び間隔で配置さていることを特徴とする請求項1〜3の何れか1項に記載の多層プリント配線板。
- コンデンサが、内層に誘電体層を積層した積層コンデンサであることを特徴とする請求項1〜4の何れか1項に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003191593A JP2005026529A (ja) | 2003-07-04 | 2003-07-04 | 回路定数調整機能を備えた多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003191593A JP2005026529A (ja) | 2003-07-04 | 2003-07-04 | 回路定数調整機能を備えた多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026529A true JP2005026529A (ja) | 2005-01-27 |
Family
ID=34189102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003191593A Pending JP2005026529A (ja) | 2003-07-04 | 2003-07-04 | 回路定数調整機能を備えた多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026529A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166668A (ja) * | 1991-08-05 | 1993-07-02 | Hughes Aircraft Co | 埋設キャパシタを含んでいる低温共焼成構造 |
JP2001068858A (ja) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法並びに半導体装置 |
JP2001135668A (ja) * | 1999-11-02 | 2001-05-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001291958A (ja) * | 2000-04-07 | 2001-10-19 | Denso Corp | 積層配線基板 |
-
2003
- 2003-07-04 JP JP2003191593A patent/JP2005026529A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166668A (ja) * | 1991-08-05 | 1993-07-02 | Hughes Aircraft Co | 埋設キャパシタを含んでいる低温共焼成構造 |
JP2001068858A (ja) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法並びに半導体装置 |
JP2001135668A (ja) * | 1999-11-02 | 2001-05-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001291958A (ja) * | 2000-04-07 | 2001-10-19 | Denso Corp | 積層配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8913401B2 (en) | Multilayer wiring board | |
JP5945243B2 (ja) | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード | |
JP5265948B2 (ja) | プリント回路基板、及び、最終製品のメインボード | |
EP2466999A1 (en) | Printed circuit board | |
JP2008244179A (ja) | 多層配線基板 | |
JP2005039272A (ja) | 印刷回路基板および印刷回路基板の形成方法 | |
JP2011192715A (ja) | プリント配線基板 | |
JP4012040B2 (ja) | センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板 | |
KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
JP2000223348A (ja) | 積層セラミックコンデンサ | |
JPH08293416A (ja) | ノイズフィルタ | |
JP2005026529A (ja) | 回路定数調整機能を備えた多層プリント配線板 | |
US8848386B2 (en) | Electronic circuit | |
JP2000357771A (ja) | 高周波多層回路部品 | |
JP2009010273A (ja) | プリント配線板の電源ノイズフィルタ構造 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
JP2846803B2 (ja) | 多層配線基板 | |
JP2004104420A (ja) | 信号伝送回路および電子機器 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP3913094B2 (ja) | 厚膜多層配線基板 | |
JPH098427A (ja) | コンデンサ内蔵プリント基板 | |
JP2006108445A (ja) | 多層プリント配線板 | |
JP3963718B2 (ja) | プリント回路配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |